电致发光显示装置的制作方法

电致发光显示装置
1.相关申请的交叉引用
2.本技术要求于2020年9月7日在韩国知识产权局提交的韩国专利申请第10-2020-0114030号的优先权，其公开内容通过引用并入本文。
技术领域
3.本公开内容涉及电致发光显示装置，更具体地，涉及具有双倍速率驱动(drd)结构的电致发光显示装置。


背景技术：

4.目前，随着进入全面信息时代，以视觉方式表达电信息信号的显示装置领域已经得到快速发展，并且正在持续进行研究以改善各种显示装置的性能，例如，厚度薄、重量轻、以及功耗低。
5.作为代表性显示装置，有液晶显示装置(lcd)、电润湿显示装置(ewd)、有机发光显示装置(oled)等。
6.其中，包括有机发光显示装置的电致发光显示装置是自发光显示装置，因此不需要单独的光源，这与液晶显示装置不同。因此，可以将电致发光显示装置制造为重量轻且厚度薄。此外，由于电致发光显示装置不仅由于低电压驱动而在功耗方面有利，而且在颜色实现、响应速度、视角和对比度(cr)方面也有利，因此期望在各种领域中使用电致发光显示装置。
7.通过在称为阳极与阴极的两个电极之间设置使用有机材料的发光层来配置电致发光显示装置。当阳极中的空穴注入到发光层且阴极中的电子注入到发光层时，注入的空穴和电子被重组并在发光层中形成激子以发光。
8.这样的发光层包括主体材料和掺杂剂材料，使得两种材料之间发生相互作用。主体用于从电子和空穴产生激子并将能量传输到掺杂剂。掺杂剂是添加到少量掺杂剂中的染料基有机材料，并用于从主体接收能量并将能量转化为光。


技术实现要素：

9.显示装置越来越大并且执行双倍速率驱动(drd)，特别是出于成本创新(ci)的目的以120hz的高速驱动。在这种情况下，作为像素充电时间的1h时间非常短，为1.85μs，因此出现各种图像质量问题。
10.作为用于解决上述问题的结构，已经开发了将一条数据线划分为两条子数据线的1s2l(一源极两数据线)技术。
11.然而，根据1s2l技术，基本上，在具有相同颜色的相邻子像素中，用于驱动子像素的栅极线被上下分开，使得需要反转像素驱动电路。因此，在曝光过程期间，当在垂直方向上产生曝光叠加偏移(exposure overlay shift)时，不同的寄生电容被施加到反转的具有相同颜色的子像素，使得在每一行中产生亮/暗亮度缺陷。
12.因此，通过本公开内容要实现的目的是提供一种具有drd结构的电致发光显示装置，其能够使由于曝光叠加偏移而引起的、具有相同颜色的反转的子像素之间的寄生电容的影响最小化。
13.通过本公开内容要实现的另一目的是提供一种电致发光显示装置，其能够改善具有相同颜色的反转的子像素之间的亮度差。
14.本公开内容的目的不限于上述目的，并且本领域技术人员可以从以下描述中清楚地理解上面未提及的其他目的。
15.为了实现上述目的，根据本公开内容的一方面，电致发光显示装置包括：显示面板，在显示面板中设置有多个像素，每个像素包括各自具有不同颜色的第一子像素、第二子像素、第三子像素和第四子像素；通过多条数据线向多个像素提供数据电压的数据驱动器；以及通过多条栅极线向多个像素提供栅极信号的栅极驱动器，其中，多条数据线中的每一条划分为多条子数据线，多条子数据线中的每一条连接至具有相同颜色的多个子像素。子像素包括开关晶体管，开关晶体管的源电极包括设置在源电极的至少一侧与栅极线间隔开的补偿图案。
16.根据本公开内容的另一方面，电致发光显示装置包括：显示面板，在显示面板中设置有多个像素，每个像素包括具有不同颜色的多个子像素；通过多条数据线向多个像素提供数据电压的数据驱动器；以及通过多条栅极线向多个像素提供栅极信号的栅极驱动器。多条数据线中的每一条被划分为多条子数据线，多条子数据线中的每一条连接至具有相同颜色的多个子像素。子像素包括开关晶体管，开关晶体管的源电极包括补偿图案，补偿图案设置在源电极的至少一侧与栅极线间隔开。补偿图案可以对具有相同颜色的两个相邻子像素之间根据栅极线与源电极之间的距离而在栅极线与源电极之间产生的寄生电容的差异进行补偿。
17.示例性实施方式的其他详细内容包括在详细描述和附图中。
18.根据本公开内容，可以改善通过曝光叠加偏移而引起的具有相同颜色的反转的子像素之间的亮度差，这可以改善图像质量。
19.根据本公开内容的效果不限于以上例示的内容，并且在本说明书中包括更多不同的效果。
附图说明
20.从以下结合附图的详细描述中将更清楚地理解本公开内容的上述和其他方面、特征和其他优点，在附图中：
21.图1是根据本公开内容的示例性实施方式的电致发光显示装置的示意图；
22.图2是根据本公开内容的示例性实施方式的电致发光显示装置的子像素的电路图；
23.图3是用于说明根据本公开内容的示例性实施方式的电致发光显示装置的子像素的放置关系的图；
24.图4是根据本公开内容的示例性实施方式的电致发光显示装置的两个子像素的电路图；
25.图5a和图5b是放大子像素的一部分的平面图；
26.图6a至图6c是用于说明由于曝光叠加偏移而引起的寄生电容的变化的平面图；
27.图7至图9是示出根据灰度级的像素电流波动率的曲线图；
28.图10是示出根据灰度级的像素电流波动率的曲线图；
29.图11是示出作为示例的根据相对距离的、电容的相对变化的曲线图；
30.图12是示出根据补偿图案的宽度的、电容的标准偏差的曲线图；
31.图13是示出根据灰度级的像素电流波动率的比较的曲线图；以及
32.图14是示出根据灰度级的像素电流波动率的表。
具体实施方式
33.通过参照下面结合附图详细描述的示例性实施方式，将清楚本公开内容的优点和特征以及实现这些优点和特征的方法。然而，本公开内容不限于本文中所公开的示例性实施方式，而是以各种形式实现。示例性实施方式仅作为示例来提供，使得本领域技术人员可以完全理解本公开的公开内容和本公开的范围。因此，本公开内容仅由所附权利要求书的范围限定。
34.用于描述本公开内容的示例性实施方式的附图中所示的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开内容不限于此。在整个说明书中，相同的附图标记通常指代相同的元件。此外，在本公开内容的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地使本公开内容的主题模糊。在本文中所使用的诸如“包含”、“具有”和“由......构成”的术语通常意图允许添加其他部件，除非这些术语与术语“仅”一起使用。对单数的提及可以包括复数，除非另外明确规定。
35.部件被解释为包括普通误差范围，即使未明确说明也是如此。
36.当使用诸如“在...上”、“在...上方”、“在...下方”和“在
…
旁边”的术语来描述两个部件之间的位置关系时，除非这些术语与术语“紧接”或“直接”一起使用，否则一个或更多个部件可以位于两个部件之间。
37.当元件或层设置在另一元件或层“上”时，另一层或另一元件可以直接置于其他元件上或直接置入其间。
38.尽管术语“第一”、“第二”等用于描述各个部件，但这些部件不受这些术语限制。这些术语仅仅用于将一个部件与其他部件区分开。因此，在本公开内容的技术构思中，下面提到的第一部件可以是第二部件。
39.在整个说明书中，相同的附图标记通常指代相同的元件。
40.为了便于描述，示出了附图中所示出的每个部件的尺寸和厚度，但是本公开内容不限于所示部件的尺寸和厚度。
41.本公开内容的各种实施方式的特征可以部分地或完全地彼此粘附或组合，并且可以以技术上不同的方式互锁和操作，并且实施方式可以彼此独立地或彼此相关联地实施。
42.用于本公开内容的电致发光显示装置的晶体管可以由n沟道晶体管(nmos)和p沟道晶体管(pmos)中的一个或更多个晶体管来实现。晶体管可以由具有氧化物半导体作为有源层的氧化物半导体晶体管或具有低温多晶硅(ltps)作为有源层的ltps晶体管来实现。晶体管可以至少包括栅电极、源电极和漏电极。晶体管可以通过显示面板上的薄膜晶体管(tft)来实现。在晶体管中，载流子从源电极流向漏电极。在n沟道晶体管(nmos)的情况下，
由于载流子是电子，为了使电子从源电极流向漏电极，源极电压低于漏极电压。n沟道晶体管(nmos)中的电流方向从漏电极流向源电极，并且源电极可以用作输出端子。在p沟道晶体管(pmos)的情况下，由于载流子是空穴，为了使空穴从源电极流向漏电极，源极电压高于漏极电压。在p沟道晶体管(pmos)中，空穴从源电极流向漏电极，使得电流从源极流向漏极，并且漏电极可以用作输出端子。因此，可以根据施加的电压来切换源极和漏极，因此应当注意晶体管的源极和漏极不是固定的。在本说明书中，假设晶体管是n沟道晶体管(nmos)，但不限于此，可以使用p沟道晶体管并且因此可以改变电路配置。
43.用作开关元件的晶体管的栅极信号在栅极导通电压与栅极截止电压之间摆动。栅极导通电压被设置为高于晶体管的阈值电压vth，而栅极截止电压被设置为低于晶体管的阈值电压vth。晶体管响应于栅极导通电压而导通，并且响应于栅极截止电压而截止。在nmos的情况下，栅极导通电压是栅极高电压vgh，而栅极截止电压可以是栅极低电压vgl。在pmos的情况下，栅极导通电压是栅极低电压vgl，而栅极截止电压可以是栅极高电压vgh。
44.在下文中，将参照附图详细描述本公开内容的各种示例性实施方式。
45.图1是根据本公开内容的示例性实施方式的电致发光显示装置的示意图。
46.参照图1，电致发光显示装置100可以包括显示面板110、数据驱动器120、栅极驱动器130和定时控制器140。
47.显示面板110是用于显示图像的面板。显示面板110可以包括设置在基板上的各种电路、布线和发光二极管。显示面板110可以被彼此相交的多条数据线dl和多条栅极线gl划分，并且可以包括连接至多条数据线dl和多条栅极线gl的多个像素px。显示面板110可以包括由多个像素px限定的显示区域和其中形成有各种信号线、焊盘等的非显示区域。显示面板110可以由在诸如液晶显示装置、有机发光显示装置或电泳显示装置的各种显示装置中使用的显示面板110来实现。在下文中描述的是显示面板110是在有机发光显示装置中使用的面板，但不限于此。
48.定时控制器140通过连接至主机系统的接收电路(诸如低压差分信令(lvds)或最小化传输差分信令(tmds)接口)来接收诸如垂直同步信号、水平同步信号、数据使能信号或点时钟(dot clock)的定时信号。定时控制器140可以基于输入的定时信号生成定时控制信号，以控制栅极驱动器130和数据驱动器120。
49.数据驱动器120向多个子像素sp提供数据电压data。数据驱动器120可以包括多个源极驱动ic(集成电路)。可以向多个源极驱动ic提供数字视频数据和来自定时控制器140的源极定时控制信号。多个源极驱动ic响应于源极定时控制信号将数字视频数据转换为伽马电压，以生成数据电压data，并通过显示面板110的数据线dl提供数据电压data。多个源极驱动ic可以通过玻璃上芯片(cog)工艺或带载自动封装(tab)工艺连接至显示面板110的数据线dl。此外，源极驱动ic形成在显示面板110上，或者形成在单独的pcb基板上以连接至显示面板110。
50.栅极驱动器130向多个子像素sp提供栅极信号。栅极驱动器130可以包括电平移位器和移位寄存器。电平移位器对来自定时控制器140的、以晶体管-晶体管-逻辑(ttl)电平输入的时钟信号的电平进行移位，然后可以将时钟信号提供给移位寄存器。移位寄存器可以通过gip方式形成在显示面板110的非显示区域中，但不限于此。移位寄存器可以由多个级来配置，所述多个级响应于时钟信号和驱动信号对栅极信号进行移位以输出。移位寄存
器中包括的多个级通过多个输出端依次输出栅极信号。
51.显示面板110可以包括多个子像素sp。多个子像素sp可以是用于发射不同颜色光的子像素。例如，多个子像素sp可以是红色子像素、绿色子像素、蓝色子像素和白色子像素，但不限于此。多个子像素sp可以配置像素px。也就是说，红色子像素、绿色子像素、蓝色子像素和白色子像素配置一个像素px，并且显示面板110可以包括多个像素px。
52.在下文中，将一起参照图2更详细地描述用于驱动一个子像素sp的驱动电路。
53.图2是根据本公开内容的示例性实施方式的电致发光显示装置的子像素的电路图。
54.在图2中，示出了电致发光显示装置100的多个子像素sp中的一个子像素sp的电路图。
55.参照图2，一个子像素sp可以包括开关晶体管swt、感测晶体管set、驱动晶体管dt、存储电容器sc和发光二极管150。
56.发光二极管150可以包括阳极、有机层和阴极。有机层可以包括各种层，例如空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层。发光二极管150的阳极可以连接至驱动晶体管dt的输出端子，并且低电位电压vss可以施加到阴极。即使在图2中描述了发光二极管150是有机发光二极管150，本公开内容也不限于此，也可以使用无机发光二极管(即led)作为发光二极管150。
57.此外，参照图2，开关晶体管swt是将数据电压data传输到与驱动晶体管dt的栅电极对应的第一节点n1的晶体管。
58.开关晶体管swt可以包括连接至数据线dl的漏电极、连接至栅极线gl的栅电极、以及连接至驱动晶体管dt的栅电极的源电极。开关晶体管swt通过从栅极线gl施加的栅极电压gate而导通，以将从数据线dl提供的数据电压data传输到与驱动晶体管dt的栅电极对应的第一节点n1。
59.参照图2，驱动晶体管dt是向发光二极管150提供驱动电流以驱动发光二极管150的晶体管。
60.驱动晶体管dt可以包括与第一节点n1对应的栅电极、与第二节点n2和输出端子对应的源电极、以及与第三节点n3和输入端子对应的漏电极。此外，驱动晶体管dt的栅电极连接至开关晶体管swt，漏电极借助于高电位电压线vddl而被施加以高电位电压vdd，并且源电极可以连接至发光二极管150的阳极。
61.参照图2，存储电容器sc是针对一帧保持与数据电压data对应的电压的电容器。
62.存储电容器sc的一个电极连接至第一节点n1，另一个电极可以连接至第二节点n2。
63.同时，在电致发光显示装置100的情况下，随着每个子像素sp的驱动时间的增加，诸如驱动晶体管dt的电路元件可能劣化。因此，诸如驱动晶体管dt的电路元件的独特特征值可能改变。电路元件的独特特征值可以包括驱动晶体管dt的阈值电压vth或驱动晶体管dt的迁移率α。电路元件的特征值的变化可能导致相应子像素sp的亮度变化。因此，电路元件的特征值的变化可以用作为与子像素sp的亮度变化相同的概念。
64.此外，每个子像素sp的电路元件之间的特征值的变化程度可以根据每个电路元件的劣化程度而变化。电路元件之间的特征值的变化程度的这种差异可能导致子像素sp之间
的亮度偏差。因此，电路元件的特征值的偏差可以用作为与子像素sp的亮度偏差相同的概念。电路元件的特征值的变化，即，子像素sp的亮度变化，以及电路元件之间的特征值偏差，即，子像素sp之间的亮度偏差，可能导致诸如以下问题：子像素sp的亮度表现的精度降低，或者屏幕异常。
65.因此，根据本公开内容的示例性实施方式的电致发光显示装置100的子像素sp可以提供感测子像素sp的特征值的感测功能，以及利用感测结果对子像素sp的特征值进行补偿的补偿功能。
66.因此，如图2所示，除了开关晶体管swt、驱动晶体管dt、存储电容器sc和发光二极管150之外，子像素sp还可以包括有效地控制驱动晶体管dt的源电极的电压状态的感测晶体管set。
67.参照图2，感测晶体管set连接在驱动晶体管dt的源电极与提供参考电压vref的参考电压线rvl之间，并且栅电极可以连接至栅极线gl。因此，感测晶体管set由通过栅极线gl施加的感测信号sense而导通，以将通过参考电压线rvl提供的参考电压vref施加到驱动晶体管dt的源电极。此外，感测晶体管set可以用作驱动晶体管dt的源电极的电压感测路径之一。
68.参照图2，例如，子像素sp的开关晶体管swt和感测晶体管set可以共享一条栅极线gl。也就是说，开关晶体管swt和感测晶体管set连接至同一栅极线gl以被施加有相同的栅极信号，但不限于此。
69.为了便于描述，施加到开关晶体管swt的栅电极的电压被称为栅极电压gate，而施加到感测晶体管set的栅电极的电压被称为感测信号sense。然而，施加到一个子像素sp的栅极电压gate和感测信号sense是从同一栅极线gl传输的相同信号。
70.然而，本公开内容不限于此，也可以是仅开关晶体管swt连接至栅极线gl，而感测晶体管set连接至单独的感测线。在这种情况下，可以通过栅极线gl将栅极电压gate施加到开关晶体管swt，并且可以通过感测线将感测信号sense施加到感测晶体管set。
71.因此，通过感测晶体管set将参考电压vref施加到驱动晶体管dt的源电极。此外，通过参考电压线rvl来检测用于感测驱动晶体管dt的阈值电压vth或驱动晶体管dt的迁移率α的电压。此外，数据驱动器120可以根据驱动晶体管dt的阈值电压vth或驱动晶体管dt的迁移率α的变化对数据电压data进行补偿。
72.在下文中，将参照图3描述多个子像素的放置关系。
73.图3是用于说明根据本公开内容的示例性实施方式的电致发光显示装置的子像素的放置关系的图。
74.在图3中，为了便于描述，尽管仅示出了以2
×
2矩阵设置的四个像素px，但实际上，在显示区域中，以2
×
2矩阵设置的四个像素px的放置关系可以被重复。此外，设置在子像素r、g、b和w与数据线dl1、dl2、dl3和dl4之间的晶体管是指参照图2描述的开关晶体管swt。
75.参照图3，一个像素px包括四个子像素r、g、b和w。例如，如图3所示，像素px可以包括第一子像素r、第二子像素w、第三子像素b和第四子像素g。此外，第一子像素r是红色子像素，第二子像素w是白色子像素，第三子像素b是蓝色子像素，并且第四子像素g可以是绿色子像素。然而，本公开内容不限于此，多个子像素r、g、b和w可以改变为各种颜色，例如洋红、黄色和青色。
76.此外，多个相同颜色的子像素r、g、b和w可以设置在相同列中。即，多个第一子像素r设置在相同列中，多个第二子像素w设置在相同列中，多个第三子像素b设置在相同列中，多个第四子像素g可以设置在相同列中。
77.更具体而言，如图3所示，多个第一子像素r设置在第8k-7列和第8k-3列中，多个第二子像素w设置在第8k-6列和第8k-2列中。此外，多个第三子像素b设置在第8k-5列和第8k-1列中，多个第四子像素g设置在第8k-4列和第8k列中。在此，k是指1或更大的自然数。
78.相对于一个奇数行或一个偶数行，第一子像素r、第二子像素w、第三子像素b和第四子像素g可以依次重复。
79.此外，多条数据线dl1、dl2、dl3和dl4可以分别划分为多条子数据线sdl1-a、sdl1-b、sdl2-a、sdl2-b、sdl3-a、sdl3-b、sdl4-a和sdl4-b。具体地，第一数据线dl1可以划分为多个第一子数据线sdl1-a和sdl1-b，第二数据线dl2可以划分为多个第二子数据线sdl2-a和sdl2-b。此外，第三数据线dl3可以划分为多个第三子数据线sdl3-a和sdl3-b，第四数据线dl4可以划分为多个第四子数据线sdl4-a和sdl4-b。
80.第一子数据线sdl1-a和sdl1-b可以包括第1-a子数据线sdl1-a和第1-b子数据线sdl1-b，第二子数据线sdl2-a和sdl2-b可以包括第2-a子数据线sdl2-a和第2-b子数据线sdl2-b。此外，第三子数据线sdl3-a和sdl3-b可以包括第3-a子数据线sdl3-a和第3-b子数据线sdl3-b，第四子数据线sdl4-a和sdl4-b可以包括第4-a子数据线sdl4-a和第4-b子数据线sdl4-b。
81.此外，多个第一子数据线sdl1-a和sdl1-b被设置成邻近多个第一子像素r，以连接至多个第一子像素r。
82.具体地，第1-a子数据线sdl1-a被设置在第8k-6列中设置的多个第一子像素r与第8k-5列中设置的多个第二子像素w之间，以电连接至第8k-6列中设置的多个第一子像素r。具体地，第1-b子数据线sdl1-b被设置在第8k-3列中设置的多个第一子像素r与第8k-2列中设置的多个第二子像素w之间，以电连接至第8k-3列中设置的多个第一子像素r。
83.此外，多个第二子数据线sdl2-a和sdl2-b被设置成邻近多个第二子像素w，以连接至多个第二子像素w。
84.具体地，第2-a子数据线sdl2-a被设置在第8k-7列中设置的多个第一子像素r与第8k-6列中设置的多个第二子像素w之间，以电连接至第8k-6列中设置的多个第二子像素w。具体地，第2-b子数据线sdl2-b被设置在第8k-3列中设置的多个第一子像素r与第8k-2列中设置的多个第二子像素w之间，以电连接至第8k-2列中设置的多个第二子像素w。
85.此外，多个第三子数据线sdl3-a和sdl3-b被设置成邻近多个第三子像素b，以连接至多个第三子像素b。
86.具体地，第3-a子数据线sdl3-a被设置在第8k-5列中设置的多个第三子像素b与第8k-4列中设置的多个第四子像素g之间，以电连接至第8k-5列中设置的多个第三子像素b。此外，第3-b子数据线sdl3-b被设置在第8k-1列中设置的多个第三子像素b与第8k列中设置的多个第四子像素g之间，以电连接至第8k-1列中设置的多个第三子像素b。
87.此外，多个第四子数据线sdl4-a和sdl4-b被设置成邻近多个第四子像素g，以连接至多个第四子像素g。
88.具体地，第4-a子数据线sdl4-a被设置在第8k-5列中设置的多个第三子像素b与第
8k-4列中设置的多个第四子像素g之间，以电连接至第8k-4列中设置的多个第四子像素g。此外，第4-b子数据线sdl4-b被设置在第8k-1列中设置的多个第三子像素b与第8k列中设置的多个第四子像素g之间，以电连接至第8k列中设置的多个第四子像素g。
89.此外，可以将作为红色数据电压的第一数据电压data1施加到第一数据线dl1，并且可以将作为白色数据电压的第二数据电压data2施加到第二数据线dl2。此外，可以将作为蓝色数据电压的第三数据电压data3施加到第三数据线dl3，并且可以将作为绿色数据电压的第四数据电压data4施加到第四数据线dl4。
90.因此，可以将作为红色数据电压的第一数据电压data1施加到多个第一子数据线sdl1-a和sdl1-b，并且可以将作为白色数据电压的第二数据电压data2施加到多个第二子数据线sdl2-a和sdl2-b。此外，可以将作为蓝色数据电压的第三数据电压data3施加到多个第三子数据线sdl3-a和sdl3-b，并且可以将作为绿色数据电压的第四数据电压data4施加到多个第四子数据线sdl4-a和sdl4-b。
91.多条栅极线gl1至gl4中的每一条可以设置在多个子像素r、g、b、w的两侧，并且两条栅极线gl2和gl3可以设置在多个子像素r、g、b、w之间。
92.具体地，参照图3，第一栅极线gl1和第二栅极线gl2设置在奇数行中的多个子像素r、g、b、w的两侧，第三栅极线gl3和第四栅极线gl4可以设置在偶数行中的多个子像素r、g、b、w的两侧。因此，第二栅极线gl2和第三栅极线gl3可以设置在奇数行中的多个子像素r、g、b、w与偶数行中的多个子像素r、g、b、w之间。
93.单个像素中包括的子像素可以连接至相同的栅极线gl1至gl4，多个像素px之中的相邻像素px中所包括的子像素可以连接至不同的栅极线。
94.具体地，参照图3，设置在奇数行的第8k-7列至第8k-4列中的像素px中所包括的子像素r、w、b和g可以连接至第一栅极线gl1。此外，设置在奇数行的第8k-3列至第8k列中的像素px中所包括的子像素r、w、b和g可以连接至第二栅极线gl2。此外，设置在偶数行的第8k-7列至第8k-4列中的像素px中所包括的子像素r、w、b和g可以连接至第三栅极线gl3。此外，设置在偶数行的第8k-3列至第8k列中的像素px中所包括的子像素r、w、b和g可以连接至第四栅极线gl4。
95.此外，多个参考电压线rvl中的每一个设置在一个像素px中，并且多个高电位电压线vddl中的每一个可以设置在多个相邻的像素px之间。
96.具体地，多个参考电压线rvl被设置在第8k-6列中所设置的多个第二子像素w与第8k-5列中所设置的多个第三子像素b之间，并且被设置在第8k-2列中所设置的多个第二子像素w与第8k-1列中所设置的多个第三子像素b之间。
97.多个高电位电压线vddl被设置在第8k-4列中所设置的多个第四子像素g与第8k-3列中所设置的多个第一子像素r之间，并且被设置在第8k-7列中所设置的多个第一子像素r的外侧以及第8k列中所设置的多个第四子像素g的外侧。
98.在具有应用了1s2l(一源极两数据线)技术的双倍速率驱动(drd)结构的电致发光显示装置100中，栅极线gl1至gl4在具有相同颜色的相邻子像素sp之间上下分开，使得子像素sp之间的驱动电路被反转。此外，当产生曝光叠加偏移时，不同的寄生电容被施加在具有相同颜色的反转的子像素sp之间，使得在每一行处产生明/暗亮度缺陷。也就是说，在曝光过程期间，当产生曝光叠加偏移时，在具有相同颜色的相邻子像素sp之间栅极线gl1至gl4
与开关晶体管swt的源电极之间的寄生电容可以变化。
99.因此，在本公开内容中，在开关晶体管swt的源电极的两侧形成补偿图案以补偿寄生电容的影响，寄生电容与距栅极线gl1至gl4的距离成反比。通过这样做，可以改善由于曝光叠加偏移而引起的、具有相同颜色的反转的子像素sp之间的亮度差。
100.作为参考，根据现有结构，低灰度级下的亮度差为17％。
101.图4是根据本公开内容的示例性实施方式的电致发光显示装置的两个子像素的电路图。
102.图5a和图5b是放大子像素的一部分的平面图。
103.图4示出了具有相同颜色的两个相邻子像素sp。即，例如，示出了设置在图3的奇数行的第8k-7列中的第一子像素r(在下文中，为了便于描述，被称为第(1，1)子像素)和设置在奇数行的第8k-3列中的第一子像素r(在下文中，为了便于描述，被称为第(5，1)子像素)。
104.图5a示出了图4的第(1，1)子像素的开关晶体管swt1的周边，并且图5b放大了图4的第(5，1)子像素的开关晶体管swt2的周边。
105.参照图4、图5a和图5b，第(1，1)子像素可以包括第一开关晶体管swt1、第一感测晶体管set1、第一驱动晶体管dt1、第一存储电容器sc1和发光二极管150。
106.此时，第一开关晶体管swt1可以包括连接至第1-a子数据线sdl1-a的第一漏电极de1、连接至第一栅极线gl1的第一栅电极ge1、以及连接至第一驱动晶体管dt1的第一栅电极的第一源电极se1。
107.此外，第(5，1)子像素可以包括第二开关晶体管swt2、第二感测晶体管set2、第二驱动晶体管dt2、第二存储电容器sc2和发光二极管150。
108.此时，第二开关晶体管swt2可以包括连接至第1-b子数据线sdl1-b的第二漏电极de2、连接至第二栅极线gl2的第二栅电极ge2、以及连接至第二驱动晶体管dt2的第二栅电极的第二源电极se2。
109.如上所述，具有相同颜色的两个相邻子像素sp，即，例如第(1，1)子像素和第(5，1)子像素，分别连接至上下分开的第一栅极线gl1和第二栅极线gl2，使得子像素sp的驱动电路被反转。也就是说，在第(1，1)子像素中，第一源电极se1设置在第一栅极线gl1上，而第一漏电极de1设置在第一栅极线gl1下方。相反，在第(5，1)子像素中，第二漏电极de2设置在第二栅极线gl2上，而第二源电极se2设置在第二栅极线gl2下方。
110.因此，当产生栅极线gl1和gl2的曝光叠加偏移时，即，例如栅极线gl1和gl2被形成为高于设计位置时，在第(1，1)子像素中，第一栅极线gl1更靠近第一源电极se1。相反，在第(5，1)子像素中，第二栅极线gl2与第二源电极se2之间的距离增加。
111.因此，第二栅极线gl2与第二源电极se2之间所生成的第二寄生电容pc2的大小不同于第一栅极线gl1与第一源电极se1之间所生成的第一寄生电容pc1的大小。
112.即，第二栅极线gl2与第二源电极se2之间所生成的第二寄生电容pc2大于第一栅极线gl1与第一源电极se1之间所生成的第一寄生电容pc1。
113.因此，根据本公开内容，第一补偿图案ae1-a和ae1-b形成在第一源电极se1的两侧，并且第二补偿图案ae2-a和ae2-b形成在第二源电极se2的两侧。
114.同时，第一光屏蔽层ls1和第二光屏蔽层ls2可以分别设置在第一源电极se1和第二源电极se2下方，并且可以在其上设置阳极(未示出)。第一补偿图案ae1-a和ae1-b以及第
二补偿图案ae2-a和ae2-b可以设置在第一源电极se1和第二源电极se2的不与第一光屏蔽层ls1和第二光屏蔽层ls2交叠的侧表面上。第一源电极se1和第二源电极se2的与第一光屏蔽层ls1、第二光屏蔽层ls2以及阳极交叠的部分被第一光屏蔽层ls1、第二光屏蔽层ls2以及阳极遮蔽。相反，第一源电极se1和第二源电极se2的没有与第一光屏蔽层ls1、第二光屏蔽层ls2以及阳极交叠的部分(即，暴露的部分)可能通过边缘场(fringe field)而牵涉到第一栅极线gl1和第二栅极线gl2的第一寄生电容pc1和第二寄生电容pc2中。
115.此外，可以在第一栅极线gl1和第二栅极线gl2的曝光叠加偏移可能发生的最可能位置处形成第一补偿图案ae1-a和ae1-b以及第二补偿图案ae2-a和ae2-b，以与第一栅极线gl1和第二栅极线gl2间隔开。然而，并不限于此。
116.此时，第一补偿图案ae1-a和ae1-b可以包括在第一源电极se1的右侧形成的第1-a补偿图案ae1-a，以及在第一源电极se1的左侧形成的第1-b补偿图案ae1-b。
117.此外，第二补偿图案ae2-a和ae2-b可以包括在第二源电极se2的左侧形成的第2-a补偿图案ae2-a，以及在第二源电极se2的右侧形成的第2-b补偿图案ae2-b，但本公开内容不限于此。
118.第1-a补偿图案ae1-a和第2-a补偿图案ae2-a可以具有相同的形状，并且第1-b补偿图案ae1-b和第2-b补偿图案ae2-b可以具有相同的形状，但本公开内容不限于此。
119.在图5a和图5b中，示出了第1-a补偿图案ae1-a和第2-a补偿图案ae2-a大于第1-b补偿图案ae1-b和第2-b补偿图案ae2-b，但是本公开内容不限于此。
120.例如，第一补偿图案ae1-a和ae1-b以及第二补偿图案ae2-a和ae2-b的宽度可以约为6.5μm至7.0μm，但是本公开内容不限于此。
121.在下文中，将参照附图详细描述由于栅极线的曝光叠加偏移而引起的寄生电容的变化以及补偿图案的补偿。
122.图6a至图6c是用于说明由于曝光叠加偏移而引起的寄生电容的变化的平面图。
123.图6a至图6c示出第(1，1)子像素作为示例。
124.图6a示出第一栅极线gl1形成在设定位置中，图6b示出第一栅极线gl1形成为从设定位置向上移动2μm，图6c示出第一栅极线gl1形成为从设定位置向下移动2μm。
125.参照图6a和图6b，可以理解，当第一栅极线gl1形成为从设定位置向上移动时，第(1，1)子像素中的第一栅极线gl1与第一源电极se1之间的距离更近。在这种情况下，第一栅极线gl1与第一源电极se1之间的寄生电容减小，但是在第一源电极se1的两侧形成第一补偿图案ae1-a和ae1-b，以另外地与第一栅极线gl1形成寄生电容。因此，可以补偿减小的寄生电容。
126.相反，参照图6a和图6c，可以理解，当第一栅极线gl1形成为从设定位置向下移动时，第一栅极线gl1与第一源电极se1之间的距离增加。在这种情况下，第一栅极线gl1与第一源电极se1之间的寄生电容增大，但是第一补偿图案ae1-a和ae1-b与第一栅极线gl1之间的距离增加，因此与图6b相比，对寄生电容的贡献可以减小。
127.因此，当考虑由第一补偿图案ae1-a和ae1-b补偿的寄生电容来设置第一补偿图案ae1-a和ae1-b的宽度时，可以使由于曝光叠加偏移而引起的、具有相同颜色的反转的子像素sp之间的寄生电容的影响最小化。
128.同时，补偿所有大量的寄生电容是不切实际的，在其中栅极线与源电极之间的寄
生电容是重要的，这将参照附图详细描述。
129.图7至图9是示出根据灰度级的像素电流波动率的曲线图。
130.图7至图9示出从16灰度级至256灰度级，根据寄生电容变化的、每灰度级的像素电流波动率。
131.例如，图7至图9示出当寄生电容改变0.03、0.06、0.09、0.12、0.15和0.18时每灰度级的像素电流波动率。
132.图7示出栅极线与源电极之间的寄生电容的结果，图8示出低电位电压线与源电极之间的寄生电容的结果，图9示出高电位电压线与源电极之间的寄生电容的结果。
133.参照图7至图9，在所有情况下，可以理解，在所有情况下，灰度级越低，像素电流的波动率越大，并且除图9之外，寄生电容的变化越大，像素电流的波动率越大。
134.因此，可以理解，相比于其他寄生电容，栅极线与源电极之间的寄生电容对于像素电流的变化更为主导。具体地，可以理解，在低灰度级(32灰度级或更低)下，栅极线与源电极之间的寄生电容的变化对像素电流的变化非常敏感。
135.图10是示出根据灰度级的像素电流波动率的曲线图。
136.图10示出红色子像素的每灰度级的像素电流波动率。
137.参照图10，可以理解，当产生栅极线的叠加偏移时，在具有相同颜色的相邻子像素之间，由于栅极线与源电极之间的寄生电容的差异而引起像素电流变化。
138.此外，还可以理解，灰度级越低，像素电流波动率越大。例如，在64灰度级中，像素电流波动率为5.6％，而在32灰度级中，像素电流波动率增加至17.0％。也就是说，可以理解，在低灰度级下亮度差为17％。
139.同时，例如，当存储电容为11.37ff时，根据叠加偏移的栅极线与源电极之间的寄生电容变化如下。
140.可以理解，当未产生叠加偏移时，寄生电容为1.08ff，但是相对于源电极方向产生 2μm(参见图6b)和-2μm(参见图6c)的栅极线的叠加偏移时，寄生电容分别为1.02ff和1.14ff。也就是说，可以理解，栅极线越靠近源电极，寄生电容越小，栅极线越远离源电极，寄生电容越大。
141.此时，存储电容与寄生电容之间的差为-0.06和 0.06，并且例如，可以理解，相对于源电极产生 2μm的栅极线的叠加偏移，具有相同颜色的相邻子像素之间的寄生电容波动率为1.06％。
142.同时，根据本公开内容，可以理解，通过在源电极的两侧形成补偿图案，亮度差被改善为小于5％，并且当该差被转换为灰度级时，它小于一个灰度级，这是用肉眼无法识别的。
143.补偿图案不与光屏蔽层交叠，并且可以在突出到栅极线的源电极的至少一侧形成为具有约6.5μm至7μm的宽度，但不限于此。根据本公开内容的补偿图案可以仅在源电极的一侧形成，并且还可以形成为与栅极线间隔开可能产生栅极线的叠加偏移的距离(例如，3.5μm至4μm)。
144.图11是示出作为示例的根据相对距离的电容相对变化的曲线图。
145.图11示出当补偿图案的宽度为4μm、6μm、7μm和8μm时，根据栅极线和补偿图案的相对距离的电容变化。此时，例如，源电极的宽度可以约为4.5μm。
146.参照图11，可以理解，栅极线与补偿图案之间的相对距离越大，电容的相对变化越大。例如，可以理解，当产生3.5μm至4μm的曝光叠加偏移时，在栅极线与补偿图案之间的0至2.5μm的相对距离内，获得有效的变化，即，获得最小化的变化。
147.此外，可以理解，当补偿图案的宽度具有6μm至7μm，更理想地6.5μm至7μm的范围时，电容的相对变化被最小化。
148.图12是示出根据补偿图案的宽度的、电容的标准偏差的曲线图。
149.参照图12，如以上参照图11所描述的，可以理解，当补偿图案的宽度具有6μm至7μm，更理想地6.5μm至7μm的范围时，电容的标准偏差被最小化。还可以理解，当补偿图案的宽度比6.5μm至7μm的范围更大或更小时，电容的标准偏差急剧增加。
150.因此，当源电极的宽度约为4.5μm时，补偿图案的宽度可以形成为具有约6.5μm至7μm的范围。
151.图13是示出根据灰度级的像素电流波动率的比较的曲线图。
152.图14是示出根据灰度级的像素电流波动率的表。
153.图13示出通过与比较实施方式进行比较、从16灰度级至256灰度级的每灰度级的像素电流波动率。
154.在图13中，比较实施方式不包括补偿图案，实验实施方式1包括宽度约为6μm的补偿图案，实验实施方式2包括宽度约为7μm的补偿图案。
155.图14示出图13的比较实施方式和实验实施方式2中的每灰度级的像素电流波动率的表。
156.参照图13和图14，可以理解，在比较实施方式、实验实施方式1和实验实施方式2中，灰度级越小，像素电流的波动率越大。
157.此外，还可以理解，根据实验实施方式1和实验实施方式2，与比较实施方式相比，波动率得到改善，具体地，根据实验实施方式2，即使在低灰度级下，像素电流波动率也显著降低。
158.例如，可以理解，在255灰度级下，比较实施方式和实验实施方式2的像素电流波动率分别为2.2％和0.7％，并且在128灰度级下，比较实施方式和实验实施方式2的像素电流波动率分别为2.6％和0.9％。此外，可以理解，在64灰度级下，比较实施方式和实验实施方式2的像素电流波动率分别为5.6％和2.0％，在32灰度级下，比较实施方式和实验实施方式2的像素电流波动率分别为17.0％和3.2％，并且在16灰度级下，比较实施方式和实验实施方式2的像素电流波动率分别为31.0％和4.8％。
159.32或更低的低灰度级是以下区域：即使通过轻微的亮度变化也能灵敏地识别该区域，并且一个灰度级是可被识别的。例如，32灰度级的子像素和31灰度级的子像素在视觉上被感知为不同的亮度，并被转换为6％至7％的亮度。因此，在所有灰度级下像素电流波动率为6％至7％的实验实施方式2中，肉眼无法识别亮度变化。
160.因此，为了改善由于叠加偏移而引起的、具有相同颜色的相邻子像素之间的亮度差，补偿图案的宽度可以具有6.5μm至7μm的范围。
161.本公开内容的示例性实施方式还可以如下描述：
162.根据本公开内容的一方面，提供一种电致发光显示装置。电致发光显示装置包括：显示面板，在显示面板中设置有多个像素，每个像素包括各自具有不同颜色的第一子像素、
第二子像素、第三子像素和第四子像素；通过多条数据线向多个像素提供数据电压的数据驱动器；以及通过多条栅极线向多个像素提供栅极信号的栅极驱动器，其中，多条数据线中的每一条可以被划分为多条子数据线，多条子数据线中的每一条可以连接至具有相同颜色的多个子像素，其中，子像素包括开关晶体管，并且开关晶体管的源电极可以包括设置在源电极的至少一侧与栅极线间隔开的补偿图案。
163.设置在多个像素中的多个第一子像素可以设置在相同列中，设置在多个像素中的多个第二子像素可以设置在相同列中，设置在多个像素中的多个第三子像素可以设置在相同列中，设置在多个像素中的多个第四子像素可以设置在相同列中。
164.第一子像素可以是红色子像素，第二子像素可以是白色子像素，第三子像素可以是蓝色子像素，并且第四子像素可以是绿色子像素。
165.多个子数据线可以包括与设置在多个像素中的多个第一子像素连接的多个第一子数据线；与设置在多个像素中的多个第二子像素连接的多个第二子数据线；与设置在多个像素中的多个第三子像素连接的多个第三子数据线；以及与设置在多个像素中的多个第四子像素连接的多个第四子数据线。
166.第一子数据线和第二子数据线可以设置在第一子像素与第二子像素之间，第三子数据线和第四子数据线可以设置在第三子像素与第四子像素之间。
167.一个像素中包括的子像素可以连接至相同的栅极线，两个相邻像素中包括的子像素可以连接至不同的栅极线。
168.补偿图案的宽度可以为6.5μm至7μm。
169.具有相同颜色的两个相邻子像素可以连接至彼此相邻的第一栅极线和第二栅极线，并且该两个相邻子像素的驱动电路被反转。补偿图案可以对以下寄生电容的差异进行补偿：第一栅极线和反转的子像素中的一个的源电极之间所产生的寄生电容，第二栅极线和反转的子像素中的另一个的源电极之间所产生的寄生电容。
170.在两个相邻子像素中的一个子像素中，第一源电极可以设置在第一栅极线上，第一漏电极可以设置在第一栅极线下方。在两个相邻子像素中的另一个子像素中，第二漏电极可以设置在第二栅极线上，第二源电极可以设置在第二栅极线下方。
171.补偿图案可以包括设置在第一源电极的至少一侧的第一补偿图案，以及设置在第二源电极的至少一侧的第二补偿图案。
172.电致发光显示装置还可以包括分别设置在第一源电极和第二源电极下方的第一光屏蔽层和第二光屏蔽层。第一补偿图案可以设置在第一源电极的不与第一光屏蔽层交叠的至少一侧，第二补偿图案可以设置在第二源电极的不与第二光屏蔽层交叠的至少一侧。
173.第一补偿图案和第二补偿图案可以在产生第一栅极线和第二栅极线的曝光叠加偏移的最可能位置处与第一栅极线和第二栅极线间隔开。
174.根据本公开内容的另一方面，提供一种电致发光显示装置。电致发光显示装置包括：显示面板，在显示面板中设置有多个像素，每个像素包括具有不同颜色的多个子像素；通过多条数据线向多个像素提供数据电压的数据驱动器；以及通过多条栅极线向多个像素提供栅极信号的栅极驱动器，其中，多条数据线中的每一条可以被划分为多条子数据线，多条子数据线中的每一条可以连接至具有相同颜色的多个子像素，其中，子像素可以包括开关晶体管，开关晶体管的源电极可以包括补偿图案，补偿图案设置在源电极的至少一侧与
栅极线间隔开，并且其中，补偿图案可以对具有相同颜色的两个相邻子像素之间、根据栅极线与源电极之间的距离而在栅极线与源电极之间产生的寄生电容的差异进行补偿。
175.具有相同颜色的两个相邻子像素可以连接至彼此相邻的第一栅极线和第二栅极线。在两个相邻子像素中的第一子像素中，第一源电极可以设置在第一栅极线上，第一漏电极可以设置在第一栅极线下方。在两个相邻子像素中的第二子像素中，第二漏电极可以设置在第二栅极线上，第二源电极可以设置在第二栅极线下方。
176.补偿图案可以包括设置在第一源电极的至少一侧的第一补偿图案，以及设置在第二源电极的至少一侧的第二补偿图案。
177.电致发光显示装置还可以包括分别设置在第一源电极和第二源电极下方的第一光屏蔽层和第二光屏蔽层。第一补偿图案可以设置在第一源电极的不与第一光屏蔽层交叠的至少一侧，第二补偿图案可以设置在第二源电极的不与第二光屏蔽层交叠的至少一侧。
178.第一补偿图案和第二补偿图案可以在产生第一栅极线和第二栅极线的曝光叠加偏移的最可能位置处与第一栅极线和第二栅极线间隔开。
179.尽管已经参照附图详细描述了本公开内容的示例性实施方式，但是本公开内容不限于此，并且可以在不脱离本公开内容的技术构思的情况下以许多不同的形式来实施。因此，提供本公开内容的示例性实施方式仅用于说明目的，而不意图限制本公开内容的技术构思。本公开内容的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面是说明性的，并且不限制本公开内容。本公开内容的保护范围应当基于所附权利要求来解释，并且其等同范围内的所有技术构思应当被解释为落入本公开内容的范围内。