半导体装置的制作方法

1.本发明涉及半导体装置。


背景技术：

2.以往，作为半导体装置中的电容器结构，有日本特开2019－33154号公报(专利文献1)所记载的结构。该电容器结构设置在基板的绝缘膜上。电容器结构具备配置于绝缘膜上的一部分的第二电极层、覆盖第二电极层的层间绝缘膜(介电膜)、配置于层间绝缘膜上的一部分的金属膜、配置在金属膜上的第一电极层、以及从第一电极层的端部连续地覆盖到绝缘膜的保护绝缘膜(保护层)。
3.专利文献1：日本特开2019－33154号公报
4.近年来，随着对半导体装置施加高电压的机会增加，对于半导体装置，高耐电压性(较高的绝缘破坏强度)的要求提高。然而，在这样的高电压下，并不容易实现较高的耐湿性和较高的绝缘破坏强度。


技术实现要素：

5.因此，本公开的目的在于提供具备较高的耐湿性和较高的绝缘破坏强度的半导体装置。
6.本发明者们为了解决上述课题而进行了专心研究的结果得到以下的见解。首先，本发明者们确认了为了得到较高的耐湿性，能够通过在设置在半导体基板上的一部分上的介电膜上，在该介电膜的中央部形成第一电极层，并使位于第一电极层的外侧的该介电膜的厚度变薄来使耐湿性提高。然而，可知若使位于第一电极层的外侧的该介电膜的厚度变薄，则例如第一电极层的第二外周端与半导体基板的第一主面之间的耐电压性降低。因此，进一步推进研究的结果明确了通过使保护层由相对介电常数较低(由此，示出较高的绝缘破坏强度)的第一保护层和耐湿性比该第一保护层高的第二保护层构成，能够兼得较高的耐湿性和较高的绝缘破坏强度。本公开的发明基于本发明者们独自得到的上述见解，本公开包含以下方式。
7.为了解决上述课题，作为本公开的一方式的半导体装置具备：
8.半导体基板，具有相互对置的第一主面以及第二主面；
9.介电膜，配置于上述第一主面的一部分上；
10.第一电极层，配置于上述介电膜的一部分上；以及
11.保护层，从上述第一电极层的端部连续地覆盖至上述介电膜的第一外周端，
12.上述介电膜具有配置有上述第一电极层的电极层配置部、和被上述保护层覆盖的保护层覆盖部，
13.上述介电膜的上述保护层覆盖部的上述第一外周端的厚度比上述介电膜的上述电极层配置部的厚度小，
14.上述保护层具有连续地覆盖上述第一保护层的第二外周端和上述保护层覆盖部
的至少一部分的第一保护层、和配置在上述第一保护层上的第二保护层，
15.上述第一保护层具有比上述第二保护层低的相对介电常数，
16.上述第二保护层具有比上述第一保护层高的耐湿性。
17.根据上述方式，保护层具备具有比第二保护层低的相对介电常数的第一保护层、和配置在第一保护层上，且具有比第一保护层高的耐湿性的第二保护层。这样，保护层具有多个具备不同的功能(较高的绝缘破坏强度以及耐湿性)的层。由此，半导体装置兼具耐湿性以及耐电压性。若更具体地进行说明，则介电膜的保护层覆盖部的第一外周端的厚度比介电膜的电极层配置部的厚度小。这样介电膜至少在第一外周端具有厚度比较薄的薄膜区域作为其保护层覆盖部，从而能够减小配置在介电膜的端部(保护层覆盖部)上的第二保护层的台阶部的阶梯差。若减小台阶部的阶梯差，则第二保护层的形变降低，能够使在介电膜的端部周边在第二保护层内产生的内部应力降低。其结果，能够在介电膜的端部周边的第二保护层抑制裂缝的产生。由此，上述方式能够防止水分经由裂缝浸入介电膜，抑制介电膜的耐电压性的降低(绝缘破坏强度的降低)。通过使介电膜的保护层覆盖部为薄膜区域，如上述那样，能够抑制起因于裂缝的介电膜的端部附近的耐电压性的降低，另一方面由于在薄膜区域中介电膜的厚度减少，所以有第一电极层的第二外周端与半导体基板的第一主面之间的耐电压性降低的情况。与此相对，通过设置相对介电常数比第二保护层低，并覆盖第一电极层的第二外周端的第一保护层，能够抑制第一电极层的第二外周端与半导体基板的第一主面之间的耐电压性的降低。并且，具有较低的相对介电常数的保护层能够具有比较高的绝缘破坏强度，由于第一保护层具有比较低的相对介电常数(较高的绝缘破坏强度)，能够有效地抑制第一电极层的端部与半导体基板的第一主面之间的绝缘破坏，能够抑制介电膜的绝缘破坏。根据以上，上述方式的半导体装置兼具耐湿性以及耐电压性。
18.另外，在半导体装置的一方式中，
19.上述第一保护层从上述第一电极层的上述端部连续地覆盖到上述保护层覆盖部的至少一部分。
20.根据上述方式，第一保护层从第一电极层的端部连续地覆盖到介电膜的至少一部分。换句话说，第一保护层具有比第二保护层低的相对介电常数，第一保护层覆盖第一电极层的面积增加。因此，能够更有效地抑制第一电极层的端部与半导体基板的第一主面之间的介电膜的绝缘破坏。
21.另外，在半导体装置的一方式中，
22.上述第一保护层从上述第一电极层的上述第二外周端连续地覆盖到上述保护层覆盖部的上述第一外周端。
23.根据上述方式，第一保护层从第一电极层的第二外周端连续地覆盖到保护层覆盖部的第一外周端，使第一保护层覆盖第一电极层的面积增加。因此，能够更有效地抑制第一电极层的端部与半导体基板的第一主面之间的介电膜的绝缘破坏。
24.另外，半导体装置的一方式中，半导体装置还具备配置在上述第一保护层与上述第二保护层之间，并覆盖上述第一保护层的第一金属膜。
25.根据上述方式，半导体装置还具备第一金属膜。第一金属膜配置在第一保护层与第二保护层之间，并覆盖第一保护层。第一金属膜由金属构成，所以不容易使水分通过。由此，即使在第二保护层产生了裂缝的情况下，也防止水分经由裂缝浸入介电膜。因此，上述
方式能够更有效地抑制第一电极层的端部与半导体基板的第一主面之间的介电膜的绝缘破坏。另外，第一金属膜配置在第一保护层与第二保护层之间。因此，保护层的表面的沿面距离增加，能够更有效地抑制保护层表面的沿面放电的产生。
26.另外，半导体装置的一方式中，上述第一保护层被上述第二保护层以及上述第一金属膜覆盖。
27.根据上述方式，第一保护层被第二保护层以及第一金属膜覆盖。因此，第一保护层在第一保护层的外面整个区域，被具有比较高的耐湿性的第二保护层以及第一金属膜耐湿保护。由此，上述方式能够防止外部的水分经由第一保护层浸入介电膜，能够更有效地抑制介电膜的绝缘破坏。
28.另外，半导体装置的一方式中，
29.上述第一保护层具有包含一个以上的角部的台阶部，
30.上述第一金属膜覆盖至少一个上述角部。
31.根据上述方式，第一保护层具有包含一个以上的角部的台阶部。因此，在该角部的周边，容易在第二保护层内产生内部应力。其结果，有在第二保护层产生裂缝的情况。但是，在上述方式中，第一金属膜具有比较高的耐湿性，并覆盖第一保护层的至少一个以上的角部，所以防止水分经由裂缝浸入介电膜。由此，上述方式抑制介电膜的绝缘破坏。
32.另外，半导体装置的一方式中，
33.上述第一金属膜配置为跨越上述电极层配置部和上述保护层覆盖部。
34.根据上述方式，通过将第一金属膜配置为跨越电极层配置部和保护层覆盖部，能够有效地防止水分向第一保护层的侵入。
35.另外，半导体装置的其它的一方式中，
36.上述第一金属膜与上述电极层配置部和上述保护层覆盖部的边界相比配置在内侧。
37.根据上述方式，通过使第一金属膜覆盖第一保护层的至少一个角部，且与电极层配置部和保护层覆盖部的边界相比配置在内侧，能够有效地防止向第一保护层的水分侵入，能够有效地防止在保护层表面的沿面放电的产生。
38.另外，半导体装置的一方式中，
39.上述第一电极层具有被上述第一保护层覆盖的上述端部、和中央部，
40.上述第一金属膜与上述第一电极层电连接，并在上述第一电极层的上述中央部上露出。
41.根据上述方式，第一金属膜进一步配置在第一电极层的中央部上。因此，第一金属膜对第一保护层进行耐湿保护抑制上述的介电膜的绝缘破坏。另外，第一金属膜配置为在第一电极层的中央部上露出。因此，第一金属膜除了抑制介电膜的绝缘破坏的功能之外，也作为外部连接电极发挥作用。
42.另外，根据半导体装置的一方式，
43.上述第一保护层的第三外周端被上述第二保护层覆盖，
44.上述第一金属膜连续地覆盖上述第三外周端以外的上述第一保护层，
45.上述第一保护层的厚度与上述介电膜的上述电极层配置部的厚度相同或者比其大。
46.根据上述方式，第一保护层的厚度与介电膜的电极层配置部的厚度相同或者比其大。在这样的情况下，第一保护层作为应力缓和层发挥作用，抑制起因于应力的第二保护层的剥离、裂缝的产生。由此，上述方式能够进一步防止水分经由裂缝浸入介电膜内，能够进一步抑制介电膜的绝缘破坏强度的降低。另外，第一金属膜配置在第一保护层与第二保护层之间，且连续地覆盖第二外周端以外的第一保护层。第一保护层被具有比较高的耐湿性的第一金属膜以及第二保护层双重覆盖。由此，能够防止水分浸入第一保护层并进一步浸入介电膜的保护层覆盖部。在上述方式中，能够进一步抑制介电膜的绝缘破坏强度的降低。并且，第一金属膜配置在第一保护层与第二保护层之间，所以保护层的表面的沿面距离增加，能够抑制保护层表面的沿面放电。
47.另外，根据半导体装置的一方式，
48.半导体装置还具备第二金属膜，
49.上述第二金属膜覆盖上述第一保护层的第三外周端，并通过开口部与上述第一金属膜分离。
50.根据上述方式，还具备覆盖第一保护层的第三外周端，并通过开口部与第一金属膜分离的第二金属膜。换句话说，第一、第二金属膜除了开口部之外，连续地覆盖第一保护层。并且，第二保护层覆盖第一、第二金属膜以及第一保护层。这样，第一保护层被具有比较高的耐湿性的第一、第二金属膜以及第二保护层双重覆盖。由此，能够防止水分浸入第一保护层并进一步浸入介电膜的保护层覆盖部。上述方式能够进一步抑制介电膜的绝缘破坏。另外，上述方式与第一金属膜连续地覆盖第一保护层的除了第三外周端之外的部分的情况相比，例如能够有效地防止第一保护层的第三外周端的剥离。
51.另外，根据半导体装置的一方式，
52.半导体装置还具备配置在上述第一电极层与上述第一金属膜之间的扩散防止膜。
53.根据上述方式，扩散防止膜配置在第一电极层与第一金属膜之间。换句话说，第一电极层与第一金属膜不接触，所以能够防止构成第一电极层的成分向第一金属膜扩散。由此，半导体装置能够稳定地进行动作。
54.另外，根据半导体装置的一方式，
55.上述第一电极层由多晶硅构成，
56.上述扩散防止膜由al－si系合金构成，
57.上述第一金属膜由al构成。
58.根据上述方式，防止构成第一电极层的多晶硅(更详细而言，是多晶硅的si)向构成第一金属膜的al扩散。由此，半导体装置能够稳定地进行动作。
59.另外，在半导体装置的一方式中，
60.上述半导体基板的电阻率在0.001ωcm以上100ωcm以下。
61.根据上述方式，能够制成半导体基板作为电阻发挥作用的cr元件。
62.另外，半导体装置的一方式中，
63.上述第一保护层为氧化物，
64.上述第二保护层为氮化物。
65.根据上述方式，第一保护层为氧化物，第二保护层为氮化物。因此，第一保护层具有比较高的绝缘破坏强度，第二保护层具有比较高的耐湿性。由此，上述方式兼具优异的绝
缘破坏强度以及优异的耐湿性。
66.另外，在半导体装置的一方式中，
67.上述第一保护层由半导体基板的主成分的氧化物构成，
68.上述第二保护层由半导体基板的主成分的氮化物构成。
69.根据上述方式，第一、第二保护层分别由半导体基板的主成分的氧化物以及氮化物构成。因此，第一保护层以及第二保护层与半导体基板的第一主面之间的紧贴性提高。
70.另外，半导体装置的一方式中，
71.上述半导体基板在配置了上述介电膜的上述电极层配置部的上述第一主面具有沟道，
72.上述介电膜的上述电极层配置部在上述第一主面连续地配置为覆盖上述沟道的内面形成凹部，
73.上述第一电极层具有进入上述凹部的进入部。
74.半导体装置具有沟道结构，所以与不具有沟道结构的半导体装置相比，介电膜与第一电极层之间的界面的面积增加。其结果，能够使半导体装置的电容增加。
75.根据本公开的一方式，能够提供具备较高的耐湿性和较高的绝缘破坏强度的半导体装置。
附图说明
76.图1是表示半导体装置的第一实施方式的剖视图。
77.图2是图1的a部放大图。
78.图3a是说明半导体装置的制造方法的说明图。
79.图3b是说明半导体装置的制造方法的说明图。
80.图3c是说明半导体装置的制造方法的说明图。
81.图3d是说明半导体装置的制造方法的说明图。
82.图3e是说明半导体装置的制造方法的说明图。
83.图3f是说明半导体装置的制造方法的说明图。
84.图4是表示半导体装置的第二实施方式的部分放大剖视图。
85.图5是表示半导体装置的第三实施方式的部分放大剖视图。
86.图6是表示半导体装置的第四实施方式的部分放大剖视图。
87.图7是表示半导体装置的第五实施方式的部分放大剖视图。
88.图8是表示半导体装置的第六实施方式的部分放大剖视图。
89.图9是表示半导体装置的第七实施方式的部分放大剖视图。
90.图10是表示半导体装置的第八实施方式的部分放大剖视图。
91.图11是表示半导体装置的第九实施方式的剖视图。
92.图12是图11的b部放大图。
93.图13a是说明半导体装置的制造方法的说明图。
94.图13b是说明半导体装置的制造方法的说明图。
95.图13c是说明半导体装置的制造方法的说明图。
96.图13d是说明半导体装置的制造方法的说明图。
97.图13e是说明半导体装置的制造方法的说明图。
98.图13f是说明半导体装置的制造方法的说明图。
99.图13g是说明半导体装置的制造方法的说明图。
具体实施方式
100.以下，通过图示的实施方式对作为本公开的一方式的半导体装置进行详细的说明。此外，附图包含部分示意性的图，并不一定反映实际的尺寸、比率。另外，基于由扫描式电子显微镜拍摄到的sem图像测定半导体装置内的构成要素的尺寸(更具体而言，是厚度、长度以及宽度等)。
101.＜第一实施方式＞
102.[构成]
[0103]
图1是示意地表示本公开的第一实施方式的半导体装置的剖面的图。图2是图1的a部放大图。如图1以及图2所示，半导体装置1具备具有相互对置的第一主面11以及第二主面12的半导体基板10、配置于第一主面11的一部分上的介电膜20、配置于介电膜20的(与第一主面11相反侧的)一部分上的第一电极层30、以及从第一电极层30的端部32连续地覆盖至介电膜20的第一外周端26a的保护层90。介电膜20具有配置第一电极层30的电极层配置部21、和被保护层90覆盖的保护层覆盖部22。
[0104]
此外，在图中，将与半导体装置1的厚度平行的方向设为z方向，将正z方向设为上侧，并将反z方向设为下侧。在与半导体装置1的z方向正交的平面上，将与记载了图的纸面平行的方向设为x方向，并将与记载了图的纸面正交的方向设为y方向。x方向、y方向、以及z方向相互正交。
[0105]
在本说明书中，保护层覆盖部22的第一外周端26a是指从z方向观察保护层覆盖部22的情况下的保护层覆盖部22的外周的端部。另外，后述的第一电极层30的第二外周端33是指从z方向观察第一电极层30的情况下的第一电极层30的外周的端部。
[0106]
保护层90具有覆盖第一电极层30的第二外周端33和保护层覆盖部22的至少一部分的第一保护层50、和配置在第一保护层50上的第二保护层70。第一保护层50具有比第二保护层70低的相对介电常数。一般而言具有较低的相对介电常数的保护层具有较高的绝缘破坏强度。第二保护层70具有比第一保护层50高的耐湿性。换句话说，保护层90具备具有较高的绝缘破坏强度(耐电压性、电绝缘性)的第一保护层50、和具有较高的耐湿性的第二保护层70。这样，保护层90具有多个具备不同的功能(绝缘破坏强度以及耐湿性)的层。由此，保护层90按照每层分离地具有功能，所以保护层90即使在高电压下也兼具绝缘破坏强度以及耐湿性。另一方面，与本发明不同，在保护层由单层构成的情况下，在高电压下保护层难以充分地满足绝缘破坏强度以及耐湿性。在保护层由单层构成的情况下，保护层由单一(一种)材质构成，绝缘破坏强度以及耐湿性可能处于折衷的关系。这是因为在一种材质中，虽然有绝缘破坏强度以及耐湿性中的任意一种性质优异的材质，但不能够充分地满足两种性质。
[0107]
另外，介电膜20的保护层覆盖部22的第一外周端26a的厚度比介电膜20的电极层配置部21的厚度小。换句话说，介电膜20的保护层覆盖部22与电极层配置部21相比，至少在第一外周端26a被理解为厚度较薄的薄膜区域。这里，能够根据配置在保护层90之下的介电
膜20的表面形状，决定层叠在其上的保护层90的表面形状。因此，通过使介电膜20的保护层覆盖部22为薄膜区域，与使保护层覆盖部的厚度与电极层配置部的厚度相同的情况相比，减小与介电膜20的第一外周端26a对应的第二保护层70的台阶部71的阶梯差(更详细而言，是后述的第二侧面74b的长度lb)。其结果，在与介电膜20的第一外周端26a对应的第二保护层70的台阶部71的角部(更详细而言，是后述的第二角部75b)附近，能够抑制裂缝的产生。
[0108]
更具体而言，介电膜20的保护层覆盖部22的第一外周端26a的厚度tb与介电膜20的电极层配置部21的厚度ta(能够理解为不使保护层覆盖部22为薄膜区域的情况下，更详细而言，是使介电膜20的保护层覆盖部22的厚度与电极层配置部21的厚度相同的情况下的、保护层覆盖部22的第一外周端26a的厚度)相比，小δt(＝ta－tb)。换句话说，保护层覆盖部22具有与不为薄膜区域的情况相比，至少在第一外周端26a低δt的上表面24。
[0109]
第二保护层70的表面形状能够由第二保护层70的下层的介电膜20的保护层覆盖部22的表面形状决定，所以与介电膜20的保护层覆盖部22的表面形状对应，与其大致相同。因此，第二保护层70的第二上表面73b与不使介电膜20的保护层覆盖部22为薄膜区域的情况相比，至少在第一外周端26a低δt。
[0110]
换句话说，第二保护层70的第二侧面74b的长度lb与上述tb对应，不使介电膜20的保护层覆盖部22为薄膜区域的情况下的第二侧面74b的长度la与上述ta对应，由此lb与la相比，短δt(此外，在图2中，示出la与第一电极层30的厚度相同的情况，换句话说，示出电极层配置部21的厚度与第一电极层30的厚度相同的情况，但本实施方式并不限定于此)。理解为第二上表面73b与从第二上表面73b下降一个台阶的第三上表面73c之间的第二侧面74b的第二阶梯差与不使介电膜20的保护层覆盖部22整体为薄膜区域的情况相比变小。其结果，在第二保护层70的台阶部71第二阶梯差的比例减少。由于台阶部71上的第二阶梯差的比例减少，在与保护层覆盖部22的角部27对应的第二角部75b周边，在第二保护层70内产生的内部应力减少。
[0111]
由此，通过在由第二保护层70的第二上表面73b和第二侧面74b构成的第二角部75b周边的第二保护层70，缩短第二侧面74b的长度lb，能够在第二角部75b周边减少在第二保护层70内产生的内部应力。由此，能够在第二角部75b周边的第二保护层70抑制裂缝的产生。另外，能够在角部27(与第二角部75b对应)周边的第二保护层70，抑制裂缝的产生。
[0112]
在第二保护层70中，裂缝在台阶部71产生，更详细而言，有在应力容易集中的角部(在图示的方式中为第一角部75a、第二角部75b、第三角部75c)附近，代表而言以角部为起点产生的趋势。在第二保护层70的这些裂缝中，考虑水分(更具体而言，是大气中的水分)容易经由在与介电膜20的第一外周端26a对应的角部(在图示的方式中是第二角部75b)附近产生的裂缝侵入介电膜20。换句话说，若能够抑制在与介电膜20的第一外周端26a对应的第二保护层70的台阶部71的角部(第二角部75b)附近的裂缝的产生，则能够有效地防止水分向介电膜20的侵入，进而，能够有效地抑制介电膜20的耐压劣化。
[0113]
根据本实施方式的半导体装置1，如上述那样，能够在与介电膜20的第一外周端26a对应的第二保护层70的台阶部71的角部(第二角部75b)附近，抑制裂缝的产生。由此，半导体装置1能够防止水分(更具体而言，是大气中的水分)经由第二保护层70的裂缝浸入介电膜20。由此，在本实施方式中，抑制介电膜20的绝缘破坏强度的降低(介电膜的耐电压性的劣化)。
[0114]
并且，第一保护层50具有比第二保护层70低的相对介电常数，进而，具有比第二保护层70高的绝缘破坏强度，并连续地覆盖第一电极层30的第二外周端33和保护层覆盖部22的至少一部分。因此，能够抑制第一电极层30的第二外周端33与半导体基板10的第一主面11之间的绝缘破坏，抑制介电膜20的绝缘破坏强度的降低。
[0115]
(半导体装置)
[0116]
如上述那样，半导体装置1能够抑制介电膜20的绝缘破坏强度的降低，所以即使施加100v以上的高电压(更具体而言，是600v以上的更高的电压)也能够进行动作。换句话说，半导体装置1具有能够耐受100v以上的额定电压，甚至600v以上的额定电压的耐电压性。
[0117]
半导体装置1例如是电容器。半导体装置1例如作为高频数字电路的去耦电容器(旁路电容器)使用，使用于个人计算机、dvd播放器、数码相机、tv、移动电话、汽车电子、医疗用
·
工业用
·
通信用设备等电子设备。但是，半导体装置1的用途并不限定于此，例如也能够使用于滤波电路、整流平滑电路等。
[0118]
半导体装置1也可以还具备配置于半导体基板10的第二主面12的第二电极层40。在图示的方式中，作为外部连接电极发挥作用的第一电极层30以及第二电极层40配置为经由半导体基板10相互对置。此外，半导体装置1也可以还具备分别与第一电极层30以及第二电极层40电连接的外部连接电极。在半导体装置1中，能够通过电线或者焊料凸块，将第一电极层30以及第二电极层40(或者，在存在的情况下是外部连接电极)与未图示的电路基板的布线电连接。
[0119]
然而，第二电极层40也可以配置在半导体基板10与介电膜20之间。此时，也可以配置为作为外部连接电极发挥作用的第一电极层30、和与第二电极层40电连接的外部连接电极在同一xy平面上相互分离。
[0120]
(半导体基板)
[0121]
半导体基板10具有相互对置的第一主面11和第二主面12。如图1所示，半导体基板10的剖面形状大致为矩形。
[0122]
半导体基板10的材质例如能够为硅(si)、sic、以及gan的任意一种。半导体基板10能够掺杂杂质(掺杂剂)，以调整导电性等。供给电子的掺杂剂(施主)例如是15族的元素(更具体而言，是磷等)。供给空穴的掺杂剂(受主)是13族的元素(更具体而言，是硼等)。半导体基板10也可以是n型半导体基板，或者p型半导体基板。半导体基板10的电阻率例如为0.001ωcm～100ωcm。若半导体基板10的电阻率在上述数值范围内，则通过半导体装置1，能够制成半导体基板10作为电阻发挥作用的cr元件(电容器－电阻复合元件)。
[0123]
半导体基板10的厚度例如为100μm～700μm。
[0124]
此外，在本说明书中，厚度是指z方向的长度。
[0125]
(介电膜)
[0126]
介电膜20配置在第一主面11的一部上。介电膜20具有配置在第一电极层30的电极层配置部21、和被保护层90(第二保护层70以及第一保护层50)覆盖的保护层覆盖部22。
[0127]
介电膜20的电极层配置部21主要调整电容。介电膜20的保护层覆盖部22主要确保半导体基板10与第一电极层30之间的电绝缘性。
[0128]
介电膜20的材质例如是si系物质(更具体而言，是硅氧化物(sio2)等)。介电膜20优选由硅氧化物构成。若介电膜20由硅氧化物构成，则能够提高半导体装置1的电容。
[0129]
介电膜20的保护层覆盖部22的第一外周端26a的厚度tb比介电膜20的电极层配置部21的厚度ta小。介电膜20的电极层配置部21的厚度ta例如为0.1μm～3μm。
[0130]
如图1以及图2所示，介电膜20的保护层覆盖部22的剖面形状例如可以为大致矩形。换句话说，在图1以及图2所示的构成中，介电膜20在保护层覆盖部22整体具有薄膜区域。然而，在本发明中，只要保护层覆盖部22的第一外周端26a的厚度比电极层配置部21的厚度小即可，保护层覆盖部22也可以是从电极层配置部21侧朝向第一外周端26a逐渐(例如连续或者阶梯状地)变薄的剖面形状。更具体而言，电极层配置部21的最小厚度在保护层覆盖部22的最大厚度以上。例如，保护层覆盖部22的第一外周端26a的厚度可以实际为0。如在半导体装置1的制造方法中后述的那样，例如能够通过过蚀刻(overetching)形成介电膜20的保护层覆盖部22(薄膜区域)。若通过过蚀刻形成介电膜20的保护层覆盖部22的上表面24，则与利用过蚀刻以外的方法形成的情况相比，变粗糙。因此，介电膜20的保护层覆盖部22的上表面24与保护层90的接触面积增大，与保护层90的紧贴性提高。
[0131]
介电膜20的保护层覆盖部22的宽度(上表面24的长度)例如在30μm以下。若介电膜20的保护层覆盖部22的长度在30μm以下，则第一电极层30的端面(第二外周端33)与第一主面11之间的绝缘性提高。保护层覆盖部22的宽度比保护层覆盖部22的厚度大。
[0132]
(第一电极层)
[0133]
第一电极层30与第二电极层40形成电场。第一电极层30配置在作为介电膜20的一部分的电极层配置部21上。第一电极层30隔着介电膜20以及半导体基板10与第二电极层40对置。第一电极层30具有被保护层90覆盖的端部32、和中央部31。中央部31不被保护层90覆盖而露出，所以也作为外部连接电极发挥作用。例如，第一电极层30能够通过电线或者焊料凸块与电路基板电连接。
[0134]
第一电极层30的材质例如是金属以及其它的导电性材料(更具体而言，是导电性树脂、以及多晶硅等)。金属例如是mo(钼)、al(铝)、au(金)、w(钨)、pt(铂)、以及ti(钛)等及这些金属的合金。第一电极层30能够具有多个由这些金属构成的层。另外，在这些金属中，从提高导电性以及耐湿性的观点来看，第一电极层30的材质也优选金属以及多晶硅，更优选al以及多晶硅。即，优选第一电极层30由多晶硅或者al构成。提高第一电极层30的耐湿性例如是指通过由多晶硅或者al构成的第一电极层30，防止水分经由第一电极层30浸入介电膜20，抑制绝缘强度的降低。
[0135]
(第二电极层)
[0136]
第二电极层40能够配置于半导体基板10的第二主面12。第二电极层40由于其下表面露出，所以也作为外部连接电极发挥作用。例如，第二电极层40能够通过电线或者焊料凸块与电路基板电连接。第二电极层40的材质例如是金属以及其它的导电性材料(更具体而言，是导电性树脂、以及多晶硅(多结晶硅)等)。金属例如是mo(钼)、al(铝)、au(金)、w(钨)、pt(铂)、ni(镍)以及ti(钛)等及这些金属的合金。第二电极层40也可以是多层金属膜。多层金属膜能够具有多个由这些金属构成的层。多层金属膜例如是由ti层、ni层以及au层构成的第二电极层。此外，第二电极层40也可以配置在半导体基板10与介电膜20之间。
[0137]
(保护层)
[0138]
保护层90从第一电极层30的端部32连续地覆盖到介电膜20的第一外周端26a。换句话说，保护层90不中断而连续地覆盖从第一电极层30的端部32到介电膜20的第一外周端
26a的范围内的第一电极层30的端部32以及介电膜20的保护层覆盖部22、和半导体基板10的第一主面11的一部分。保护层90具有第一保护层50、和配置在第一保护层50上的第二保护层70。
[0139]
(第一保护层)
[0140]
第一保护层50不中断而连续地覆盖第一电极层30的第二外周端33、介电膜20的第四外周端26b、以及介电膜20的保护层覆盖部22的上表面24的一部分。换句话说，第一保护层50连续地覆盖第一电极层30的第二外周端33、和介电膜20的保护层覆盖部22的至少一部分。这样，通过在第一电极层30的第二外周端33与介电膜20的保护层覆盖部22的上表面24之间的空间设置具有较高的绝缘破坏强度的第一保护层50，能够防止第一电极层30的第二外周端33与半导体基板10的第一主面11之间的短路等放电。由此，在本实施方式中，提高半导体装置1的绝缘破坏强度。
[0141]
第一保护层50的厚度例如为0.1μm～3μm。若第一保护层50的厚度为0.1μm～3μm，则能够进一步抑制半导体基板10的第一主面11与第一电极层30之间的放电的产生，提高半导体装置1的绝缘破坏强度。第一保护层50的厚度能够与介电膜20的电极层配置部21的厚度相同或者比其大。
[0142]
第一保护层50具有比第二保护层70低的相对介电常数，优选具有与介电膜20相同或者比其低的相对介电常数。相对介电常数能够根据jis c2138进行测定。相对介电常数越低，越能够提高绝缘破坏强度。这样的第一保护层50的材质例如是相对介电常数较低的材料。在这些材料中，第一保护层50的材质也优选为氧化物，是后述的半导体基板10的主成分的氧化物(更具体而言，是硅氧化物(sio2))。换句话说，第一保护层50优选由相对介电常数较低的材料构成，更优选由氧化物构成，进一步优选由半导体基板10的主成分的氧化物(更具体而言，是硅氧化物(sio2))构成。若第一保护层50由氧化物构成，则半导体装置1的绝缘破坏强度提高。
[0143]
(第二保护层)
[0144]
第二保护层70不中断而连续地覆盖第一电极层30的端部32、第一保护层50的上表面53以及侧面54、介电膜20的保护层覆盖部22的上表面24以及第一外周端26a、及半导体基板10的第一主面11的一部分。换句话说，第二保护层70从第一电极层30的端部32连续地覆盖至半导体基板10的第一主面11的一部分。第二保护层70主要对保护层覆盖部22进行保护。第二保护层70防止水分浸入保护层覆盖部22。另外，第二保护层70抑制在第一电极层30(或者在存在的情况下是外部连接电极)的露出部与半导体基板10(更详细而言是第一主面11)的露出部之间产生沿面放电(以及根据情况的空气放电)。
[0145]
第二保护层70具有上表面73(第一～第三上表面73a～73c)阶梯状地降低的台阶部71。第二保护层70的台阶部71构成为具有由上表面73以及侧面74构成的角部75，更详细而言，构成为具有由第一～第三上表面73a～73c以及第一～第三侧面74a～74c三对构成的第一～第三角部75a～75c。在图示的方式中，台阶部71在第二保护层70的表面，具有形成第一角部75a的第一上表面73a以及第一侧面74a、形成第二角部75b的第二上表面73b以及第二侧面74b、及形成第三角部75c的第三上表面73c以及第三侧面74c。换句话说，台阶部71具有第一上表面73a与第二上表面73b之间的第一阶梯差(与第一侧面74a对应)、第二上表面73b与第三上表面73c之间的第二阶梯差(与第二侧面74b对应)、第三上表面73c与第一主面
11之间的第三阶梯差(与第三侧面74c对应)，在第二保护层70的表面形成为阶梯状地依次下降。
[0146]
对于各阶梯差，构成阶梯差的上表面以及侧面、及由上表面以及侧面形成的角部的形状并不限定于图示的方式(剖面形状)。存在的多个上表面能够相互平行(在剖面上为平行的直线)，但并不限定于此，也可以实际上倾斜、弯曲、或者存在凹凸。另外，存在的多个侧面虽然也能够相互平行，但并不限定于此，也可以实际上倾斜、弯曲、或者存在凹凸。形成存在的任意的角部的成对的上表面和侧面既可以分别大致垂直(约90
°
)地连接，也可以以大致垂直(约90
°
)以外的角度连接。虽然存在的多个角部均能够为大致直角(约90
°
)，但并不限定于此，也可以实际上带有圆角，或者部分地欠缺。此外，在本说明书中，“大致垂直(约90
°
)”以及“大致直角(约90
°
)”并不限定于90
°
，考虑现实的偏差的范围，也包含90
°
附近的角度。“大致垂直(约90
°
)以外的角度”可以是超出现实的偏差的范围的任意的适当的角度。
[0147]
第二保护层70的厚度例如是0.1μm～3μm。若第二保护层70的厚度为0.1μm～3μm，则第二保护层70的耐湿性提高，进一步防止水分到达保护层覆盖部22。这里，第二保护层70的厚度并不是角部55周边的厚度，例如是第二保护层70的第一上表面73a与第一电极层30的上表面之间的z方向的长度、第二保护层70的第二上表面73b与介电膜20的保护层覆盖部22的上表面24之间的z方向的长度、以及第二保护层70的第三上表面73c与半导体基板10的第一主面11之间的z方向的长度。第二保护层70的厚度能够与介电膜20的电极层配置部21的厚度相同或者比其大。
[0148]
第二保护层70具有比第一保护层50高的耐湿性，优选具有比介电膜20高的耐湿性。耐湿性虽然已知有各种测定方法，然而通过利用相同的测定方法在相同条件下对第二保护层70、第一保护层50以及介电膜20进行评价，能够相对地评价这些耐湿性。第二保护层70的材质从耐湿性比第一保护层50高的材料选择。这样的第二保护层70的材质例如为氮化物，优选为后述的半导体基板10的主成分的氮化物(更具体而言，是氮化硅(sin))。换句话说，第二保护层70优选由氮化物构成，更优选由半导体基板10的主成分的氮化物(更具体而言，是氧化硅)构成。若第二保护层70由氮化物构成，则介电膜20设置在半导体基板10的第一主面11上，电极层配置部21的上表面被第一电极层30覆盖，保护层覆盖部22的一部分经由第一电极层30的端部32、第一保护层50间接地被第二保护层70覆盖，保护层覆盖部22的剩余的一部分直接被第二保护层70覆盖，所以介电膜20的外表面被耐湿性比介电膜20高的材料覆盖。由此，通过抑制水分浸入介电膜20，半导体装置1的耐湿性提高。
[0149]
[半导体装置的制造方法]
[0150]
接下来，对半导体装置1的制造方法的一个例子进行说明。
[0151]
半导体装置1的制造方法包含：
[0152]
在半导体基板10的第一主面11上的一部分形成介电膜20(更详细而言，是参照图1～2上述的介电膜20的前驱体，包含电极层配置部21、和在后面成为保护层覆盖部22的部分)的介电膜形成工序；
[0153]
在介电膜20的一部分上形成第一电极层30，并除去介电膜20的一部分形成保护层覆盖部22(薄膜区域)(由此，形成具有电极层配置部21以及保护层覆盖部22的介电膜20)的第一电极层形成工序；
[0154]
形成连续地覆盖第一电极层30的第二外周端33、和介电膜20的第四外周端26b的
第一保护层50的第一保护层形成工序；
[0155]
形成从第一电极层30的端部32连续地覆盖到第一主面11的第二保护层70的第二保护层形成工序；以及
[0156]
在半导体基板10的第二主面12形成第二电极层40的第二电极层形成工序。
[0157]
半导体装置1的制造方法能够进一步包含切割工序，切割工序通过切割将在上述得到的具有多个半导体装置结构的结构体(母集成体)单片化。
[0158]
具体而言，参照图3a～图3f，对半导体装置1的制造方法的一个例子进行说明。图3a～图3f是用于说明半导体装置1的制造方法的图。半导体装置1的制造方法包含介电膜形成工序、第一电极层形成工序、第一保护层形成工序、第二保护层形成工序、第二电极层形成工序、以及切割工序。此外，从介电膜形成工序到第二电极层形成工序制成集成了半导体装置1的母集成体，但为了方便说明，着眼于一个半导体装置1，对制造方法进行说明。
[0159]
(介电膜形成工序)
[0160]
如图3a所示，在介电膜形成工序中，在半导体基板10的第一主面11的一部分上形成介电膜20。在介电膜形成工序中，例如在半导体基板10的第一主面11上形成介电膜20，并对介电膜20进行图案化。具体而言，准备硅基板作为半导体基板10。使用化学气相生长法(cvd法)，在半导体基板10的第一主面11上例如将sio2的介电膜20形成为厚度为0.1～3μm。
[0161]
接下来，通过光刻法以及干式蚀刻法，对在半导体基板10的第一主面11上形成的介电膜20进行图案化。例如，在光刻法中，对液体抗蚀剂进行旋涂，在介电膜20上形成光致抗蚀剂膜。经由与规定的图案对应的掩膜对光致抗蚀剂膜进行曝光。对进行了曝光的光致抗蚀剂膜进行显影。在干式蚀刻法中，例如使用反应性离子蚀刻(rie)选择性地除去未被光致抗蚀剂膜覆盖的介电膜20。其后，除去光致抗蚀剂膜。由此，在半导体基板10的第一主面11上形成具有规定的图案的介电膜20(更详细而言，是参照图1～2上述的介电膜20的前驱体，包含电极层配置部21、和在后面成为保护层覆盖部22的部分)。
[0162]
(第一电极层形成工序)
[0163]
在第一电极层形成工序中，如图3b以及图3c所示，在介电膜20上的一部分形成第一电极层30，并除去介电膜20的一部分形成保护层覆盖部22(薄膜区域)。在第一电极层形成工序中，例如在配置了介电膜20的半导体基板10的第一主面11形成第一电极层30，并对第一电极层30进行图案化。具体而言，如图3b所示，使用溅射法或者真空蒸镀法，在配置了介电膜20的半导体基板10的第一主面11例如将al的第一电极层30形成为厚度为0.1～3μm。
[0164]
接下来，通过光刻法以及干式蚀刻法，对第一电极层30进行图案化。具体而言，如图3b所示，在第一电极层30图案化并形成掩膜层(更具体而言，是光致抗蚀剂层)80。接下来，如图3c所示，对第一电极层30进行图案化。在第一电极层30的图案化中，除去不构成所希望的图案的不需要的第一电极层30。并且，通过过蚀刻，也除去介电膜20的一部分。接下来，除去掩膜层80。由此，形成具有规定的图案的第一电极层30，形成介电膜20的保护层覆盖部22(薄膜区域)。
[0165]
由于通过蚀刻处理形成介电膜20的保护层覆盖部22的上表面24，所以与不进行蚀刻处理的情况相比，变粗糙。若上表面24变粗糙，则上表面24与在后面的第一、第二保护层形成工序形成的第一、第二保护层50、70的接触面积增大，介电膜20的保护层覆盖部22与第一、第二保护层50、70的紧贴性提高。
[0166]
(第一保护层形成工序)
[0167]
在第一保护层形成工序中，如图3d所示，形成连续地覆盖第一电极层30的第二外周端33和介电膜20的第四外周端26b的第一保护层50。具体而言，使用cvd法，例如形成siо2的第一保护层50，并使用光刻法以及干式蚀刻法进行图案化。如以上那样形成第一保护层50。另外，第一保护层50形成为厚度为0.1～3μm。由此，形成第一保护层50。
[0168]
(第二保护层形成工序)
[0169]
在第二保护层形成工序中，如图3e所示，形成从第一电极层30的端部32连续地覆盖至半导体基板10的第一主面11的第二保护层70。具体而言，使用cvd法，例如形成sin的第二保护层70，并使用光刻法以及湿式蚀刻法进行图案化。如以上那样形成第二保护层70。另外，第二保护层70形成为厚度为0.1～3μm。由此，形成第二保护层70。
[0170]
(第二电极层形成工序)
[0171]
在第二电极层形成工序中，如图3f所示，在半导体基板10的第二主面12形成第二电极层40。具体而言，在第二电极层形成工序中，例如使用溅射法以及真空蒸镀法，在半导体基板10的第二主面12依次形成ti层、ni层以及au层。由此，形成由三层构成的多层金属膜。得到的多层金属膜形成从半导体基板10侧依次层叠了ti层、ni层、au层的三层的第二电极层40。这样一来得到母层叠体。在第二电极层形成工序中，也可以在第二主面12形成第二电极层40之前，对第二主面12进行研磨，实施磨削处理。
[0172]
(切割工序)
[0173]
在切割工序中，通过切割使母层叠体单片化制成半导体装置1。
[0174]
＜第二实施方式＞
[0175]
[构成]
[0176]
图4是示意表示第二实施方式的半导体装置1a的剖面的放大剖视图。第二实施方式是第一实施方式的变形例，在第一保护层的配置位置这一点与第一实施方式不同。以下对该不同的构成进行说明。此外，在第二实施方式中，与第一实施方式相同的附图标记是与第一实施方式相同的构成，所以省略其说明。
[0177]
如图4所示，在第二实施方式的半导体装置1a中，第一保护层50a从第一电极层30的端部32连续地覆盖到介电膜20的保护层覆盖部22的至少一部分。换句话说，第一保护层50a不中断而连续地覆盖第一电极层30的端部32以及第二外周端33、和介电膜20的第一外周端26a以及上表面24的一部分。这样，第一保护层50a进一步覆盖第一电极层30的端部32。换句话说，第一保护层50a具有比第二保护层70a低的相对介电常数，并且，第一电极层30与半导体基板10之间的保护层90的表面的沿面距离，更详细而言是第一电极层30的露出部(未被第二保护层70a覆盖的部分)与半导体基板10的露出部(未被第二保护层70a覆盖的第一主面的部分)之间的第二保护层70a表面的距离(代表而言，是它们之间的最短距离)由于在第一电极层30的端部32上存在第一保护层50a而增加。因此，能够抑制沿面放电，能够使第一电极层30与半导体基板10之间的耐电压性提高。
[0178]
第二保护层70a从第一电极层30的端部32连续地覆盖到半导体基板10的第一主面11。更具体而言，第二保护层70a不中断而连续地覆盖第一电极层30的端部32、第一保护层50a的第二侧面54b(内周端)、第一上表面53a以及第一侧面54a、及介电膜20的上表面24以及第一外周端26a。
[0179]
[半导体装置1a的制造方法]
[0180]
半导体装置1a的制造方法除了变更第一保护层形成工序中的第一保护层的图案、以及根据需要变更第二保护层形成工序中的第二保护层的图案以外，与第一实施方式的半导体装置1的制造方法相同。
[0181]
＜第三实施方式＞
[0182]
[构成]
[0183]
图5是示意地表示第三实施方式的半导体装置1b的剖面的放大剖视图。第三实施方式是第二实施方式的变形例，在第一保护层的配置位置这一点与第二实施方式不同。以下对该不同的构成进行说明。此外，在第三实施方式中，与第一、第二实施方式相同的附图标记是与第一实施方式相同的构成，所以省略其说明。
[0184]
如图5所示，在第三实施方式的半导体装置1b中，第一保护层50b从第一电极层30的端部32连续地覆盖到介电膜20的保护层覆盖部22的第一外周端26a。换句话说，第一保护层50b不中断而连续地覆盖第一电极层30的端部32以及第二外周端33、介电膜20的第四外周端26b、上表面24以及第一外周端26a、以及半导体基板10的第一主面11的一部分。这样，第一保护层50b覆盖进一步介电膜20的保护层覆盖部22的第一外周端26a，使第一保护层50b覆盖第一电极层30的面积增加。因此，能够进一步抑制第一电极层30的第二外周端33与半导体基板10的第一主面11之间的绝缘破坏，进一步抑制介电膜20的绝缘破坏强度的降低。
[0185]
第一保护层50b具有上表面(第一～第三上表面53a～53c)阶梯状地降低的台阶部51。第一保护层50b的台阶部51构成为具有由第一～第三上表面53a～53c以及第一～第三侧面54a～54c三对构成的第一～第三角部55a～55c，且具有由第一上表面53a和第四侧面一对构成的第四角部55d。在图示的方式中，台阶部51在第一保护层50b的表面，具有形成第一角部55a的第一上表面53a以及第一侧面54a、形成第二角部55b的第二上表面53b以及第二侧面54b、形成第三角部55c的第三上表面53c以及第三侧面54c、及在第一上表面53a的内侧缘形成第四角部55d的第四侧面(内周端)54d。换句话说，台阶部51具有第一上表面53a与第二上表面53b之间的第一阶梯差(与第一侧面54a对应)、第二上表面53b与第三上表面53c之间的第二阶梯差(与第二侧面54b对应)、第三上表面53c与第一主面11之间的第三阶梯差(与第三侧面54c对应)，在第一保护层50b的表面形成为阶梯状地依次下降。
[0186]
对于各阶梯差，构成阶梯差的上表面以及侧面、及由上表面以及侧面形成的角部的形状并不限定于图示的方式(剖面形状)，在实施方式1中对于阶梯差也能够同样地适用上述的说明。
[0187]
第二保护层70b从第一保护层50b的第四侧面54d(内周端)连续地覆盖到第一保护层50b的第三侧面54c。换句话说，第二保护层70b不中断而连续地覆盖第一电极层30的上表面的一部分、第一保护层50b的第一～第三上表面53a～53c以及第一～第四侧面54a～54d及半导体基板10的第一主面11的一部分。
[0188]
[半导体装置1b的制造方法]
[0189]
半导体装置1b的制造方法除了变更第一保护层形成工序中的第一保护层的图案、以及根据需要变更第二保护层形成工序中的第二保护层的图案以外，与第一实施方式的半导体装置1的制造方法相同。
[0190]
＜第四实施方式＞
[0191]
[构成]
[0192]
图6是示意地表示第四实施方式的半导体装置1c的剖面的放大剖视图。第四实施方式是第三实施方式的变形例，在进一步具备第一金属膜这一点与第三实施方式不同。以下对该不同的构成进行说明。此外，在第四实施方式中，与第一～第三实施方式相同的附图标记是与第一实施方式相同的构成，所以省略其说明。
[0193]
如图6所示，第四实施方式的半导体装置1c还具备第一金属膜60。第一金属膜60配置在第一保护层50b与第二保护层70c之间。第一金属膜60覆盖第一保护层50b的至少一部分。具体而言，第一金属膜60连续地覆盖第一保护层50b的第一上表面53a、第一角部55a、以及第一侧面54a。换句话说，第一金属膜60形成为与第二保护层70c的第一阶梯差附近的内周面相接。第一金属膜60由金属构成而透湿性较低，所以不容易使水分通过，耐湿性比第一保护层50b高。由此，即使在第二保护层70c，特别是在第二保护层70c的第一角部75a以及第一金属膜60的角部65周边的第二保护层70c产生了裂缝的情况下，也防止水分经由裂缝浸入介电膜20。因此，能够进一步抑制第一电极层30的端部与半导体基板10的第一主面11之间的绝缘破坏，进一步抑制介电膜20的绝缘破坏强度的降低。另外，第一金属膜60配置于第一保护层50b与第二保护层70c之间，所以保护层90的表面的沿面距离，更详细而言，是第一电极层30的露出部(未被第二保护层70c覆盖的部分)与半导体基板10的露出部(未被第二保护层70c覆盖的第一主面11的部分)之间的第二保护层70c表面的距离(代表而言，是它们之间的最短距离)增加，抑制在保护层90表面的沿面放电。
[0194]
第一保护层50b具有包含一个以上的角部的台阶部51，第一金属膜60覆盖第一保护层50b的至少一个角部。具体而言，第一金属膜60连续地覆盖第一保护层50b的第一上表面53a、第一角部55a、以及第一侧面54a。优选第一金属膜60覆盖第一保护层50b的多个角部(第一～第四角部55a、55b、55c、55d)的任意一个，更优选覆盖多个角部(第一～第四角部55a、55b、55c、55d的两个以上)。这是因为在第二保护层70c具有台阶部71的情况下，容易在第二保护层70c的外周的角部75a、75b、75c周边、以及内周的角部(更具体而言，是与第一金属膜60的角部65相接的部分、与第一保护层的角部55b、55c相接的部分)周边产生裂缝。特别是，优选第一金属膜60配置为跨越介电膜20的电极层配置部21和保护层覆盖部22。更具体而言，由于使介电膜20的保护层覆盖部22为薄膜区域，所以由第一上表面53a和从第一上表面53a下降一个阶梯的第二上表面53b构成的第一阶梯差增大，所以优选第一金属膜60覆盖第一保护层50b的多个角部(第一～第四角部55a、55b、55c、55d)中第一角部55a。第一金属膜60由金属构成，所以耐湿性优异。因此，即使在第二保护层70c的外周的角部75a、75b、75c周边、以及内周的角部产生裂缝，也通过第一金属膜60，防止水分浸入第一保护层50b。
[0195]
第一保护层50b被第二保护层70c以及第一金属膜60覆盖。因此，第一保护层50b在第一保护层50b的外表面整个区域，被具有比较高的耐湿性的第二保护层70c以及第一金属膜60耐湿保护。由此，防止外部的水分经由第一保护层50b浸入介电膜20，进一步抑制介电膜20的绝缘破坏强度的降低。
[0196]
第一金属膜60的厚度例如为0.1μm～3μm。若第一金属膜60的厚度为0.1μm～3μm，则能够防止水分向介电膜20的浸入，半导体装置1c的耐湿性提高。
[0197]
从使第一金属膜60的耐湿性提高的观点来看，例如第一金属膜60的材质为金属
(更具体而言，是al等)。第一金属膜60的材质在这些金属中也优选为al。换句话说，第一保护层50b优选由al构成。
[0198]
[半导体装置1c的制造方法]
[0199]
半导体装置1c的制造方法除了在第一保护层形成工序之后，且在第二保护层形成工序之前，进一步包含第一金属膜形成工序以外，与第三实施方式的半导体装置1b的制造方法相同。可以通过使用溅射法或者真空蒸镀法在形成了介电膜、第一电极层以及第一保护层的半导体基板的露出表面形成金属膜，接下来，通过光刻法以及干式蚀刻法，将上述金属膜图案化为第一金属膜60来实施第一金属膜形成工序。
[0200]
＜第五实施方式＞
[0201]
[构成]
[0202]
图7是示意地表示第五实施方式的半导体装置1d的剖面的放大剖视图。第五实施方式是第四实施方式的变形例，在第一金属膜的配置位置这一点与第四实施方式不同。以下对该不同的构成进行说明。此外，在第五实施方式中，与第一～第四实施方式相同的附图标记是与第一～第四实施方式相同的构成，所以省略其说明。
[0203]
如图7所示，在第五实施方式的半导体装置1d中，第一电极层30具有被第一保护层50b覆盖的端部32、和中央部31。第一金属膜60d配置在第一保护层50b的第一上表面53a上。并且第一金属膜60d配置为在第一电极层30的中央部31上露出，并与第一电极层30电连接。由此，第一金属膜60d除了抑制上述的介电膜20的绝缘破坏的功能之外，也作为外部连接电极发挥作用。
[0204]
第一金属膜60d在图示的剖面，从一方的第一保护层50b的第一上表面53a到另一方的第一保护层50b的第一上表面53a连续地覆盖第一保护层50b以及第一电极层30的中央部31。第一金属膜60d具有覆盖第一电极层30的中央部31的中央部61d、和覆盖第一保护层50b的端部62d。第一金属膜60d覆盖第一保护层50b的角部55d。
[0205]
第二保护层70d从第一金属膜60d的侧面64d到第一保护层50b的第三侧面54c连续地覆盖第一保护层50b以及第一金属膜60d的端部62d。换句话说，第二保护层70d覆盖第一金属膜60d的中央部61d的一部分以及端部62d、和第一保护层50b。第一金属膜60d与介电膜20的电极层配置部21和保护层覆盖部22的边界相比配置在内侧(换句话说，向第一电极层30的中央部31侧分离)。由于第一金属膜60d覆盖第一保护层50b的角部55d，且与电极层配置部21和保护层覆盖部22的边界相比配置在内侧，所以能够有效地防止向第一保护层50b的水分侵入。另外，由此，第二保护层70d的表面的沿面距离，更详细而言，第一金属膜60d的露出部(未被第二保护层70d覆盖的中央部61d的部分)与半导体基板10的露出部(未被第二保护层70d覆盖的第一主面的部分)之间的第二保护层70d表面的距离(代表而言，是它们之间的最短距离)增加，能够有效地防止在保护层表面的沿面放电的产生。
[0206]
[半导体装置1d的制造方法]
[0207]
半导体装置1d的制造方法除了变更第一金属膜形成工序中的第一金属膜的图案、以及第二保护层形成工序中的第二保护层的图案以外，与第四实施方式的半导体装置1c的制造方法相同。
[0208]
＜第六实施方式＞
[0209]
[构成]
[0210]
图8是示意地表示第六实施方式的半导体装置1e的剖面的放大剖视图。第六实施方式是第五实施方式的变形例，在第一金属膜60e的配置位置这一点与第五实施方式不同。以下对该不同的构成进行说明。此外，在第六实施方式中，与第一～第五实施方式相同的附图标记分别是与第一～第五实施方式相同的构成，所以省略其说明。
[0211]
如图8所示，在第六实施方式的半导体装置1e中，第一保护层50b的第三外周端(第三侧面54c)被第二保护层70e覆盖。第一金属膜60e连续地覆盖第一电极层30的中央部31、和第三外周端以外的第一保护层50b。换句话说，第一金属膜60e在图示的剖面，从一方的第一保护层50b的第三上表面53c连续地覆盖到另一方的第一保护层50b的第三上表面53c。第一保护层50b的厚度与介电膜20的电极层配置部21的厚度相同或者比其大。
[0212]
因此，第一保护层50b作为应力缓和层发挥作用，抑制起因于应力的第二保护层70e的剥离、裂缝的产生。由此，能够进一步防止水分经由裂缝浸入介电膜20内，能够进一步抑制介电膜20的绝缘破坏强度的降低。
[0213]
另外，第一金属膜60e配置在第一保护层50b与第二保护层70e之间，连续地覆盖第一保护层50b的第三外周端以外的第一保护层50b。第一保护层50b被具有较高的耐湿性的第一金属膜60e以及第二保护层70e双重覆盖。由此，能够防止水分浸入第一保护层50b并进一步浸入介电膜20的保护层覆盖部22，能够进一步抑制介电膜20的绝缘破坏强度的降低。
[0214]
另外，第一金属膜60e连续地覆盖除了第一保护层50b的第三外周端之外的第一保护层50b。因此，即使在第二保护层70b产生了裂缝，也防止水分浸入介电膜20的保护层覆盖部22。
[0215]
第一金属膜60e的第五外周端(相当于侧面642)配置为与第一主面11分离。因此，第一金属膜60e的第五外周端不与第一主面11电连接。换句话说，第一电极层30与半导体基板10电绝缘。
[0216]
第二保护层70e从第一金属膜60e的侧面642到第一保护层50b的第三侧面54c连续地覆盖第一保护层50b以及第一金属膜60e。
[0217]
[半导体装置1e的制造方法]
[0218]
半导体装置1e的制造方法除了变更第一金属膜形成工序中的第一金属膜的图案、以及第二保护层形成工序中的第二保护层的图案以外，与第五实施方式的半导体装置1d的制造方法相同。
[0219]
＜第七实施方式＞
[0220]
[构成]
[0221]
图9是示意地表示第七实施方式的半导体装置1f的剖面的放大剖视图。第七实施方式是第五实施方式的变形例，在第一金属膜60f的配置位置这一点以及进一步具备第二金属膜63这一点与第五实施方式不同。以下对该不同的构成进行说明。此外，在第七实施方式中，与第一～第五实施方式相同的附图标记分别是与第一～第五实施方式相同的构成，所以省略其说明。
[0222]
如图9所示，第七实施方式的半导体装置1f还具备第二金属膜63。第二金属膜63覆盖第一保护层50b的第三外周端(相当于第三侧面54c)，并通过开口部64与第一金属膜60f分离。开口部64配置为第一保护层50b的第二上表面53b与第二保护层70f接触。换句话说，第一金属膜60f以及第二金属膜63除了开口部64之外，连续地覆盖第一保护层50b，以覆盖
第一保护层50b的第一～第四角部55a、55b、55c、55d。并且，第二保护层70f覆盖第一金属膜60f、第二金属膜63以及第一保护层50b。这样，第一保护层50b被具有较高的耐湿性的第一金属膜60f、第二金属膜63以及第二保护层70f双重覆盖。由此，即使水分经由第二保护层70f浸入，也能够防止浸入介电膜20的保护层覆盖部22，进一步抑制介电膜20的绝缘破坏。
[0223]
另外，本实施方式与第一保护层50b的除了第三外周端之外被第一金属膜60e连续地覆盖的第六实施方式不同，覆盖第一保护层50b的第三外周端。因此，例如能够有效地防止第一保护层50b的第三外周端的剥离。
[0224]
第二金属膜63通过开口部64与第一金属膜60f分离。因此，第二金属膜63不与第一金属膜60f电连接。换句话说，第一电极层30与半导体基板10电绝缘。此外，虽然开口部64设置在第一保护层50b的第二上表面53b上，但并不限定于此。开口部64也可以设置在第一保护层50b的第一上表面53a以及/或者第三上表面53c上。优选开口部64设置在第一～第三上表面53a、53b、53c上，并且第一金属膜60f以及第二金属膜63覆盖第一保护层50b的第一～第四角部55a、55b、55c、55d的全部。
[0225]
开口部64在从z方向观察半导体装置1f的情况下，与介电膜20的保护层覆盖部22的第一外周端26a相比配置在内侧(介电膜20的电极层配置部21侧)。
[0226]
[半导体装置1f的制造方法]
[0227]
半导体装置1f的制造方法除了变更第一金属膜形成工序中的第一金属膜的图案、以及第二保护层形成工序中的第二保护层的图案以外，与第五实施方式的半导体装置1d的制造方法相同。第二金属膜63能够在第一金属膜形成工序中，与第一金属膜60f同时地形成第二金属膜63。
[0228]
＜第八实施方式＞
[0229]
[构成]
[0230]
图10是示意地表示第八实施方式的半导体装置1g的剖面的放大剖视图。第八实施方式是第五实施方式的变形例，在进一步具备扩散防止膜100这一点与第五实施方式不同。以下对该不同的构成进行说明。此外，在第八实施方式中，与第一～第五实施方式相同的附图标记分别是与第一～第五实施方式相同的构成，所以省略其说明。
[0231]
如图10所示，在第八实施方式的半导体装置1g中，扩散防止膜100配置在第一电极层30与第一金属膜60g之间。第一电极层30与第一金属膜60g不接触，所以能够防止构成第一电极层30的成分向第一金属膜60g扩散。由此，半导体装置1g能够稳定地进行动作。例如，在第一电极层30由多晶硅构成，第一金属膜60g由al构成，扩散防止膜100由al－si系合金构成的情况下，通过扩散防止膜100，能够防止构成第一电极层30的成分亦即多晶硅向第一金属膜60g扩散。
[0232]
扩散防止膜100配置于第一电极层30的一部分。第一保护层50g从扩散防止膜100的端部101到介电膜20的保护层覆盖部22的第一外周端26a，连续地覆盖扩散防止膜100的端部101、第一电极层30的一部分以及保护层覆盖部22。第一金属膜60g覆盖第一保护层50g的内周端(相当于第五侧面54e)、和扩散防止膜100的中央部102。
[0233]
[半导体装置1g的制造方法]
[0234]
半导体装置1g的制造方法除了在第一电极层形成工序之后，且在第一保护层形成工序之前，进一步包含扩散防止膜形成工序以外，与第五实施方式的半导体装置1d的制造
方法相同。
[0235]
(扩散防止膜形成工序)
[0236]
在扩散防止膜形成工序中，在第一电极层30的中央部31形成扩散防止膜100。在扩散防止膜形成工序中，例如在配置了第一电极层30的半导体基板10形成扩散防止膜100，并对扩散防止膜100进行图案化。具体而言，使用溅射或者蒸镀法，在配置了第一电极层30的半导体基板10例如将al－si系合金的扩散防止膜100形成为厚度为0.1～3μm。接下来，通过光刻法以及干式蚀刻法，将扩散防止膜100图案化。
[0237]
(第一保护层形成工序)
[0238]
在第一保护层形成工序中，形成连续地覆盖扩散防止膜100的端部101、第一电极层30的一部分以及保护层覆盖部22的第一保护层50g。
[0239]
(第一金属膜形成工序)
[0240]
在第一金属膜形成工序中，形成覆盖第一保护层50g的内周端(相当于第五侧面54e)、和扩散防止膜100的中央部102的第一金属膜60g。
[0241]
＜第九实施方式＞
[0242]
[构成]
[0243]
图11是示意地表示第九实施方式的半导体装置1h的剖面的图。第九实施方式是第四实施方式的变形例，在具有沟道结构(槽结构)这一点与第四实施方式不同。以下对该不同的构成进行说明。此外，在第九实施方式中，与第一～第四实施方式相同的附图标记是与第四实施方式相同的构成，所以省略其说明。
[0244]
如图11所示，在第九实施方式的半导体装置1h中，半导体基板10h在配置了介电膜20h的电极层配置部21h的第一主面11h具有沟道(槽)13。介电膜20h的电极层配置部21h配置于包含沟道13的内面的第一主面11h，以覆盖沟道13的内面形成凹部25。第一电极层30h具有进入凹部25的进入部36。
[0245]
半导体装置1h具有沟道结构14，所以与不具有沟道结构14的半导体装置相比，由介电膜20h和第一电极层30h构成的界面的面积增加。由此，半导体装置1h能够使电容增加。
[0246]
介电膜20h的电极层配置部21h具有覆盖沟道13的内面的凹部25。第一电极层30h具有平面部35、和进入部36。进入部36从平面部35向反z方向延伸，填充凹部25。第一电极层30h具有梳子的形状。
[0247]
如图11所示，进入部36的形状(zx平面上的剖面形状)是向反z方向延伸的矩形形状。另外，进入部36的形状(xy平面上的剖面形状)例如是多边形(更具体而言，是四边形、五边形、以及六边形等)、以及圆。
[0248]
进入部36的形状(zx平面上的剖面形状)为其下端部具有底面的形状。底面的形状例如是多边形(更具体而言，是四边形、五边形、以及六边形等)、以及圆。此外，进入部36的形状(zx平面上的剖面形状)并不限定于其下端部具有底面的形状，例如也可以是半圆弧状。
[0249]
进入部36能够在其侧面(内面)附加锥度(倾斜)。换句话说，进入部36也可以具有宽度(x方向的长度)从其下端部朝向第一主面11h增大的形状或者减小的形状。凹部25也能够在其侧面的外面以及内面附加锥度。
[0250]
沿着x方向配置凹部25以及进入部36。凹部25以及进入部36例如在从与第一主面
11h垂直的方向观察包含凹部25以及进入部36的剖面(xy平面的剖面)的情况下，配置为矩阵状。
[0251]
凹部25以及进入部36的密度(第一主面11h的每个单位面积的沟道13的个数)例如为1.5万个/mm2左右。
[0252]
图12是图11的b部放大图。如图12所示，凹部25的长度d例如是10μm～50μm。凹部25的x方向的宽度w2例如是5μm左右。凹部25的外形的纵横比(z方向的长度d相对于x方向的宽度w2之比)例如为2～10。凹部25间的x方向的距离w3例如是3μm。从介电膜20h的第一外周端26到沟道结构14的端部的距离w1例如是50～200μm。
[0253]
能够根据所希望的电容适当地调整凹部25的密度、形状、以及长度d等。
[0254]
另外，在第九实施方式中，介电膜20h的厚度是指覆盖未形成沟道13的第一主面11h的介电膜20h的z方向的厚度。
[0255]
[半导体装置1h的制造方法]
[0256]
半导体装置1h的制造方法还在半导体装置1的制造方法中的介电膜形成工序之前包含沟道形成工序。即
[0257]
半导体装置1h的制造方法包含：
[0258]
在半导体基板10h的第一主面11h形成沟道13的沟道形成工序；
[0259]
在第一主面11h将介电膜20h(更详细而言，是参照图11～12上述的介电膜20h的前驱体，包含电极层配置部21h、和在后面成为保护层覆盖部22的部分)形成为覆盖沟道13的内面形成凹部25的介电膜形成工序；
[0260]
在介电膜20h将第一电极层30h形成为形成进入凹部25的进入部36，并除去介电膜20h的一部分形成保护层覆盖部22(薄膜区域)(由此，形成具有电极层配置部21h以及保护层覆盖部22的介电膜20h)的第一电极层形成工序；
[0261]
形成从第一电极层30h的端部32连续地覆盖到半导体基板10h的第一主面11h的第一保护层50b的第一保护层形成工序；
[0262]
形成覆盖第一保护层50b的一部分的第一金属膜60的第一金属膜形成工序；
[0263]
形成连续地覆盖第一保护层50b的至少一部分以及第一金属膜60的第二保护层70c的第二保护层形成工序；以及
[0264]
在半导体基板10h的第二主面12形成第二电极层40的第二电极层形成工序。
[0265]
半导体装置1h的制造方法能够进一步包含切割工序，切割工序通过切割将在上述得到的具有多个半导体装置结构的结构体(母集成体)单片化。
[0266]
具体而言，参照图13a～图13g，对半导体装置1h的制造方法的一个例子进行说明。图13a～图13g是用于说明半导体装置1h的制造方法的图。半导体装置1h的制造方法包含沟道形成工序、介电膜形成工序、第一电极层形成工序、第一保护层形成工序、第一金属膜形成工序、第二保护层形成工序、第二电极层形成工序、以及切割工序。此外，虽然从沟道形成工序到第二电极层形成工序制成集成了半导体装置1h的母集成体，但为了方便说明，着眼于一个半导体装置1h，对制造方法进行说明。
[0267]
(沟道形成工序)
[0268]
在沟道形成工序中，如图13a所示，在半导体基板10h的第一主面11h形成沟道13。沟道形成工序首先准备硅基板作为半导体基板10h。接下来，例如使用博世(bosch)工艺，对
半导体基板10h的第一主面11h进行深度蚀刻(深度rie(反应性离子蚀刻))，以使相邻的沟道13间的距离w2为3μm，沟道13的深度为5μm。由此，在第一主面11h形成多个沟道13。
[0269]
也可以在沟道形成工序之后，包含平坦化工序。在平坦化工序中，例如，使用cmp(chemical mechanical polishing：化学机械抛光)，使形成了沟道13的半导体基板10h的第一主面11h平坦化。由此，在沟道的图案除去不需要的半导体基板10h的成分，给予具有均匀的厚度的半导体基板10h，所以能够形成所希望的层构成。
[0270]
(介电膜形成工序)
[0271]
在介电膜形成工序中，如图13b所示，在第一主面11h将介电膜20h形成为覆盖沟道13的内面形成凹部25。在介电膜形成工序中，例如，在半导体基板10h的第一主面11h形成介电膜20h，并对介电膜20h进行图案化。使用cvd法，在半导体基板10h的第一主面11h例如将sio2的介电膜20h形成为厚度为0.1～3μm。由此，形成覆盖沟道13的内面形成凹部25的介电膜20h。
[0272]
接下来，通过与第一实施方式的半导体装置1的制造方法的介电膜形成工序所记载的光刻法以及干式蚀刻法相同的方法，对形成在半导体基板10h的第一主面11h的介电膜20h进行图案化。由此，在半导体基板10h的第一主面11h形成具有规定的图案的介电膜20h(更详细而言，是参照图11～12上述的介电膜20h的前驱体，包含电极层配置部21h、和在后面成为保护层覆盖部22的部分)。
[0273]
(第一电极层形成工序)
[0274]
在第一电极层形成工序中，如图13c所示，在介电膜20h将第一电极层30h形成为形成进入凹部25的进入部36，并除去介电膜20h的一部分形成保护层覆盖部22(薄膜区域)。在第一电极层形成工序中，例如，在配置了介电膜20h的半导体基板10h的第一主面11h形成第一电极层30h，并对第一电极层30h进行图案化。具体而言，使用溅射法或者真空蒸镀法，在配置了介电膜20h的半导体基板10h的第一主面11h例如将al的第一电极层30h形成为厚度为0.1～3μm。由此，形成具有平面部35、和从平面部35向反z方向延伸的进入部36的第一电极层30h。换句话说，形成沟道结构。
[0275]
接下来，通过光刻法以及干式蚀刻法，对第一电极层30h进行图案化。在第一电极层30h的图案化中，也通过过蚀刻除去介电膜20h的一部分。由此，形成具有规定的图案的第一电极层30h，形成介电膜20h的保护层覆盖部22(薄膜区域)。
[0276]
(第一保护层形成工序～切割工序)
[0277]
如图13d～图13g所示，分别通过与第四实施方式的第一保护层形成工序～切割工序相同的第一保护层形成工序～切割工序，制成半导体装置1h。
[0278]
此外，第一～第九实施方式中的上述制造条件只要能够将介电膜的保护层覆盖部形成为半导体装置中的介电膜的保护层覆盖部的第一外周端的阶梯差比介电膜的电极层配置部的厚度小，则并不限定制造条件。
[0279]
本公开并不限定于第一～第九实施方式，只要不变更本公开的主旨，则能够在各种方式中实施。另外，第一～第九实施方式所示的构成是一个例子而并不特别进行限定，能够在不实际脱离本公开的效果的范围内进行各种变更。例如，能够适当地组合在第一～第九实施方式中说明的事项。
[0280]
本发明的半导体装置通过附加第二电极层，具有电容器结构，换句话说，具有作为
电容器的功能。本发明的半导体装置能够广泛地利用于各种用途，例如，能够利用第一电极层以及第二电极层，作为包含电容器的电子部件安装于各种电子电路基板。
[0281]
本技术主张于2019年9月20日在日本国申请的特愿2019－171533的优先权，并在此引用其全部内容。
[0282]
附图标记说明
[0283]
1、1a、1b、1c、1e、1f、1g、1h
…
半导体装置，10、10h
…
半导体基板，11、11h
…
第一主面，12
…
第二主面，13
…
沟道，20、20h
…
介电膜，21、21h
…
介电膜的电极层配置部，22
…
介电膜的保护层覆盖部，25
…
介电膜的凹部，26a
…
介电膜的第一外周端，30、30h
…
第一电极层，31
…
第一电极层的中央部，32
…
第一电极层的端部，33
…
第一电极层的第二外周端，36
…
进入部，50、50a、50b、50g
…
第一保护层，51
…
台阶部，60、60d、60e、60f、60g
…
第一金属膜，63
…
第二金属膜，70、70a、70b、70c、70d、70e、70f、70g
…
第二保护层，71
…
台阶部，100
…
扩散防止膜，ta
…
介电膜的电极层配置部的厚度，tb
…
介电膜的保护层覆盖部的外周端的厚度。