拼接屏的制作方法

1.本发明涉及显示技术领域，尤其涉及一种拼接屏。


背景技术：

2.拼接屏是指利用小尺寸的拼接子显示屏拼接而成的显示屏，现有的拼接屏在拼接子显示屏之间不可避免的会产生拼接缝，且在该拼接缝处无法显示。同时，因为每个拼接子显示屏均需要集成电路控制，需要在拼接子显示屏的边缘直接绑定集成电路、柔性电路板或覆晶薄膜，导致会占用一定面积形成绑定区域，而该绑定区域不可正常显示，增加了拼接子显示屏之间无法显示区域的宽度。


技术实现要素：

3.有鉴于此，本发明提供一种新的拼接屏，以减小现有技术中拼接子显示屏之间无法显示区域的宽度。
4.本发明提供的技术方案如下：
5.一种拼接屏，所述拼接屏包括：
6.连接板；以及
7.至少两个子显示屏，每一所述子显示屏包括若干沿第一方向延伸的栅极信号线和若干沿第二方向延伸的数据线，所述栅极信号线和所述数据线交叉设置，每一所述子显示屏朝向所述连接板的一侧还设置多个第一焊垫，每一所述第一焊垫电性连接一条所述数据线或所述栅极信号线；
8.其中，所述连接板设于所述子显示屏背向出光的一侧；两个相互拼接的所述子显示屏的所述数据线所连接的所述第一焊垫通过所述连接板两两对应电性连接，和/或，两个相互拼接的所述子显示屏的所述栅极信号线所连接的所述第一焊垫通过所述连接板两两对应电性连接。
9.进一步地，每一所述子显示屏包括至少一个与相邻所述子显示屏拼接的拼接边，所述第一焊垫靠近所述拼接边设置且沿着所述拼接边排列。
10.进一步地，每一所述子显示屏还包括若干亚像素单元，所述第一焊垫设于所述亚像素单元和所述拼接边之间。
11.进一步地，每一所述子显示屏还包括若干亚像素单元，在靠近所述拼接边处，所述第一焊垫错落设置于相邻两个所述亚像素单元之间。
12.进一步地，所述拼接屏包括第一非显示区和两个第二非显示区，两个所述第二非显示区位于所述拼接屏的相对两边的边缘区，所述第一非显示区位于所述拼接屏的另外一边的边缘区，所述第一非显示区位于两个所述第二非显示区之间；所述拼接屏还包括驱动芯片和两个栅极驱动电路；所述驱动芯片全部设于所述第一非显示区，且与两个栅极驱动电路和所述数据线连接，用以向所述栅极驱动电路输入栅极驱动信号，向所述数据线输入源极驱动信号；两个所述栅极驱动电路分别设于两个所述第二非显示区，且与所述栅极信
号线连接，用以向所述栅极信号线传输行扫描信号。
13.进一步地，所述栅极驱动电路为用于驱动所述栅极信号线的多级驱动单元集成或闸级驱动芯片集成。
14.进一步地，所述子显示屏以m＊n的阵列形式进行拼接，其中，m和n均为正整数；第1列和第m列的所述子显示屏包括第三非显示区，位于第1列的n个所述第三非显示区共同构成一个所述第二非显示区，位于第m列的n个所述第三非显示区共同构成另外一个所述第二非显示区；每一所述栅极驱动电路包括n个子栅极驱动电路，每一所述子栅极驱动电路设于一个对应的所述第三非显示区内，所述驱动芯片与所述子栅极驱动电路连接。
15.进一步地，所述驱动芯片分别电性连接第1列第1个和第m列第1个所述子显示屏内的所述子栅极驱动电路；第1列和第m列的所述子显示屏还包括第二焊垫，所述第二焊垫设于对应所述子显示屏朝向所述连接板的一侧，且与对应所述子显示屏内的所述子栅极驱动电路连接；相邻两个所述子栅极驱动电路分别所连接的两个所述第二焊垫通过所述连接板电性连接，以串联位于第1列的n个所述子栅极驱动电路，以串联位于第m列的n个所述子栅极驱动电路。
16.进一步地，所述子显示屏以m＊n的阵列形式进行拼接，其中，m和n均为正整数；第一行的m个所述子显示屏包括第四非显示区，m个所述第四非显示区共同构成所述第一非显示区；所述驱动芯片包括m个子芯片，每一所述子芯片分别设于对应的所述第四非显示区内；第一行的m个所述子显示屏还包括第二焊垫，所述第二焊垫设于对应所述子显示屏朝向所述连接板的一侧，且与对应所述子显示屏内的所述子芯片连接；相邻两个所述子芯片分别所连接的两个所述第二焊垫通过所述连接板电性连接，以串联位于第一行的m个所述子芯片。
17.进一步地，每一所述子显示屏包括基板和设于所述基板上的像素驱动电路层，所述第一焊垫设于所述基板朝向所述连接板的一侧，所述第一焊垫通过所述像素驱动电路层与所述栅极信号线和/或所述数据线电性连接。
18.进一步地，所述像素驱动电路层包括设于所述基板上的有源层、栅极绝缘层、栅极层、层间绝缘层和第一金属层，所述第一金属层包括第一引线，所述第一焊垫通过所述第一引线与所述栅极信号线和/或所述数据线电性连接。
19.进一步地，所述子显示屏还包括发光结构层，所述发光结构层设于所述像素驱动电路层背向所述基板的一侧；所述发光结构层包括多个发光单元，所述像素驱动电路层包括多个驱动tft，所述驱动tft的栅极设于所述栅极层，所述驱动tft的源极和漏极设于所述第一金属层，且所述驱动tft的源极与对应所述发光单元的阳极电性连接。
20.进一步地，所述第一焊垫在所述基板上的投影位于部分所述发光单元在所述基板上的投影内。
21.进一步地，所述子显示屏还包括第二金属层，所述第二金属层设于所述像素驱动电路层和所述发光结构层之间，所述第二金属层包括第二引线，至少部分所述发光单元的阳极通过所述第二引线与所述驱动tft的源极电性连接。
22.进一步地，所述子显示屏还包括缓冲层和平坦层，所述缓冲层设于所述基板和所述像素驱动电路层之间，所述平坦层设于所述像素驱动电路层和所述发光结构层之间。
23.进一步地，所述连接板上设有第三焊垫，在两个相互拼接的所述子显示屏中，两条
连通的所述数据线和/或两条连通的所述栅极信号线分别所连接的两个所述第一焊垫通过所述第三焊垫电性连接。
24.进一步地，所述第一焊垫和所述第三焊垫之间通过导电材料压接粘合。
25.进一步地，所述第一焊垫朝向所述连接板的一侧表面与所述基板背向所述像素驱动电路层的一侧表面齐平。
26.进一步地，所述基板包括第一基板和第二基板，所述第二基板位于所述第一基板和所述像素驱动电路层之间，所述第一焊垫设于所述第二基板朝向所述第一基板的一侧，且所述第一焊垫朝向所述连接板的一侧表面与所述第二基板朝向所述第一基板的一侧表面齐平，所述第一基板上设有穿孔，所述穿孔对应所述第一焊垫设置，所述导电材料填充所述穿孔以电性连接所述第一焊垫和所述第三焊垫。
27.进一步地，所述子显示屏还包括过孔，所述过孔贯穿所述像素驱动电路层，所述第一焊垫对应所述过孔设置，所述第一引线部分沉积于所述过孔内以电性连接所述第一焊垫。
28.本发明的有益效果为：本发明的所述拼接屏利用焊垫和所述连接板实现相互拼接的所述子显示屏中信号线(栅极信号线和/或数据线)之间的连通，如此无需在每个子显示屏的边缘设置驱动电路，有效缩小了拼接缝处非显示区域的宽度，同时，在本发明的所述拼接屏中，第一焊垫设置于子显示屏朝向连接板的一侧，相较于在拼接缝处额外增加金属线以实现相互拼接的所述子显示屏中的信号线的连通，本发明进一步缩小了拼接缝的宽度，如此进一步缩小了拼接缝处非显示区域的宽度。
附图说明
29.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
30.图1是本发明实施例一中的拼接屏的平面原理示意图。
31.图2a和图2b分别示出了本发明的拼接屏中的第一焊垫和亚像素单元之间的分布示意图。
32.图3是本发明实施例一的拼接屏中相邻两个子显示屏的结构示意图。
33.图4是本发明实施例二中的拼接屏的平面示意图。
34.图5是本发明实施例三中的拼接屏中相邻两个子显示屏的结构示意图。
35.图6是本发明实施例四中的拼接屏的子显示屏的结构示意图。
36.图7是本发明实施例五中的拼接屏的平面示意图。
37.图8是本发明实施例六中的拼接屏的平面示意图。
38.附图标记说明：
39.[0040][0041]
具体实施例
[0042]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施例仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如
″
上
″
和
″
下
″
通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而
″
内
″
和
″
外
″
则是针对装置的轮廓而言的。
[0043]
本发明提供一种拼接屏，所述拼接屏包括连接板和至少两个子显示屏。每一所述子显示屏包括若干沿第一方向延伸的栅极信号线和若干沿第二方向延伸的数据线，所述栅极信号线和所述数据线交叉设置。每一所述子显示屏朝向所述连接板的一侧还设置多个第一焊垫，每一所述第一焊垫电性连接一条所述数据线或所述栅极信号线。其中，所述连接板设于所述子显示屏背向出光的一侧；两个相互拼接的所述子显示屏的所述数据线所连接的所述第一焊垫通过所述连接板两两对应电性连接，和/或，两个相互拼接的所述子显示屏的所述栅极信号线所连接的所述第一焊垫通过所述连接板两两对应电性连接。
[0044]
需要说明的是，上述的子显示屏均具有相同数量的栅极信号线和数据线。
[0045]
本发明的所述拼接屏利用焊垫和所述连接板实现相互拼接的所述子显示屏中信号线(栅极信号线和/或数据线)之间的连通，如此无需在每个子显示屏的边缘设置驱动电路，有效缩小了拼接缝处非显示区域的宽度，同时，在本发明的所述拼接屏中，第一焊垫设置于子显示屏朝向连接板的一侧，相较于在拼接缝处额外增加金属线以实现相互拼接的所述子显示屏中的信号线的连通，本发明进一步缩小了拼接缝的宽度，如此进一步缩小了拼接缝处非显示区域的宽度。
[0046]
下面对本发明提供的所述显示装置的具体实施例进行说明。
[0047]
实施例一
[0048]
请参见图1至图3。在本实施例中，所述拼接屏100包括两个子显示屏10，两个所述子显示屏10以1＊2(一行两列)的阵列模式进行拼接，即两个所述子显示屏在行向上进行拼接。
[0049]
请参见图1，其示出了本发明实施例一中的拼接屏的平面原理示意图。每一所述子显示屏10包括一个与相邻所述子显示屏10拼接的拼接边101。需要说明的是，所述子显示屏10的拼接边101的数量与其所要进行拼接的其它所述子显示屏10的数量相等，也即，每一所述子显示屏10包括至少一个与相邻所述子显示屏10拼接的拼接边101。在实施例中，因为只有两个所述子显示屏10，每一所述子显示屏10只与一个其它的所述子显示屏10进行拼接，因此，每一所述子显示屏10仅包括一个与相邻所述子显示屏10拼接的拼接边101。
[0050]
所述子显示屏10包括若干沿第一方向延伸的栅极信号线gate和若干沿第二方向延伸的数据线data，所述栅极信号线gate和所述数据线data交叉设置。从使用者正视的角度看，栅极信号线gate和数据线纵横交叉，栅极信号线gate为横向信号线，数据线data为纵向信号线。为方便说明，定义所述栅极信号线gate从上到下依次为gate1、gate2、gate3......，定义所述数据线data从左到右依次为data1、data2、data3......。
[0051]
所述子显示屏10包括多个第一焊垫20，所述第一焊垫20靠近所述拼接边101设置
且沿着所述拼接边101排列。每一所述第一焊垫20电性连接一条所述数据线data或所述栅极信号线gate。两个相互拼接的所述子显示屏10的所述数据线data所连接的所述第一焊垫20两两对应电性连接，和/或，两个相互拼接的所述子显示屏10的所述栅极信号线gate所连接的所述第一焊垫20两两对应电性连接，以使得两个相互拼接的所述子显示屏10中的信号线之间实现导通。
[0052]
优选地，在两个相互拼接的所述子显示屏10的所述拼接边101处，其中一个所述子显示屏10的所述数据线data和/或所述栅极信号线gate电性连接另外一个所述子显示屏10中邻近的对应所述数据线data或对应所述栅极信号线gate。
[0053]
具体到本实施例中，两个所述子显示屏10以1＊2(一行两列)的阵列模式进行拼接，如此，两个所述子显示屏10的拼接边101为纵向延伸的边，该拼接边101平行于数据线data，所述第一焊垫20沿着该拼接边101排列，每一所述第一焊垫20连接一条对应的所述栅极信号线gate，两个所述子显示屏10中两条邻近的所述栅极信号线gate通过两个所述第一焊垫20导通，即，两条gate1通过分别与其所连接的两个所述第一焊垫20导通，两条gate2通过分别与其所连接的两个所述第一焊垫20导通，两条gate3通过分别与其所连接的两个所述第一焊垫20导通......。
[0054]
可以理解地，在其它实施例中，在两个相互拼接的所述子显示屏10中，相互电性连接的两条所述栅极信号线gate也可以采用跳线连接模式，如，在两个相互拼接的所述子显示屏10中，其中一个所述子显示屏10中的gate1与另外一个所述子显示屏10中gate3电性连接。
[0055]
所述拼接屏100还包括驱动芯片30和两个栅极驱动电路40。所述驱动芯片30设于所述拼接屏100的上端非显示区，两个所述栅极驱动电路40分别设于所述拼接屏100左右两侧的非显示区。所述驱动芯片30与两个栅极驱动电路40和所述数据线data连接，用以向所述栅极驱动电路40输入栅极驱动信号，向所述数据线data输入源极驱动信号；两个所述栅极驱动电路40与所述栅极信号线gate连接，用以向所述栅极信号线gate传输行扫描信号。
[0056]
具体地，所述拼接屏100包括第一非显示区na1和两个第二非显示区na2两个所述第二非显示区na2位于所述拼接屏100的相对两边的边缘区，所述第一非显示区na1位于所述拼接屏100的另外一边的边缘区，所述第一非显示区na1位于两个所述第二非显示区na2之间。所述驱动芯片30全部设于所述第一非显示区na1，两个所述栅极驱动电路40全部设于两个所述第二非显示区na2，具体地，每一所述栅极驱动电路40设于一个对应的所述第二非显示区na2内。
[0057]
本发明的所述子显示屏10以m＊n的阵列形式进行拼接(其中，m和n均为正整数)。下面先以m＊n的阵列拼接形式对所述驱动芯片30和栅极驱动电路40的进行详细说明。
[0058]
第1列和第m列的所述子显示屏10包括第三非显示区na3，位于第1列的n个所述第三非显示区na3共同构成一个所述第二非显示区na2，位于第m列的n个所述第三非显示区na3共同构成另外一个所述第二非显示区na2。每一所述栅极驱动电路40包括n个子栅极驱动电路41，每一所述子栅极驱动电路41设于一个对应的所述第三非显示区na3内，所述驱动芯片30与所述子栅极驱动电路41连接。
[0059]
具体地，所述驱动芯片30分别电性连接第1列第1个和第m列第1个所述子显示屏10内的所述子栅极驱动电路41。第1列和第m列的所述子显示屏10还包括第二焊垫50，所述第
二焊垫50与对应所述子显示屏10内的所述子栅极驱动电路41连接。相邻两个所述子栅极驱动电路41分别所连接的两个所述第二焊垫50电性连接，以串联位于第1列的n个所述子栅极驱动电路41，以串联位于第m列的n个所述子栅极驱动电路41。
[0060]
所述驱动芯片30可以由单一芯片或多个子芯片31串联构成。若采用子芯片31串联结构所述子芯片31的数量可以与所述子显示屏10的列数相等，即，位于第一行的所述子显示屏10的上端边缘均设有一个子芯片31，所述驱动芯片30由子芯片31串联而成。在其它实施例中，所述子芯片31的数量也可以与所述子显示屏10的列数不等，只要满足功能要求即可。
[0061]
具体地，第一行的m个所述子显示屏10包括第四非显示区na4，m个所述第四非显示区na4共同构成所述第一非显示区na1。所述驱动芯片30包括m个子芯片31，每一所述子芯片31分别设于对应的所述第四非显示区na4内。
[0062]
第一行的m个所述子显示屏10还包括第二焊垫50，所述第二焊垫50与对应所述子显示屏10内的所述子芯片31连接。相邻两个所述子芯片31分别所连接的两个所述第二焊垫50电性连接，以串联位于第一行的m个所述子芯片31。
[0063]
具体到本实施例中，所述子显示屏10以1＊2(一行两列)的阵列模式进行拼接，因此，所述驱动芯片30由两个子芯片31串联而成，所述栅极驱动电路40仅由一个子栅极驱动电路41构成。
[0064]
需要说明的是，在本实施例中，上述用于串联所述子栅极驱动电路41的第二焊垫50和用于串联所述子芯片31的第二焊垫50具有相同的结构和功能，不同之处仅在于其用于串联的对象不同。
[0065]
优选地，在本实施例中，所述第二焊垫50的结构与所述第一焊垫20的结构相同，所述第二焊垫50相互之间的连通方式与所述第一焊垫20相互之间的连通方式也相同，所述第二焊垫50和所述第一焊垫20的不同之处仅在于命名，以区分其用于连通的主体。
[0066]
另外，在本实施例中，所述栅极驱动电路40采用的是用于驱动所述栅极信号线gate的多级驱动单元集成(gate driver on array，goa)。可以理解地，在其它实施例中，所述栅极驱动电路40也可采用其它电路，以能够实现其功能为目的。
[0067]
请参见图2a和图2b，其分别示出了本发明的拼接屏中的第一焊垫和亚像素单元之间的分布示意图。每一所述子显示屏10还包括若干亚像素单元102。在一些实施例中，如图2a所示，在靠近所述拼接边101的位置，所述第一焊垫20可以设于所述亚像素单元102和所述拼接边101之间。在一些实施例中，如图2b所示，在靠近所述拼接边101的位置，所述第一焊垫20也可以错落设置于相邻两个所述亚像素单元102之间，即，所述第一焊垫20可以是分布于相邻所述压像素单元102之间的间隙处，如此可以增大显示区的面积，进一步减小相邻两个所述子显示屏10之间的非显示区的面积。
[0068]
请参见图3，其示出了本发明实施例一的拼接屏中相邻两个子显示屏的结构示意图。所述拼接屏100还包括连接板60，所述连接板60设置于所述子显示屏10背向出光的一侧。所述第一焊垫20和所述第二焊垫50设于所述子显示屏10朝向所述连接板60的一侧，且对应两个所述第一焊垫20之间的电性连接以及对应两个所述第二焊垫50之间的电性连接均通过所述连接板60实现。
[0069]
具体地，所述子显示屏10包括基板11和设于所述基板11上的像素驱动电路层12和
发光结构层13。所述发光结构层13设于所述像素驱动电路层12背向所述基板11的一侧，且与所述像素驱动电路层12连接。
[0070]
所述像素驱动电路层12包括多个驱动tft 120，所述发光结构层13包多个发光单元130，所述驱动tft 120与对应的所述发光单元130连接，以驱动所述发光单元130。所述驱动tft 120可以采用底栅结构、单顶栅结构、双顶栅结构等，只要满足驱动需求即可。
[0071]
所述像素驱动电路层12至少包括设于所述基板11上的有源层121、栅极绝缘层122、栅极层123、层间绝缘层124和第一金属层125。所述驱动tft 120的栅极tg设于所述栅极层123，所述驱动tft 120的源极ts和漏极td设于所述第一金属层125，且所述驱动tft 120的源极ts与对应所述发光单元130的阳极ano电性连接。
[0072]
在本实施例中，所述驱动tft 120采用的是双顶栅结构。也即，所述栅极绝缘层122包括第一栅极绝缘层1221和第二栅极绝缘层1222，所述栅极层123包括第一栅极层1231和第二栅极层1232。
[0073]
在本实施例中，所述子显示屏10还包括缓冲层14和平坦层15，所述缓冲层14设于所述基板11和所述像素驱动电路层12之间，所述平坦层15设于所述像素驱动电路层12和所述发光结构层13之间。
[0074]
所述第一焊垫20和所述第二焊垫50设于所述基板11朝向所述连接板60的一侧，所述第一焊垫20通过所述像素驱动电路层12与所述栅极信号线gate和/或所述数据线data电性连接。具体地，所述第一金属层125还包括第一引线1251所述第一焊垫20通过所述第一引线1251与所述栅极信号线gate和/或所述数据线data电性连接，所述第二焊垫50通过所述第一引线1251与对应的所述子芯片31或所述子栅极驱动电路41电性连接。在本实施例中，所述栅极信号线gate通过所述第一引线1251引出以与所述第一焊垫20连接。
[0075]
具体地，所述第一焊垫朝20和所述第二焊垫50朝向所述连接板60的一侧表面与所述基板11背向所述像素驱动电路层12的一侧表面齐平。所述子显示屏10还包括过孔103，所述过孔103贯穿所述像素驱动电路层12，所述第一焊垫20对应所述过孔103设置，所述第一引线1251部分沉积于所述过孔103内以电性连接所述第一焊垫20。
[0076]
所述连接板60上设有第三焊垫70，在两个相互拼接的所述子显示屏10中，两条连通的所述数据线data和/或两条连通的所述栅极信号线gate分别所连接的两个所述第一焊垫20通过所述第三焊垫70电性连接，两个对应的所述第二焊垫50也通过所述第三焊垫70电性连接。
[0077]
具体地，所述第一焊垫20和所述第三焊垫70之间，以及所述第二焊垫50和所述第三焊垫70之间，通过导电材料80压接粘合。所述导电材料80可以为银浆，但不限于此，可以实现所述第一焊垫20和所述第二焊垫50与所述第三焊垫70之间的导电粘合即可。
[0078]
具体地，所述子显示屏10和所述连接板60之间以及所述子显示屏10和所述子显示屏之间的其它缝隙处(除所述第一焊垫20和所述第二焊垫50与所述第三焊垫70之间的缝隙外)可填充不导电粘合剂，以此使得拼接的所述子显示屏10成为一个整体。
[0079]
可以理解，上述的膜层说明并非是对本发明的限制，在其它实施例中，所述子显示屏10的膜层结构还可以是其它形式，只要能够满足所述第一焊垫20和所述第二焊垫50的结构及连接即可。
[0080]
实施例二
[0081]
请参见图4，其示出了本发明实施例二中的拼接屏的平面示意图。本实施例中的拼接屏的结构与实施例一中的拼接屏的结构相似，不同之处在于：在本实施例中，所述拼接屏100包括两个子显示屏10，两个所述子显示屏10以2＊1(两行一列)的阵列模式进行拼接，即两个所述子显示屏10在列向上进行拼接。
[0082]
与实施例一相同，优选地，在两个相互拼接的所述子显示屏10的所述拼接边101处，其中一个所述子显示屏10的所述数据线data和/或所述栅极信号线gate电性连接另外一个所述子显示屏10中邻近的对应所述数据线data或对应所述栅极信号线gate。
[0083]
具体到本实施例中，两个所述子显示屏10的拼接边101为横向延伸的边，该拼接边101平行于栅极信号线gate，所述第一焊垫20沿着该拼接边101排列，每一所述第一焊垫20连接一条对应的所述数据线data，两个所述子显示屏10中两条邻近的所述数据线data通过两个所述第一焊垫20导通，即，两条data1通过分别与其所连接的两个所述第一焊垫20导通，两条data2通过分别与其所连接的两个所述第一焊垫20导通，两条data3通过分别与其所连接的两个所述第一焊垫20导通......。
[0084]
可以理解地，在其它实施例中，在两个相互拼接的所述子显示屏10中，相互电性连接的两条所述数据线data也可以采用跳线连接模式，如，在两个相互拼接的所述子显示屏10中，其中一个所述子显示屏10中的data1与另外一个所述子显示屏10中data3电性连接。
[0085]
对应地，在本实施例中，所述数据线data通过所述第一引线1251引出以与所述第一焊垫20连接。
[0086]
对应地，在本实施例中，所述驱动芯片30仅包括一个子芯片31，而所述栅极驱动电路40由两个所述子栅极驱动电路41串联构成，且每两个所述子显示屏10的左右两侧均设有第三非显示区na3。
[0087]
实施例三
[0088]
请参见图5，其示出了本发明实施例三中的拼接屏中相邻两个子显示屏的结构示意图。本实施例中的子显示屏的结构与实施例一中的子显示屏的结构相似，不同之处在于：在本实施例中，所述基板11包括第一基板111和第二基板112，所述第二基板112位于所述第一基板111和所述像素驱动电路层12之间；所述第一焊垫20和所述第二焊垫50设于所述第二基板112朝向所述第一基板111的一侧，且所述第一焊垫20和所述第二焊垫50朝向所述连接板60的一侧表面与所述第二基板112朝向所述第一基板111的一侧表面齐平；所述第一基板111上设有穿孔113，所述穿孔113对应所述第一焊垫20或所述第二焊垫50设置，所述导电材料80填充所述穿孔113以电性连接所述第一焊垫20和所述第三焊垫70，以电性连接所述第二焊垫50和所述第三焊垫70。所述穿孔113可以采用激光打孔等方式通过去除第一基板111的部分材料而形成。
[0089]
在所述子显示屏10的制造过程中，通过剥离工艺剥离本实施例中的所述第一基板111即可得到第一实施例中的所示子显示屏。在本实施例中，所述基板11保留了两个基板组合的模式，通过激光打孔的方式裸露焊垫，如此可省略通过剥离工艺剥离所述第一基板111的工艺流程。
[0090]
实施例四
[0091]
请参见图6，其示出了本发明实施例四中的拼接屏的子显示屏的结构示意图。本实施例中的拼接屏的子显示屏的结构与实施例一中的拼接屏的子显示屏的结构相似，不同之
处在于：在本实施例中，所述第一焊垫20在所述基板11上的投影位于部分所述发光单元130在所述基板11上的投影内，即，所述发光单元130在所述子显示屏10的厚度方向上覆盖所述第一焊垫20。如此，所述第一焊垫20的上方也可以显示，以进一步缩减不可显示区的面积。
[0092]
进一步地，在本实施例中，所述子显示屏10还包括第二金属层16。所述第二金属层16设于所述像素驱动电路层12和所述发光结构层13之间，所述第二金属层16包括第二引线161，至少部分所述发光单元130的阳极ano通过所述第二引线161与所述驱动tft 120的源极ts电性连接。
[0093]
进一步地，在本实施例中，所述子显示屏10还包括第二层间绝缘层17。所述第二层间绝缘层17设于所述第二金属层16和所述发光结构层13之间。
[0094]
实施例五
[0095]
请参见图7，其示出了本发明实施例五中的拼接屏的平面示意图。本实施例中的拼接屏与实施例一中的拼接屏相似，不同之处在于：在本实施例中，所述拼接屏100包括九个子显示屏10，九个所述子显示屏10以3＊3(三行三列)的阵列模式进行拼接。
[0096]
对应地，在本实施例中，部分子显示屏10包括两个拼接边101，部分子显示屏10包括三个拼接边101，还有部分子显示屏10包括四个拼接边101。如此，相邻两个所述子显示屏10的拼接包括横向延伸的边之间的拼接和纵向延伸边之间的拼接。在本实施例中，显示信号线之间的连通可以参照实施例一和实施例二，此处不重复赘述。
[0097]
对应地，在本实施例中，所述驱动芯片30由三个串联的所述子芯片31构成，且所述栅极驱动电路40由三个所述子栅极驱动电路41串联构成。同样地，所述子芯片31之间的串联和所述子栅极驱动电路41之间的串联也可以参照实施例一和实施例二，此处不重复赘述。
[0098]
实施例六
[0099]
请参见图8，其示出了本发明实施例六中的拼接屏的平面示意图。本实施例中的拼接屏与实施例五中的拼接屏相似，不同之处在于：在本实施例中，所述子栅极驱动电路41采用的是闸级驱动芯片，所述栅极驱动电路40为闸级驱动芯片集成，即由多个栅极驱动芯片串联而成。
[0100]
综上所述，虽然本发明已以优选实施例揭露如上，可以理解地，各种实施例可以进行任意组合，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。