一种芯片和芯片的制造方法与流程

1.本发明涉及芯片领域，尤其涉及一种芯片和芯片的制造方法。


背景技术：

2.集成电路制造过程中，制造完成的晶圆被切割成单独的芯片进行封装，切割时可能会给芯片造成裂纹。随着芯片的组装，测试等后续过程的进行，会进一步施加压力，可能会导致芯片出现新的裂纹或者加大已有的裂纹。
3.目前，多使用检测结构物对芯片的裂纹进行检测，但现有的检测结构物形成在衬底上方，故该检测结构物只能检测到芯片中衬底上方的裂纹，当芯片的衬底出现裂纹时，该检测结构物无法检测到芯片中存在裂纹。


技术实现要素：

4.本发明的目的在于提供一种芯片和芯片的制造方法，以利用所制造的芯片检测到芯片衬底上和衬底内的裂纹。
5.第一方面，本发明提供一种芯片，所述芯片包括衬底、形成于所述衬底上的器件层、位于所述器件层上的互连层以及检测结构物，所述检测结构物用于检测所述芯片是否出现裂纹；
6.所述检测结构物包括形成于所述衬底内的内部导电结构以及位于所述衬底上的外部导电结构，所述外部导电结构形成在所述内部导电结构上；
7.其中，所述衬底具有中心区域以及围绕所述中心区域的外围区域，所述器件层形成在所述中心区域上，所述内部导电结构位于所述外围区域内，所述外部导电结构形成在所述外围区域上。
8.与现有技术相比，本发明提供的芯片包括衬底、形成于衬底上的器件层、位于器件层上的互连层以及检测结构物。其中衬底具有中心区域以及围绕中心区域的外围区域，器件层形成在中心区域，检测结构物位于芯片的外围区域，检测结构物包括形成于外围区域的衬底内的内部导电结构以及位于衬底上的外部导电结构，外部导电结构形成在内部导电结构上。在该衬底内部出现裂纹时，内部导电结构可以触及到衬底内的裂纹，衬底上器件层的周围出现裂纹时，外部导电结构可以触及到衬底上方的裂纹。基于此，当向检测结构物上输入检测信号，当衬底内部和衬底上器件层的周围都没有裂纹时，检测结构物输出的反馈信号为延时的检测信号，此时确定芯片没有裂纹；在衬底内部或者衬底上器件层的周围出现裂纹时，检测结构物输出的反馈信号为无波形信号或者失真信号等无效信号，此时，确定芯片存在裂纹。由此可见，本发明的芯片能够检测衬底内以及衬底上方的裂纹，扩大了裂纹的检测范围。
9.第二方面，本发明还提供一种芯片的制造方法。所述芯片的制造方法包括：
10.提供一衬底；所述衬底具有中心区域以及围绕所述中心区域的外围区域；
11.在所述外围区域内形成内部导电结构以及在所述中心区域上形成器件层；
12.在所述内部导电结构上形成外部导电结构以及在所述器件层上形成互连层；其中，所述内部导电结构与所述外部导电结构组成结构检测物，所述结构检测物用于检测所述芯片是否出现裂纹。
13.与现有技术相比，本发明提供的芯片的制造方法的有益效果与上述技术方案一种芯片的有益效果相同，此处不做赘述。
附图说明
14.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
15.图1为本发明实施例提供的芯片的区域划分示意图；
16.图2为本发明实施例提供的检测结构物的结构示意图；
17.图3为本发明实施例提供的沟槽填充结构的结构示意图；
18.图4为本发明实施例提供的芯片裂纹的检测信号和反馈信号波形示意图。
具体实施方式
19.为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
20.需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
21.本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
22.相关技术中，可以利用芯片的衬底上方形成的检测结构物检测芯片是否出现裂纹。但是，该检测结构物在衬底内部出现裂纹时，无法检测出该芯片出现裂纹。
23.针对上述问题，本发明实施例提供一种芯片，适用于芯片的裂纹检测领域。上述芯片包括：衬底、形成于衬底上的器件层、位于器件层上的互连层以及检测结构物。
24.图1示例出本发明实施例提供的芯片的区域划分示意图。如图1所示，芯片具有中心区域12以及围绕中心区域12的外围区域13，检测结构物11位于外围区域13。该检测结构物11形成于衬底内和衬底上。检测结构物11用于检测芯片是否出现裂纹。应理解，检测结构物11可以位于外围区域13内，该外围区域可以位于芯片切割环线附近。该检测结构物可以
覆盖整个外围区域或者覆盖部分外围区域。
25.上述形成在衬底上的器件层和位于器件层的互连层位于中心区域。检测结构物的内部导电结构位于外围区域内，外部导电结构形成在外围区域上。基于以上结构，本发明实施例的提供的芯片中的检测结构物的结构不会对芯片内的器件层或互联层造成影响。
26.图2示例出本发明实施例提供的芯片的检测结构物的结构示意图。如图2所示，检测结构物包括形成于衬底内的内部导电结构以及位于衬底上的外部导电结构，外部导电结构形成在内部导电结构上。
27.在实际应用中，向检测结构物提供检测信号，若芯片的衬底上的器件层周围或者衬底内都没有裂纹，则由内部导电结构和外部导电结构构成的检测物结构均不会触及到裂纹，因而检测信号也不会受到裂纹的影响。检测信号只是经过检测结构物后有了延时，从芯片输出的反馈信号为检测信号的延时信号。可以理解为，反馈信号为检测信号的延时信号时确定芯片没有裂纹。若芯片的衬底内部出现裂纹，则内部导电结构可以触及到衬底内的裂纹，或者衬底上器件层的周围出现裂纹，外部导电结构可以触及到衬底上方的裂纹，因而检测信号受到裂纹的影响，输出的反馈信号为无波形信号或者失真信号等无效信号。即芯片的衬底内或者衬底上的器件层或互连层出现裂纹，则反馈信号为无效信号，此时，确定芯片存在裂纹。由此可见，本发明实施例的芯片对裂纹的检测不仅仅局限在衬底上方，检测的范围扩大到衬底上方和衬底内，当衬底上方没有裂纹，衬底内有裂纹时，芯片仍确定存在裂纹，裂纹检测范围更大。
28.在一种可选的方式中，如图2所示，上述内部导电结构包括多个沟槽填充结构111。
29.如图2所示，每个沟槽填充结构111包括开设在衬底上的沟槽，以及形成在沟槽内的导电层。外部导电结构形成在各个沟槽填充结构所包括的导电层上，并且外部导电结构被层间介质层包围，该层间介质层用于隔离各个外部导电结构。
30.上述导电层的材质可以包括半导体导电材料和/或金属材料。该半导体导电材料可以为掺杂型多晶硅、掺杂型砷化镓等掺杂型半导体材料、但不仅限于此。金属材料包括铝、铜、金属氧化物等，但不限于此。
31.在实际应用中，图3示例出本发明实施例提供的沟槽填充结构的结构示意图。沟槽内的导电层包括阻挡层1111和金属层1112，在沟槽的内表面上形成沟槽氧化层，然后在沟槽氧化层表面覆盖阻挡层1111，再在阻挡层上填充金属材料，以形成金属层1112。
32.在一种可选的方式中，如图2所示，上述外部导电结构，可以与相关技术中的结构检测物相同，但并不限于此。
33.示例性的，如图2所示，该外部导电结构包括：自下而上层叠的接触塞112、至少一组金属层和金属插塞的叠层113以及位于顶部的金属线114。本发明实施例中的外部导电结构与互连层可以同时制造形成，因此金属层与金属插塞的叠层可以是多次重复，并与芯片制造工艺能够完全兼容。
34.在实际应用中，如图2所示，在衬底14内形成包含多个沟槽填充结构111的内部导电结构，该沟槽填充结构111中的金属层通过接触塞112与外部导电结构中的金属层与金属插塞的叠层113相连。
35.如图2所示，示出了外部导电结构中包括两组金属层和金属插塞的叠层结构。可以理解为，金属层与金属插塞的叠层重复了两次。接触塞112、金属层和金属插塞的叠层113、
顶部的金属线114所触及的裂纹115都通过外部导电结构检测，衬底14内的裂纹116需要内部导电结构检测。
36.如图2所示，位于顶部的金属线114为多根，每根金属线114与一个或相邻两个位于顶层的金属插塞相连接。每个沟槽内的导电层与相邻两个接触塞相连接，而位于一个导电层所连接的两个接触塞上方顶部的金属插塞则分别与位于该导电层两侧的相邻金属线连接，从而将检测结构物整体构成导电通道。这样通过多个沟槽填充结构将相邻的外部导电结构电连接在一起的检测结构物可以设置在芯片的外围区域，合理的设置沟槽填充结构的位置和个数，根据实际需要有效检测芯片需要检测的区域的裂纹。
37.在此基础上，上述芯片还包括：与检测结构物连接的第一信号端子和第二信号端子。该第一信号端子用于接收检测信号，并将检测信号输入给检测结构物。该第二信号端子用于将检测结构物反馈的反馈信号输出。
38.在实际应用中，在检测结构物的上方会制造引脚，引脚一般也是金属材料，例如铝。可以理解为，在检测结构物的金属层上制造第一信号端子和第二信号端子，使得第一信号端子为其中一个引脚，用以接收并输入检测信号，第二信号端子为另一个引脚，用以接收反馈信号。
39.图4示例出本发明实施例提供的芯片裂纹的检测信号和反馈信号波形示意图。
40.图4中(a)为芯片没有裂纹的情况下的检测信号和反馈信号波形示意图。如图4中的(a)所示，检测信号in为一个矩形波，则反馈信号out输出一个延迟的矩形波。此时，可以认为芯片衬底内和衬底上都没有裂纹，检测信号在检测结构物内可以正常传输。
41.如图4中(b)所示，检测信号in为一个矩形波，则反馈信号out输出置0信号。此时，芯片的衬底内和/或衬底内出现裂纹，检测信号在检测结构物内不能正常传输。
42.基于上述芯片的结构，本发明实施例提供的一种芯片的制造方法的流程示意图。该芯片的制造方法包括：
43.提供一衬底；衬底具有中心区域以及围绕中心区域的外围区域。
44.在外围区域内形成内部导电结构以及在中心区域上形成器件层；在内部导电结构上形成外部导电结构以及在器件层上形成互连层。其中内部导电结构与外部导电结构组成结构检测物，结构检测物用于检测芯片是否出现裂纹。
45.作为一种可实现的方式，在衬底内形成内部导电结构包括：
46.在衬底的外围区刻蚀形成沟槽；在沟槽中填充导电层。
47.导电层包括阻挡层和金属层，可以在沟槽的内壁形成沟槽氧化层，然后在沟槽氧化层表面覆盖阻挡层，再在阻挡层上填充金属材料，以形成金属层。
48.在一种可选的方式中，在内部导电结构上形成外部导电结构包括：
49.在衬底上形成第一层间介质层，刻蚀第一层间介质层形成接触孔，并在接触孔内形成接触塞；
50.在第一层间介质层上形成第二层间介质层，刻蚀第二层间介质层形成通孔，并在通孔内形成金属插塞；
51.在第二层间介质层形成上第三层间介质层，刻蚀第三层间介质层形成金属线沟槽，在金属线沟槽内形成金属线，并将部分相邻的金属插塞进行连接。
52.具体地，接触塞将内部导电结构中的导电层与外部导电结构的最底层的金属层电
连接，金属插塞将多个金属层之间进行电连接，顶层金属线下的金属插塞是将最高层的金属层与顶层的金属线进行电连接。例如只有一组金属层和金属插塞的叠层，称为第一金属层和第一金属插塞，接触塞将该导电层与第一金属层电连接，第一金属插塞将第一金属层与金属线连接，该第一金属插塞就是在第二层间介质层中形成。若有两组金属层和金属插塞的叠层，分别为第一金属层和第一金属插塞、第二金属层和第二金属插塞。接触塞将该导电层与第一金属层电连接，第一金属插塞将第一金属层与第二金属层电连接，第二金属插塞第二金属层与金属线连接，所述第一金属插塞和第二金属插塞都可以理解为在第二层间介质层中形成，最顶层的金属线是在第三层间介质层中形成。
53.作为一种可实现的方式，在外围区域上形成检测结构物包括：
54.在中心区域上形成器件层时，在外围区域内形成内部导电结构；
55.在器件层上形成互连层时，在内部导电结构上形成外部导电结构。
56.本发明实施例中的外部导电结构与互连层可以同时制造形成，因此金属层与金属插塞的叠层可以是多次重复，并与芯片制造工艺能够完全兼容。因此，这里所指的第二介质层与其中的第二金属层和第二金属插塞可以与芯片工艺制造中同时制造，芯片制造中有多少层，这里的第二介质层与其中的第二金属层和第二金属插塞也制造同样的层数。
57.作为一种可实现的方式，芯片的制造方法还包括：在外围区域上形成检测结构物后，在检测结构物上形成第一信号端子和第二信号端子；第一信号引脚用于接收检测信号，并将检测信号输入给检测结构物；第二信号引脚用于将检测结构物反馈的反馈信号输出。
58.在实际应用中，第一信号端子和第二信号端子可以设在相邻的两个沟槽填充结构上的芯片最外层上，且这两个相邻的两个沟槽填充结构之上的外部导电结构没有电连接，根据芯片实际需要检测的区域。
59.尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
60.尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。