半导体器件及其形成方法、半导体结构与流程

1.本发明的实施例涉及半导体器件及其形成方法、半导体结构。


背景技术：

2.半导体集成电路(ic)行业经历了指数增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比前一代更小和更复杂的电路。在ic演化的过程中，功能密度(即，每个芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造ic的复杂性。
3.随着集成电路(ic)技术朝着更小的技术节点发展，确保令人满意的掩模覆盖越来越困难。例如，一些栅极切割部件包括使用光刻和蚀刻工艺依次形成的顶部和底部。当掩模对准不够理想时，顶部可能不会接合在底部上。因此，虽然现有的栅极切割部件及其形成工艺对于它们的预期目的通常足够，但是它们并不是在所有方面都令人满意。


技术实现要素：

4.本发明的实施例提供了一种半导体器件，包括：第一栅极结构，设置在第一后侧介电部件上方；第二栅极结构，设置在第二后侧介电部件上方；栅极切割部件，从所述第一栅极结构和所述第二栅极结构之间连续地延伸至所述第一后侧介电部件和所述第二后侧介电部件之间；以及衬垫，设置在所述栅极切割部件和所述第一后侧介电部件之间以及所述栅极切割部件和所述第二后侧介电部件之间。
5.本发明的另一实施例提供了一种半导体结构，包括：介电层；接触蚀刻停止层(cesl)，设置在所述介电层上方；隔离部件，设置在所述接触蚀刻停止层上方；以及栅极切割部件，延伸穿过所述隔离部件、所述接触蚀刻停止层和所述介电层，其中，所述栅极切割部件设置在第一栅极结构和第二栅极结构之间以及第三栅极结构和第四栅极结构之间。
6.本发明的又一实施例提供了一种形成半导体器件的方法，包括：在工件的第一衬底部分上方形成第一多个沟道构件，并且在所述工件的第二衬底部分上方形成第二多个沟道构件，所述第一衬底部分和所述第二衬底部分通过隔离部件间隔开；形成联合栅极结构以包裹所述第一多个沟道构件中的每个和所述第二多个沟道构件中的每个；将所述工件翻转；在所述翻转之后，形成穿过所述隔离部件的引导开口；将所述引导开口延伸穿过所述联合栅极结构以形成栅极切割开口，所述栅极切割开口将所述联合栅极结构分成第一栅极结构和第二栅极结构；以及在所述延伸之后，在所述栅极切割开口中沉积介电材料以形成栅极切割部件。
附图说明
7.当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，
各个部件的尺寸可以任意地增大或减小。
8.图1示出了根据本发明的一个或多个方面的用于形成具有后侧接触件的半导体器件的方法的流程图。
9.图2a至图11a、图2b至图11b、图2c至图11c、图2d至图11d和图2e至图11e示出了根据本发明的一个或多个方面的在根据图1的方法的制造工艺期间的工件的局部截面图。
10.图12至图19示出了根据本发明的一个或多个方面的使用图1的方法制造的可选半导体结构或中间结构。
具体实施方式
11.应该理解，以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
12.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
13.此外，如本领域普通技术人员所理解的，当用“约”、“近似”等描述数值或数值范围时，考虑到在制造工艺期间固有地产生的变化，该术语旨在涵盖合理范围内的数值。例如，基于与制造具有与数值相关联的特征的部件相关联的已知制造公差，数值或数值范围涵盖包括所述数值的合理范围，诸如在所述数值的 /-10％内。例如，厚度为“约5nm”的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中本领域普通技术人员已知与沉积材料层相关联的制造公差为 /-15％。更进一步，本发明可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
14.在半导体制造中，切割金属栅极(cmg)工艺是指形成介电部件以将跨越多于一个的有源区域的连续栅极结构划分为多于一个段的工艺。这样的介电部件可以称为栅极切割部件或切割部件。在一些现有的cmg工艺中，在介电鳍(或混合鳍)上形成栅极切割部件。栅极切割部件在顶部，介电鳍在底部，它们协同工作，将栅极结构分为两段。在一些示例工艺中，使用光刻和蚀刻工艺从衬底(诸如晶圆)的前侧形成栅极切割部件。随着半导体器件的继续按比例缩小，由于覆盖和临界尺寸均匀性(cdu)的限制，在介电鳍上端正地形成栅极切割部件变得越来越困难。在一些情况下，错过介电鳍的栅极切割部件可能会切入栅极结构或沟道区域，导致缺陷。
15.本发明提供了与现有技术不同的cmg工艺，从衬底的后侧形成切割部件。另外，根据本发明的切割部件从衬底的后侧延伸穿过栅极结构。即，本发明的切割部件单独地在没
有介电鳍或混合鳍的帮助下将栅极结构分成多个段。在一些情况下，本发明的切割部件甚至可以水平地延伸穿过多于一个栅极结构，或者垂直地延伸穿过栅极结构上方的一个或多个介电部件或层。本发明的工艺不仅从后侧形成，而且还自对准以避免与掩模未对准相关联的缺陷。本发明的实施例可以在保持或增大处理窗口的同时继续按比例缩小单元高度。
16.现在将参考附图更详细地描述本发明的各个方面。在这方面，图1是示出根据本发明的实施例的形成半导体器件的方法100的流程图。方法100仅是示例，并且不旨在将本发明限制为方法100中明确示出的内容。可以在方法100之前、期间和之后提供附加步骤，并且对于该方法的附加实施例，可以替换、消除或重排所描述的一些步骤。为了简单起见，本文没有详细描述所有步骤。下面结合图2a至图11a、图2b至图11b、图2c至图11c、图2d至图11d和图2e至图11e描述方法100，图2a至图11a、图2b至图11b、图2c至图11c、图2d至图11d和图2e至图11e是根据方法100的实施例的处于不同制造阶段的工件200的局部截面图。在图2a至图11a、图2b至图11b、图2c至图11c、图2d至图11d和图2e至图11e中，以a结尾的图是工件200的立体图；以b结尾的图是沿着相应立体图中的横截面b-b’的局部截面图；以c结尾的图是沿着相应立体图中的横截面c-c’的局部截面图；以d结尾的图是沿着相应立体图中的横截面d-d’的局部截面图；以e结尾的图是沿着相应立体图中的横截面e-e’的局部截面图。因为在完成制造工艺之后将工件200制造成半导体器件200，所以根据上下文需要，可以将工件200称为半导体器件200。另外，在本技术中，除非另有说明，否则相同的附图标记表示相同的部件。
17.本发明的实施例可以实现为可以包括多栅极器件的高级半导体器件。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。鳍式场效应晶体管(finfet)和多桥沟道(mbc)晶体管是多栅极器件的示例，这些器件已成为高性能和低泄漏应用的流行和有希望的候选。finfet具有在多于一侧上由栅极包裹的升高的沟道(例如，栅极包裹从衬底延伸的半导体材料的“鳍”的顶部和侧壁)。mbc晶体管的栅极结构可以在沟道区域周围部分或全部地延伸，以提供在两侧或更多侧上对沟道区域的访问。由于mbc晶体管的栅极结构围绕沟道区域，因此mbc晶体管也可以称为环绕栅极晶体管(sgt)或全环栅(gaa)晶体管。mbc晶体管的沟道区域可以由纳米线、纳米片、其他纳米结构和/或其他合适的结构形成。沟道区域的形状也给了mbc晶体管可选名称，诸如纳米片晶体管或纳米线晶体管。使用mbc晶体管结构来描述本发明的实施例，这仅出于说明目的，并且不应解释为限制本发明的范围。
18.参考图1和图2a至图2e，方法100包括框102，接收工件200。图2a至图2e示出了工件200，其前侧朝上。即，还没有对图2a至图2e所示的工件200进行后侧工艺。工件200包括衬底202。在一个实施例中，衬底202包括硅(si)。在其他实施例中，衬底202还可以包括其他半导体材料，诸如锗(ge)、碳化硅(sic)、硅锗(sige)或金刚石。工件200包括第一基底部分202-1和第二基底部分202-2，第一基底部分202-1和第二基底部分202-2的每个由衬底202图案化并且可以与衬底202共享相同的组分。虽然在图2a至图2e中示出为了衬底202，为简单起见，可以从至少一些其他图中省略衬底202。参考图2e，第一基底部分202-1和第二基底部分202-2通过隔离部件204彼此间隔开。在一些实施例中，隔离部件204沉积在限定衬底202的沟槽中。隔离部件204也可以称为浅沟槽隔离(sti)部件204。隔离部件204可以包括氧化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(fsg)、低k电介质、它们的组合和/或其他合适的材料。
19.参考图2e，工件200包括位于第一基底部分202-1上方的多个垂直堆叠的沟道构件208和位于第二基底部分202-2上方的另一多个垂直堆叠的沟道构件208。如图2c所示，在所述的实施例中，两个垂直堆叠的沟道构件208设置在第一基底部分202-1和第二基底部分202-2中的每个上方。沟道构件208可以由与衬底202的材料类似的半导体材料形成。在一个实施例中，沟道构件208可以包括硅(si)。位于第一基底部分202-1和第二基底部分202-2上方的沟道构件208由沿着y方向延伸的联合栅极结构250包裹。每个联合栅极结构250可以包括界面层252、位于界面层252上方的栅极介电层254和位于栅极介电层254上方的栅电极层。在一些实施例中，界面层252包括氧化硅。栅极介电层254也可以称为高k介电层，因为它由介电常数大于二氧化硅的介电常数(为约3.9)的介电材料形成。栅极介电层254可以包括氧化铪。可选地，栅极介电层254可以包括其他高k电介质，诸如氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o5)、氧化铪硅(hfsio4)、氧化锆(zro2)、氧化锆硅(zrsio2)、氧化镧(la2o3)、氧化铝(al2o3)、氧化锆(zro)、氧化钇(y2o3)、srtio3(sto)、batio3(bto)、bazro、氧化铪镧(hflao)、氧化镧硅(lasio)、氧化铝硅(alsio)、氧化铪钽(hftao)、氧化铪钛(hftio)、(ba,sr)tio3(bst)、氮化硅(sin)、氮氧化硅(sion)、它们的组合或其他合适的材料。
20.栅电极层可以包括单层或多层结构，诸如金属层与选择的功函数以增强器件性能(功函金属层)、衬垫、润湿层、第一粘合层、金属合金或金属硅化物的各种组合。举例来说，栅电极层可以包括氮化钛(tin)、钛铝(tial)、氮化钛铝(tialn)、氮化钽(tan)、钽铝(taal)、氮化钽铝(taaln)、碳化钽铝(taalc)、碳氮化钽(tacn)、铝(al)、钨(w)、镍(ni)、钛(ti)、钌(ru)、钴(co)、铂(pt)、碳化钽(tac)、氮化钽硅(tasin)、铜(cu)、其他难熔金属或其他合适的金属材料或它们的组合。
21.参考图2a至图2c，工件200包括沿着联合栅极结构250的侧壁设置的栅极间隔件216，该联合栅极结构250位于最顶部沟道构件208或隔离部件204之上。栅极间隔件216可以是单层或多层。在一些实施例中，栅极间隔件216可以包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氧化硅、碳氮氧化硅和/或它们的组合。在两个相邻的沟道构件208之间，内部间隔件部件228衬于栅极结构的侧壁。内部间隔件部件228可以包括氧化硅、氮化硅、碳氧化硅、碳氮氧化硅、碳氮化硅、金属氮化物或合适的介电材料。关于第一基底部分202-1和第二基底部分202-2中的每个，沟道构件的每个垂直堆叠件在源极部件230s和漏极部件230d之间延伸。每个沟道构件208的一个端面耦接至源极部件230s，并且每个沟道构件208的另一个端面耦接至漏极部件230d。取决于要形成的mbc晶体管的导电类型，源极部件230s和漏极部件230d可以是n型或p型。当它们是n型时，它们可以包括硅(si)、磷掺杂的硅(si：p)、砷掺杂的硅(si：as)、锑掺杂的硅(si：sb)或其他合适的材料，并且可以在外延工艺期间通过引入n型掺杂剂(诸如磷(p)、砷(as)或锑(sb))原位掺杂。当它们是p型时，它们可以包括锗(ge)、镓掺杂的硅锗(sige：ga)、硼掺杂的硅锗(sige：b)或其他合适的材料，并且可以在外延工艺期间通过引入p型掺杂剂(诸如硼(b)或镓(ga))原位掺杂。
22.参考图2a、图2c和图2d。源极部件230s和漏极部件230d中的每个包括第一外延层220和位于第一外延层220上方的第二外延层222。在一些实施方式中，第一外延层220和第二外延层222包括掺杂剂。例如，第二外延层222中的掺杂浓度大于第一外延层220中的掺杂浓度。第二外延层222中增大的掺杂浓度用于减小接触电阻。工件200还包括设置在源极部
件230s和漏极部件230d上方的接触蚀刻停止层(cesl)232以及设置在cesl 232上方的层间介电(ild)层234。cesl232可以包括氮化硅、氮氧化硅和/或本领域已知的其他材料。ild层234可以包括诸如正硅酸乙酯(teos)氧化物、未掺杂硅酸盐玻璃或诸如硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂的硅酸盐玻璃(bsg)和/或其他合适的介电材料的材料。
23.如图2a、图2c和图2d所示，源极部件230s中的至少一个直接设置在半导体插塞218上方。半导体插塞218沿着x方向延伸穿过衬底202以及隔离部件204，半导体插塞218夹在两个基底部分之间。沿着y方向，半导体插塞218夹在隔离部件204的两个部分之间。在一些实施例中，半导体插塞218可以由未掺杂的硅锗(sige)形成。在一些实施例中，选择半导体插塞218和第一外延层220的组分，使得第一外延层220可以用作外延蚀刻停止层。例如，当期望n型mbc晶体管时，第一外延层220由掺杂有n型掺杂剂的硅(si)形成。由于锗含量的减少，当蚀刻第一外延层220时，可以减慢蚀刻半导体插塞218(由硅锗形成)的蚀刻工艺。当期望p型mbc晶体管时，由于硼掺杂剂可以降低蚀刻速率，当蚀刻第一外延层220时，可以减慢蚀刻半导体插塞218(由硅锗形成)的蚀刻工艺。
24.在图2a、图2b、图2c和图2e中表示的一些实施例中，栅极自对准接触(sac)介电层256。在一些情况下，栅极sac介电层256可以设置在联合栅极结构250和栅极间隔件216上方。栅极sac介电层256可以是单层或多层，并且可以包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氧化硅、碳氮氧化硅和/或它们的组合。工件200还可以包括位于源极部件230s上方的前侧源极接触件260s和位于漏极部件上方的前侧漏极接触件260d。前侧源极接触件260s或前侧漏极接触件260d可以包括氮化钛(tin)、钽(ta)、钛(ti)、氮化钽(tan)、钌(ru)、钨(w)、钴(co)、铝(al)、钼(mo)、硅化钛(tisi)、硅化钨(wsi)、硅化铂(ptsi)、硅化钴(cosi)、硅化镍(nisi)或它们的组合。
25.在框102处，如图2a至图2e所示，可以以其后侧朝上的方式接收工件200。在这种上下颠倒的配置中，衬底202在底部，而栅极sac介电层256在顶部。
26.参考图1和图3a至图3e，方法100包括框104，其中工件200上下翻转。为了上下翻转工件200，将载体衬底(未明确示出)接合至远离衬底202的工件200的前侧。在一些实施例中，可以通过熔融接合、通过使用粘合层或它们的组合将载体衬底接合至工件200。在一些情况下，载体衬底可以由半导体材料(诸如硅)、蓝宝石、玻璃、聚合物材料或其他合适的材料形成。在使用熔融接合的实施例中，载体衬底包括底部氧化物层，而工件200包括顶部氧化物层。在对底部氧化物层和顶部氧化物层都进行处理之后，将它们彼此毛绒接触放置以在室温或升高的温度下直接接合。如图3a至图3e所示，一旦将载体衬底接合至工件200，就将工件200翻转。在翻转工件200之后，使用化学机械抛光(cmp)平坦化工件200的后侧，直到隔离部件204、半导体插塞218、第一基底部分202-1和第二基底部分202-2在工件200的现在朝上的后侧上暴露。
27.参考图1和图4a至图4e，方法100包括框106，其中形成后侧接触件270。框106处的操作可以包括选择性地去除半导体插塞218以形成后侧接触开口以及在后侧开口中形成后侧接触件270。在一些实施例中，因为由硅锗(sige)形成的半导体插塞218设置在隔离部件204(由介电材料形成)、第一基底部分202-1(在至少一些实施例中由硅(si)形成)和第二基底部分202-2(在至少一些实施例中由硅(si)形成)之间，所以半导体插塞218的去除可以是
自对准的。在这些实施例中，可以使用选择性湿蚀刻工艺来选择性地去除半导体插塞218。示例选择性湿蚀刻工艺可以包括使用氢氧化铵(nh4oh)和过氧化氢(h2o2)的溶液。因为框106处的选择性蚀刻工艺相对于隔离部件204、第一基底部分202-1和第二基底部分202-2更快地蚀刻半导体插塞218，所以可以去除半导体插塞218而几乎不损坏它们。在所述的实施例中，选择性地去除半导体插塞218也可以去除半导体插塞218下方的第一外延层220的部分。半导体插塞218和第一外延层220的去除形成后侧接触开口以暴露源极部件230s。
28.然后，在后侧接触开口中形成后侧接触件270。虽然未明确示出，但是每个后侧接触件270可以包括硅化物层，以与源极部件230s和金属填充层形成界面。在示例工艺中，然后将金属前体沉积在暴露的源极部件230s上方，并且执行退火工艺以在源极部件230s和金属前体之间引起硅化以形成硅化物层。在一些实施例中，金属前体可以包括钛(ti)、铬(cr)、钽(ta)、钼(mo)、锆(zr)、镍(ni)、钴(co)、锰(mn)、钨(w)、铁(fe)、钌(ru)或铂(pt)，并且硅化物层可以包括硅化钛(tisi)、硅化铬(crsi)、硅化钽(tasi)、硅化钼(mosi)、硅化镍(nisi)、硅化钴(cosi)、硅化锰(mnsi)、硅化钨(wsi)、硅化铁(fesi)、硅化钌(rusi)或硅化铂(ptsi)。如图4a至图4e所示，在形成硅化物层之后，可以在后侧接触开口中沉积金属填充材料以形成后侧接触件270。金属填充材料可以包括钨(w)、钌(ru)、钴(co)、钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、钼(mo)或铝(al)，并且可以使用物理气相沉积(pvd)或化学气相沉积(cvd)来沉积。在一些实施例中，后侧接触件270可以可选地包括设置在其与隔离部件204的界面处的阻挡层。可选的阻挡层可以包括氮化钛(tin)、氮化钽(tan)、氮化钴(con)、氮化镍(nin)、氮化钨(wn)、钛(ti)或钽(ta)。诸如cmp工艺的平坦化工艺可以在金属填充材料的沉积之后进行，以去除过量的材料并且提供平坦的顶面。在框106处的操作结束时，后侧接触件270耦接至源极部件230s。
29.参考图1和图5a至图5e，方法100包括框108，其中形成帽层272以覆盖第一基底部分202-1和第二基底部分202-2。在一些实施例中，框108处的操作包括使第一基底部分202-1和第二基底部分202-2选择性地凹进以形成凹槽并且在凹槽中形成帽层272。如图4a所示，在框106处的操作结束时，第一基底部分202-1和第二基底部分202-2被由不同材料形成的隔离部件204和后侧接触件270围绕。在一些实施方式中，可以使用选择性湿蚀刻工艺或选择性干蚀刻工艺来执行第一基底部分202-1和第二基底部分202-2的选择性凹进。示例选择性湿蚀刻工艺可以包括使用乙二胺邻苯二酚(edp)、四甲基氢氧化铵(tmah)、硝酸(hno3)、氢氟酸(hf)、氨(nh3)、氟化铵(nh4f)或合适的湿蚀刻剂。示例选择性干蚀刻工艺可以包括六氟化硫(sf6)、氢气(h2)、氨气(nh3)、氢氟酸(hf)、四氟化碳(cf4)、氩气或它们的混合物。在使第一基底部分202-1和第二基底部分202-2凹进以形成凹槽之后，可以在凹槽中沉积金属或金属氧化物以形成帽层272。在一些实施例中，帽层272可以包括氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、钴(co)、钛(ti)、钽(ta)、钌(ru)或钨(w)。在一个实施例中，帽层272包括氧化铪。然后执行平坦化工艺以提供平坦的后侧表面。如图5a、图5c、图5d和图5e所示，帽层272可以邻接一个或多个后侧接触件270和隔离部件204。
30.参考图1、图6a至图6e和图7a至图7e，方法100包括框110，其中选择性蚀刻隔离部件204以形成暴露联合栅极结构250的引导开口282。框110处的操作包括图案化的硬掩模280(如图6a至图6e所示)的形成和引导开口282(如图7a至图7e所示)的形成。在示例工艺中，使用cvd在工件200上方毯式沉积硬掩模层。硬掩模层可以是单层或多层。当硬掩模层是
多层时，硬掩模层可以包括氧化硅层和氮化硅层。在沉积硬掩模层之后，可以执行光刻和蚀刻工艺以图案化硬掩模层以形成图案化的硬掩模。在一些情况下，在硬掩模层上方沉积光刻胶层。为了图案化光刻胶层，使光刻胶层暴露于从光掩模反射或透射过光掩模的辐射，在曝光后烘烤工艺中烘烤，并且在显影剂中显影。然后将图案化的光刻胶层用作蚀刻掩模以蚀刻硬掩模层，从而形成图案化的硬掩模280。参考图6a至图6e，图案化的硬掩模280包括与要形成的引导开口282基本对准的掩模开口281。根据本发明，图案化的硬掩模280用于掩蔽隔离部件204的在框114处不进行蚀刻的部分。帽层272的部分是否暴露在掩模开口281中无关紧要。如图6e所示，掩模开口281可以与第一基底部分202-1和第二基底部分202-2上的帽层272的部分共末端。这是因为框114处的蚀刻工艺对隔离部件204是选择性的，并且基本上不蚀刻帽层272。即使当掩模开口281大于引导开口282或未对准时(如图6e中的虚线所示)时，引导开口282仍可以成功地形成。
31.然后参考图7a和图7e。在图案化的硬掩模280处于适当位置的情况下，选择性地和各向异性地蚀刻隔离部件204以形成引导开口282。在一些实施例中，可以使用干蚀刻工艺(例如，反应离子蚀刻(rie))蚀刻隔离部件204，干蚀刻工艺使用氯气(cl2)、氧气(o2)、三氟化硼(bcl3)、四氟化碳(cf4)或它们的组合。如图7a所示，引导开口282可以终止于栅极介电层254、栅极间隔件216和cesl 232的顶面上，而没有延伸至联合栅极结构250的栅电极层中。由于掩模开口281与帽层272的间距不是共末端，所以第一基底部分202-1与第二基底部分202-2之间的引导开口282的宽度小于沿着x方向的掩模开口281的宽度。注意，为了更好地示出引导开口282，在图7a中省略了与横截面d-d’相交的结构。图7d示出了沿着横截面d-d’的结构。
32.参考图1和图8a至图8e，方法100包括框112，其中沿着引导开口282的侧壁沉积衬垫284。衬垫284用于保护第一基底部分202-1和第二基底部分202-2免受框114处的蚀刻工艺的影响。衬垫284也可以称为切割金属栅极端盖层。衬垫284可以是单层或多层。在示例工艺中，如图8a、图8b和图8e所示，至少一种介电材料沉积在工件200的后侧上方，然后各向异性地回蚀刻沉积的介电材料以暴露栅极介电层254。在一些情况下，用于衬垫284的至少一种介电材料可以包括硅、氧、氮或碳。例如，至少一种介电材料可以包括氮化硅、碳氮化硅、碳氮氧化硅、碳氧化硅或氮氧化硅。在回蚀刻工艺之后，衬垫284可以具有在约6nm与约10nm之间的厚度。注意，为了更好地示出衬垫284，在图8a中省略了与横截面d-d’相交的结构。图8d示出了沿着横截面d-d’的结构。
33.参考图1和图9a至图9e，方法100包括框114，其中引导开口282延伸穿过联合栅极结构250以形成栅极切割开口286。在框114处，执行各向异性蚀刻工艺以延伸引导开口282以形成栅极切割开口286。在一些实施例中，栅极切割开口286终止于栅极sac介电层256上或中。如图9a、图9b和图9e所示，由于各向异性蚀刻工艺以较慢的速率蚀刻衬垫284、栅极间隔件216和栅极sac介电层256，所以这些结构限制了框114处的蚀刻工艺并且限定了栅极切割开口286的边界。在一些实施方式中，框114处的各向异性蚀刻工艺可以是使用氯(cl2)、氧气(o2)、三氟化硼(bcl3)、四氟化碳(cf4)或它们的组合的干蚀刻工艺。注意，为了更好地示出栅极切割开口286中的部件，图9a中省略了与横截面d-d’相交的结构。图9d示出了沿着横截面d-d’的结构。如图9a和图9e所示，栅极切割开口286将联合栅极结构250分成第一栅极段250-1和第二栅极段250-2。
34.参考图1和图10a至图10e，方法100包括框116，其中在栅极切割开口286中沉积介电材料以形成栅极切割部件288。在一些实施例中，可以使用等离子体增强cvd(pecvd)、高密度等离子体cvd(hdpcvd)或cvd沉积用于栅极切割部件288的介电材料。在一些情况下，用于栅极切割部件288的介电材料可以包括氮化硅、碳氮化硅、碳氮氧化硅、碳氧化硅或氮氧化硅。在栅极切割部件288和衬垫284之间，栅极切割部件288由低k介电材料形成以减小寄生电容，并且衬垫284更耐蚀刻以保护栅电极层，诸如其中的功函层。在一些可选实施例中，栅极切割部件288可以是单层或多层。当栅极切割部件288是多层时，栅极切割部件288可以包括与栅极段接触的介电衬垫和通过介电衬垫与栅极段间隔开的介电填充物。介电衬垫和介电填充物可以由不同的材料形成。例如，介电衬垫是无氧的，而介电填充物包括氧。对于另一个示例，介电衬垫的介电常数可以大于介电填充物的介电常数。当栅极切割部件288是多层时，介电衬垫的厚度可以在约1nm至约6nm之间。注意，为了更好地示出栅极切割部件288中的部件，图10a中省略了与横截面d-d’相交的结构。图10d示出了沿着横截面d-d’的结构。
35.参考图1和图11a至图11e，方法100包括框118，其中用后侧介电层290替换第一基底部分202-1和第二基底部分202-2。如图10a、图10c、图10d和图10e所示，在框116处的操作结束时，第一基底部分202-1和第二基底部分202-2被由不同材料形成的部件围绕，包括隔离部件204、衬垫284和后侧接触件270。这种布置允许选择性地去除第一基底部分202-1和第二基底部分202-2。在一些实施例中，可以使用选择性湿蚀刻或选择性干蚀刻来选择性地去除第一基底部分202-1和第二基底部分202-2。示例选择性湿蚀刻工艺可以包括使用乙二胺邻苯二酚(edp)、四甲基氢氧化铵(tmah)、硝酸(hno3)、氢氟酸(hf)、氨(nh3)、氟化铵(nh4f)或合适的湿蚀刻剂。示例选择性干蚀刻工艺可以包括六氟化硫(sf6)、氢气(h2)、氨气(nh3)、氢氟酸(hf)、四氟化碳(cf4)、氩气或它们的混合物。然后沉积后侧介电层290以替换去除的第一基底部分202-1和第二基底部分202-2。后侧介电层290可以包括氧化硅、氮化硅、碳化硅、碳氮氧化硅、氮氧化硅或碳氮化硅，并且可以使用旋涂、cvd、fcvd或等离子体增强cvd(pecvd)来沉积。在一些实施方式中，后侧介电层290可以由高k介电材料形成以提供对栅极结构的足够保护，即使高k介电材料可以稍微增加寄生电容。在一些实施例中，如果后侧介电层290包括氧，则在沉积后侧介电层290之前，可以使用cvd、ald或合适的沉积技术在工件200的后侧上方沉积保护衬垫。保护衬垫用于将后侧介电层290与相邻结构间隔开，并且可以包括氮化硅。可以执行诸如cmp工艺的平坦化工艺以去除过量的材料，使得后侧介电层290、隔离部件204、栅极切割部件288、衬垫284和后侧接触件270的顶面共面。注意，为了更好地示出后侧介电层290中的部件，图11a中省略了与横截面d-d’相交的结构。图11d示出了沿着横截面d-d’的结构。
36.参考图1和图11a至图11e，方法100包括框120，其中形成后侧电源轨292。后侧电源轨292的形成可以包括沉积绝缘层294(在图11a中未明确示出，但是在图11b至图11e中示出)，图案化绝缘层294以形成电源轨沟槽以及在电源轨沟槽中形成后侧电源轨292。绝缘层294可以具有类似于ild层234的组分。绝缘层294沉积在工件200的后侧上方，包括后侧介电层290、后侧接触件270、隔离部件204、衬垫284和栅极切割部件288上方。然后，在绝缘层294中图案化电源轨沟槽。在一个或多个电源轨沟槽中暴露后侧接触件270。之后，将金属填充材料沉积到电源轨沟槽中以形成电耦接至后侧接触件270的后侧电源轨292。在一些实施例
中，后侧电源轨中的金属填充材料可以包括钛(ti)、钽(ta)、氮化钛(tin)、氮化钽(tan)、钌(ru)、钨(w)、钴(co)、铝(al)、钼(mo)或它们的组合。在一些实施方式中，可以在沉积金属填充材料之前可选地沉积阻挡层，以将金属填充材料与绝缘层分隔开。阻挡层可以包括氮化钛(tin)、氮化钽(tan)、氮化钴(con)、氮化镍(nin)或氮化钨(wn)。当形成阻挡层时，可以将阻挡层和金属填充材料都视为后侧电源轨292的部分。可以使用pvd、cvd、ald或化学镀来沉积阻挡层和金属填充层。可以执行诸如cmp工艺的平坦化工艺以去除绝缘层上方的过量材料。虽然未明确示出，但是可以在绝缘层294和后侧电源轨292上方形成进一步的互连结构。
37.在图11b中，栅极切割部件288包括沿着x方向设置在栅极间隔件216之间的下部部分和设置在衬垫284之间的上部部分。沿着x方向，下部部分包括第一宽度w1，上部部分包括第二宽度w2。在一些情况下，第一宽度w1可以在约6nm至约22nm之间，并且第二宽度w2可以在约4nm至约22nm之间。下部部分包括沿着z方向的第一高度h1，上部部分包括沿着z方向的第二高度h2。第一高度h1和第二高度h2之和可以在约10nm至约80nm之间。参考图11c，在框120处的操作结束时，后侧接触件270可以包括在约20nm至约40nm之间的第三高度h3。参考图10e，沿着y方向，栅极切割部件的下部部分设置在栅极段的栅电极部分之间，而上部部分设置在衬垫284之间。图11a至图11e中的工件200上下颠倒。当将图11a至图11e中的工件200翻转回到直立位置时，隔离层294将在底部，并且栅极sac介电层256将在顶部。
38.虽然图7a、图7b和图7e示出了作为框110处的操作的结果，引导开口282包括基本垂直的侧壁，预期具有锥形侧壁的引导开口。参考图12。当框110处的蚀刻工艺没有足够的各向异性和选择性时，在框110处也蚀刻帽层272、第一基底部分202-1和第二基底部分202-2，得到锥形引导开口2820。参考图13，锥形引导开口2820可以具有对后续工艺的波纹效应。如图13所示，沉积在锥形引导开口2820中的衬垫284和锥形栅极切割部件2880也继承锥形轮廓。当沿着x方向观察时，代替现在的楔形基底部分的后侧介电层290也可以包括楔形形状。图13还示出了可选实施例，其中栅极切割开口或锥形栅极切割部件2880完全延伸穿过栅极sac介电层256。如图13所示，锥形栅极切割部件2880可以包括锥形尖端部分，该尖端部分穿过栅极sac介电层256进入蚀刻停止层(esl)212和顶部层间介电(ild)层210。esl212和顶部ild层210可以是前侧互连结构的部分。esl 212的组分可以类似于cesl 232，并且顶部ild层210的组分可以类似于ild层234。如图13所示，锥形栅极切割部件2880可以具有在约3nm至约100nm之间的过蚀刻深度d。
39.本发明的栅极切割部件可以跨越多于一个的联合栅极结构。参考图14，可以在方法100的框110处形成跨越第一联合栅极结构2500和第二联合栅极结构2502的第一缝隙引导开口2822。然后参考图15，在形成衬垫284之后，第一缝隙引导开口2822向下延伸穿过第一联合栅极结构2500和第二联合栅极结构2502，以形成第一缝隙栅极切割开口2860。第一缝隙栅极切割开口2860不仅将第一联合栅极结构2500分成两个栅段，而且将第二联合栅极结构2502分成两个栅段。在图15中表示的一些实施方式中，形成第一缝隙栅极切割开口2860的蚀刻工艺可以比蚀刻cesl 232和ild层234更快地蚀刻联合栅极结构。结果，可以形成介电岛298。图15还示出了第一缝隙栅极切割开口2860可以包括过冲部分2830，过冲部分2830延伸穿过栅极sac介电层256下方的esl 212和顶部ild层210。在这些可选实施例中，如图16所示，框116处的操作可以形成第一缝隙栅极切割部件2880，第一缝隙栅极切割部件2880通常跟踪第一缝隙栅极切割开口2860的形状。当从y方向观察时，第一缝隙栅极切割部
件2880包括腿部300并且跨越介电岛298。第一缝隙栅极切割部件2880的组分可以类似于上述的栅极切割部件288。图16中的工件200上下翻转。当图16中的工件200被翻转回直立位置时，隔离部件204将在底部，并且两个腿部300将指向上方。
40.本发明的栅极切割部件可以跨越缝隙源极/漏极接触件。参考图17，可以在方法100的框110处形成跨越第一联合栅极结构2500、第二联合栅极结构2502和缝隙源极/漏极接触件302的第二缝隙引导开口2824。然后参考图18，在形成衬垫284之后，第二缝隙引导开口2824向下延伸穿过第一联合栅极结构2500和第二联合栅极结构2502，以形成第二缝隙栅极切割开口2862。第二缝隙栅极切割开口2862不仅将第一联合栅极结构2500分成沿着y方向对准的两个栅极段，而且还将第二联合栅极结构2502分成沿着y方向对准的两个栅极段。在图18表示的一些实施方式中，形成第二缝隙栅极切割开口2862的蚀刻工艺可以比缝隙源极/漏极接触件302更快地蚀刻联合栅极结构。结果，可以形成金属岛304。图18还示出了第二缝隙栅极切割开口2862可以包括过冲部分2830，该过冲部分2830延伸穿过栅极sac介电层256下方的esl 212和顶部ild层210。在这些可选实施例中，如图19所示，框116处的操作可以形成第二缝隙栅极切割部件2882，该第二缝隙栅极切割部件2882通常跟踪第二缝隙栅极切割开口2862的形状。当从y方向观察时，第二缝隙栅极切割部件2882包括腿部300并且跨越金属岛304。第二缝隙栅极切割部件2882的组分可以类似于上述栅极切割部件288。图19中的工件200上下翻转。当将图19中的工件200翻转回到直立位置时，隔离部件204将在底部并且两个腿部300将指向上方。
41.本发明的实施例提供了优点。例如，本发明的方法从工件的后侧形成栅极切割部件。使用在工件的后侧和帽层上的结构，本发明的栅极切割开口的形成是自对准的，并且不依赖于光刻工艺的高分辨率或高覆盖精度。
42.在一个示例性方面中，本发明针对一种半导体器件。该半导体器件包括：第一栅极结构，设置在第一后侧介电部件上方；第二栅极结构，设置在第二后侧介电部件上方；栅极切割部件，从第一栅极结构和第二栅极结构之间连续地延伸至第一后侧介电部件和第二后侧介电部件之间；以及衬垫，设置在栅极切割部件和第一后侧介电部件之间以及栅极切割部件和第二后侧介电部件之间。
43.在一些实施例中，第一栅极结构和第二栅极结构设置在衬垫上方。在一些实施方式中，半导体器件还可以包括栅极间隔件，栅极间隔件从第一栅极结构的侧壁延伸至第二栅极结构的侧壁，并且栅极切割部件与栅极间隔件接触。在一些情况下，栅极切割部件与第一栅极结构和第二栅极结构直接接触。在一些情况下，半导体器件还可以包括：自对准接触(sac)介电层，设置在第一栅极结构和第二栅极结构上方；蚀刻停止层，位于sac介电层上方；以及介电层，位于蚀刻停止层上方。栅极切割部件延伸至sac介电层、蚀刻停止层和介电层中。在一些实施例中，第一后侧介电部件包括氧化硅、氮化硅、碳化硅、碳氮氧化硅、氮氧化硅或碳氮化硅。在一些实施例中，衬垫包括氮化硅、碳氮化硅、碳氮氧化硅、碳氧化硅或氮氧化硅。在一些情况下，栅极切割部件包括氮化硅、碳氮化硅、碳氮氧化硅、碳氧化硅或氮氧化硅。
44.在另一个示例性方面中，本发明针对一种半导体结构。半导体结构包括：介电层；接触蚀刻停止层(cesl)，设置在介电层上方；隔离部件，设置在cesl上方；以及栅极切割部件，延伸穿过隔离部件、cesl和介电层。栅极切割部件设置在第一栅极结构和第二栅极结构
之间以及第三栅极结构和第四栅极结构之间。
45.在一些实施例中，第一栅极结构和第二栅极结构沿着一个方向对准，并且第三栅极结构和第四栅极结构沿着该方向对准。在一些实施方式中，栅极切割部件通过衬垫与隔离部件间隔开。在一些情况下，介电层设置在蚀刻停止层和顶部介电层上方，并且栅极切割部件包括两个腿部，每个腿部延伸至蚀刻停止层和顶部介电层中。在一些实施例中，半导体结构还可以包括设置在两个腿部之间的金属部件，使得栅极切割部件跨越金属部件。在一些实施例中，半导体结构还可以包括设置在两个腿部之间的介电部件，使得栅极切割部件跨越介电部件。
46.在又一个示例性方面，本发明针对一种方法。该方法包括在工件的第一衬底部分上方形成第一多个沟道构件并且在工件的第二衬底部分上方形成第二多个沟道构件，第一衬底部分和第二衬底部分通过隔离部件间隔开，形成联合栅极结构以包裹第一多个沟道构件中的每个和第二多个沟道构件中的每个，将工件翻转，在翻转之后，穿过隔离部件形成引导开口，将引导开口延伸穿过联合栅极结构以形成栅极切割开口，该栅极切割开口将联合栅极结构分成第一栅极结构和第二栅极结构，并且在延伸之后，在栅极切割开口中沉积介电材料以形成栅极切割部件。
47.在一些实施例中，该方法还可以包括在形成引导开口之前，使第一衬底部分和第二衬底部分凹进，并且在凹进之后，在第一衬底部分和第二衬底部分上方沉积帽层。在一些实施方式中，引导开口的形成包括在帽层和隔离部件上方沉积硬掩模，图案化硬掩模以暴露隔离部件的部分和帽层的部分，以及使用图案化的硬掩模和帽层作为蚀刻掩模，蚀刻隔离部件。在一些情况下，帽层包括氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、钴(co)、钛(ti)、钽(ta)、钌(ru)或钨(w)。在一些实施例中，该方法还可以包括在形成引导开口之后，在引导开口的侧壁上方沉积衬垫。在一些情况下，该方法还可以包括在翻转之前，在联合栅极结构上方形成自对准接触(sac)介电层。该延伸还使引导开口延伸穿过sac介电层。
48.前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。