半导体元件及其制备方法与流程

1.本技术案主张2020年8月11日申请的美国正式申请案第16/990,676号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
2.本公开是关于一种半导体元件及其制备方法。特别是有关于一种具有石墨烯导电结构的半导体元件结构及其制备方法。


背景技术：

3.对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同型态与尺寸规模，是整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同型态的半导体装置的整合(integration)。
4.在一半导体元件中，一内连接结构是用于电性连接在一集成电路的不同层或是相同层中的多个导电元件。然而，随着半导体元件的按比例缩小，相邻导电元件之间的间隔是逐渐缩小，其是可缩减内连接结构的制程裕度(process window)。因此，在半导体元件中制造内连接结构则越来越困难。
5.上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。


技术实现要素：

6.本公开的一实施例提供一种半导体元件。该半导体元件具有一第一栅极结构，设置在一半导体基底上；以及一第一源极/漏极区，设置在该半导体基底中，并邻近该第一栅极结构设置。该半导体元件亦具有一第一硅化物层，设置在该半导体基底中，且设置在该第一源极/漏极区上；以及一石墨烯导电结构，设置在该第一硅化物层上。该半导体元件还具有一第一介电层，覆盖该第一栅极结构；以及一第二介电层，设置在该第一介电层上。该石墨烯导电结构是被该第一介电层以及该第二介电层所围绕。
7.在一实施例中，该半导体元件还包括一阻障层，设置在该石墨烯导电结构与该第一介电层之间，以及在该石墨烯导电结构与该第二介电层之间。在一实施例中，该阻障层是直接接触该第一硅化物层。在一实施例中，该石墨烯导电结构是直接接触该第一硅化物层。在一实施例中，该半导体元件还包括一第二栅极结构，设置在该半导体基底上，其中该第一源极/漏极区、该第一硅化物层以及该石墨烯导电结构是设置在该第一栅极结构与该第二栅极结构之间，且该第二栅极结构是被该第一介电层所覆盖。
8.在一实施例中，该半导体元件包括一单元区以及一周围电路区，且其中该第一栅极结构、该第一源极/漏极区、该第一硅化物层以及该石墨烯导电结构是设置在该单元区中。在一实施例中，该半导体元件的该周围电路区是包括：一第二源极/漏极区，设置在该半
导体基底中；一第二硅化物层，设置在该半导体基底中，以及设置在该第二源极/漏极区上；以及一金属导电结构，设置在该第二硅化物层上。
9.本公开的另一实施例提供一种半导体元件。该半导体元件具有一第一源极/漏极区以及一第二源极/漏极区，设置在一半导体基底中。该第一源极/漏极区设置在一单元区中，且该第二源极/漏极区设置在一周围电路区中。该半导体元件亦具有一第一栅极结构以及一第二栅极结构，设置在该半导体基底中，且设置在该单元区中。该第一源极/漏极区是位在该第一栅极结构与该第二栅极结构之间。该半导体元件还具有一石墨烯导电结构，设置在该单元区中，且设置在该第一源极/漏极区上；以及一第一金属导电结构，设置在该周围电路区中，且设置在该第二源极/漏极区上。
10.在一实施例中，该半导体元件还包括一阻障层，是将该石墨烯导电结构与该第一介电层以及该第二介电层分开。在一实施例中，该半导体元件还包括：一第一硅化物层，设置在该石墨烯导电结构与该第一源极/漏极区之间，其中该石墨烯导电结构是直接接触该第一硅化物层。此外，该半导体元件具有一第二硅化物层，设置在该第一金属导电结构与该第二源极/漏极区之间。在一实施例中，该半导体元件还包括：一第三源极/漏极区，设置在该半导体基底中，且设置在该周围电路区中；一第三硅化物层，设置在该第三源极/漏极区上；以及一第二金属导电结构，设置在该周围电路区中，以及设置在该第三硅化物层上，其中该第一金属导电结构与该第二金属导电结构是由钨所制。
11.在一实施例中，该半导体元件还包括：一第一介电层，围绕该石墨烯导电结构、该第一金属导电结构以及该第二金属导电结构的各下部；以及一第二介电层，围绕该石墨烯导电结构、该第一金属导电结构以及该第二金属导电结构的各上部。在一实施例中，该石墨烯导电结构包括一第一石墨烯导体以及一第二石墨烯导体，该第二石墨烯导体接合到该第一石墨烯导体上，该第一石墨烯导体是被该第一介电层所围绕，且该第一石墨烯导体是直接接触该第一介电层，以及该第二石墨烯导体是被该第二介电层所围绕，且该第二石墨烯导体是直接接触该第二介电层。
12.本公开的另一实施例提供一种半导体元件。该半导体元件具有一第一半导体晶粒以及一第二半导体晶粒，该第二半导体晶粒是接合到该第一半导体晶粒上。该第一半导体晶粒包括：一半导体基底；一第一源极/漏极区，设置在该半导体基底中；以及一第一硅化物层，设置在该半导体基底中，且设置在该第一源极/漏极区上。该第一半导体晶粒亦具有一栅极结构，设置在该半导体基底上，且邻近该第一源极/漏极区设置；以及一第一介电层，设置在该半导体基底上，并围绕该栅极结构设置。该第二半导体晶粒具有一第二介电层，是面对该第一半导体晶粒的该第一介电层。该第一半导体晶粒还包括一石墨烯导电结构，是穿经该第一半导体晶粒的该第一介电层以及该第二半导体晶粒的该第二介电层。该石墨烯导电结构是电性连接到该第一硅化物层。
13.在一实施例中，该石墨烯导电结构直接接触该第一半导体晶粒的该第一介电层以及该第二半导体晶粒的该第二介电层。在一实施例中，该栅极导电结构包括一第一石墨烯导体以及一第二石墨烯导体，该第二石墨烯导体接合到该第一石墨烯导体上，该第一石墨烯导体是被该第一半导体晶粒的该第一介电层所围绕，且该第二石墨烯导体是被该第二半导体晶粒的该第二介电层所围绕。在一实施例中，该半导体元件包括一单元区以及一周围电路区，该周围电路区是邻近该单元区设置，且其中该第一源极/漏极区、该第一硅化物层、
该栅极结构以及该石墨烯导电结构是设置在该单元区中。
14.在一实施例中，该半导体元件的该周围电路区包括：一第二源极/漏极区以及一第二硅化物层，设置在该第一半导体晶粒的该半导体基底中，其中该第二硅化物层设置在该第二源极/漏极区上。此外，该半导体元件的该周围电路区具有一金属导电结构，是被该第一半导体晶粒的该第一介电层以及该第二半导体晶粒的该第二介电层所围绕。在一实施例中，该金属导电结构包括一第一金属导体以及一第二金属导体，该第一金属导体位在该第一半导体晶粒中，该第二金属导体位在该第二半导体晶粒中，且接合到该第一金属导体上，且其中该半导体元件还包括：一第一阻障层，是将该第一金属导体与该第一半导体晶粒的该第一介电层分开；以及一第二阻障层，是将第二金属导体与该第二半导体晶粒的该第二介电层分开。在一实施例中，该金属导电结构的该第一金属导体是借由该第一阻障层而与该第二硅化物层分开。
15.在本公开中是已提供半导体元件的多个实施例。在一些实施例中，该半导体元件具有一石墨烯导电结构，该石墨烯导电结构位在一单元区(cell region)中，且该石墨烯导电结构是当成一内连接结构使用。举例来说，该石墨烯导电结构设置在一装置元件(例如一源极/漏极区)上，而该石墨烯导电结构是用于电性连接该装置元件到形成在石墨烯导电结构上的其他装置元件。该石墨烯导电结构是经配置以降低该半导体元件的阻抗(resistance)。因此，可提升该半导体元件的操作速度，其是大大地改善整体元件效能。
16.上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
17.参阅实施方式与权利要求合并考量图式时，可得以更全面了解本技术案的揭示内容，图式中相同的元件符号是指相同的元件。
18.图1为依据本公开一些实施例一种半导体元件的剖视示意图。
19.图2为依据本公开一些实施例一种改良半导体元件的剖视示意图。
20.图3为依据本公开一些实施例一种半导体元件的制备方法的流程示意图。
21.图4为依据本公开一些实施例一种改良半导体元件的制备方法的流程示意图。
22.图5为依据本公开一些实施例在形成该半导体元件期间形成依图案化遮罩的一中间阶段的剖视示意图。
23.图6为依据本公开一些实施例在形成该半导体元件期间形成多个栅极结构的一中间阶段的剖视示意图。
24.图7为依据本公开一些实施例在形成该半导体元件期间形成多个源极/漏极区的一中间阶段的剖视示意图。
25.图8为依据本公开一些实施例在形成该半导体元件期间形成多个栅极间隙子的一中间阶段的剖视示意图。
26.图9为依据本公开一些实施例在形成该半导体元件期间形成多个硅化物层的一中间阶段的剖视示意图。
27.图10为依据本公开一些实施例在形成该半导体元件期间形成一第一介电层以及一第二介电层的一中间阶段的剖视示意图。
28.图11为依据本公开一些实施例在形成该半导体元件期间蚀刻该第一介电层与该第二介电层，以形成一开口在一单元区(cell region)中的一中间阶段的剖视示意图。
29.图12为依据本公开一些实施例在形成该半导体元件期间形成一阻障材料，以给在该单元区中的该开口加衬垫的一中间阶段的剖视示意图。
30.图13为依据本公开一些实施例在形成该半导体元件期间蚀刻在该单元区中的该阻障材料的一中间阶段的剖视示意图。
31.图14为依据本公开一些实施例在形成该半导体元件期间形成一石墨烯导电结构在该单元区中的一中间阶段的剖视示意图。
32.图15为依据本公开一些实施例在形成该半导体元件期间蚀刻该第一介电层与该第二介电层，以形成多个开口在一周围电路区(peripheral circuit region)中的一中间阶段的剖视示意图。
33.图16为依据本公开一些实施例在形成该半导体元件期间形成一阻障材料，以给在该周围电路区中的所述开口加衬垫的一中间阶段的剖视示意图。
34.图17为依据本公开一些实施例在形成该半导体元件期间蚀刻在该周围电路区中的该阻障材料的一中间阶段的剖视示意图。
35.图18为依据本公开一些实施例在形成该改良半导体元件期间形成一开口在第一半导体晶粒的一单元区中的一中间阶段的剖视示意图。
36.图19为依据本公开一些实施例在形成该改良半导体元件期间形成一第一石墨烯导体在该第一半导体晶粒的该单元区中，以及形成多个开口在该第一半导体晶粒的一周围电路区中的一中间阶段的剖视示意图。
37.图20为依据本公开一些实施例在形成该改良半导体元件期间形成多个第一金属导体在该第一半导体晶粒的该周围电路区中的一中间阶段的剖视示意图。
38.图21为依据本公开一些实施例在形成该改良半导体元件期间形成一第二石墨烯导体在一第二半导体晶粒的一单元区中，以及形成多个第二金属导体在该第二半导体晶粒的一周围电路区中的一中间阶段的剖视示意图。
39.图22为依据本公开一些实施例具有多个存储器胞的一阵列的一例示集成电路的部分结构示意图。
40.其中，附图标记说明如下：
41.100：半导体元件结构
42.101：半导体基底
43.103：栅极介电材料
44.103a：栅极介电层
45.103b：栅极介电层
46.105：栅极电极材料
47.105a：栅极电极层
48.105b：栅极电极层
49.107：栅极罩盖材料
50.107a：栅极罩盖层
51.107b：栅极罩盖层
52.109：图案化遮罩
53.111a：栅极结构
54.111b：栅极结构
55.113a：源极/漏极区
56.113b：源极/漏极区
57.113c：源极/漏极区
58.115a：栅极间隙子
59.115b：栅极间隙子
60.117a：硅化物层
61.117b：硅化物层
62.117c：硅化物层
63.121：第一介电层
64.123：第二介电层
65.125：图案化遮罩
66.130：开口
67.140：开口
68.140’：开口
69.145：阻障材料
70.145a：阻障层
71.147：石墨烯导电结构
72.149：图案化遮罩
73.150a：开口
74.150a’：开口
75.150b：开口
76.150b’：开口
77.153：阻障材料
78.153a：阻障层
79.153b：阻障层
80.155：图案化遮罩
81.157a：金属导电结构
82.157b：金属导电结构
83.200：半导体元件
84.200a：第一半导体晶粒
85.200b：第二半导体晶粒
86.201：第一半导体基底
87.203a：栅极介电层
88.203b：栅极介电层
89.205a：栅极电极层
90.205b：栅极电极层
91.207a：栅极罩盖层
92.207b：栅极罩盖层
93.211a：栅极结构
94.211b：栅极结构
95.213a：源极/漏极区
96.213b：源极/漏极区
97.213c：源极/漏极区
98.215a：栅极间隙子
99.215b：栅极间隙子
100.217a：硅化物层
101.217b：硅化物层
102.217c：硅化物层
103.221：第一介电层
104.225：图案化遮罩
105.240：开口
106.247：第一石墨烯导体
107.249：图案化遮罩
108.250a：开口
109.250b：开口
110.253a：阻障层
111.253b：阻障层
112.257a：金属导电结构
113.257b：金属导电结构
114.261：第二半导体基底
115.263：第二介电层
116.265：第二石墨烯导体
117.267a：阻障层
118.267b：阻障层
119.269a：第二金属导体
120.269b：第二金属导体
121.271：石墨烯导电结构
122.275a：第一金属导体
123.257b：第一金属导体
124.1000：存储器元件
125.30：存储器胞
126.31：场效晶体管
127.33：电容器
128.35：漏极
129.37：源极
130.39：栅极
131.a：单元区
132.b：周围电路区
133.bl：位元线
134.wl：字元线
135.10：制备方法
136.s11：步骤
137.s13：步骤
138.s15：步骤
139.s17：步骤
140.s19：步骤
141.s21：步骤
142.30：方法
143.s31：步骤
144.s33：步骤
145.s35：步骤
146.s37：步骤
147.s39：步骤
148.s41：步骤
149.s43：步骤
具体实施方式
150.本公开的以下说明伴随并入且组成说明书的一部分的图式，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
151.「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
152.为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
153.应当理解，以下公开内容提供用于实作本发明的不同特征的诸多不同的实施例或
实例。以下阐述组件及排列形式的具体实施例或实例以简化本公开内容。当然，该些仅为实例且不旨在进行限制。举例而言，元件的尺寸并非仅限于所公开范围或值，而是可相依于制程条件及/或装置的所期望性质。此外，以下说明中将第一特征形成于第二特征「之上」或第二特征「上」可包括其中第一特征及第二特征被形成为直接接触的实施例，且亦可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。为简洁及清晰起见，可按不同比例任意绘制各种特征。在附图中，为简化起见，可省略一些层/特征。
154.此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
155.图1为依据本公开一些实施例一种半导体元件100的剖视示意图。如图1所示，半导体元件100具有一半导体基底101、一第一介电层121以及一第二介电层123，第一介电层121设置在半导体基底101上，第二介电层123设置在第一介电层121上。半导体元件100亦具有源极/漏极区113a、113b、113c与硅化物层117a、117b、117c，以及栅极结构111a、11b与栅极间隙子115a、115b，源极/漏极区113a、113b、113c与硅化物层117a、117b、117c是设置在半导体基底101中，而栅极结构111a、11b与栅极间隙子115a、115b设置在第一介电层121中。
156.半导体元件100还具有一石墨烯导电结构147与金属导电结构157a、157b以及阻障层145a、153a、153b，石墨烯导电结构147与金属导电结构157a、157b是穿经第一介电层121以及第二介电层123，阻障层145a、153a、153b是将石墨烯导电结构147以及金属导电结构157a、157b与第一介电层121以及第二介电层123分开。此外，半导体元件100具有一单元区(cell region)a以及一周围电路区(peripheral circuit region)b，周围电路区b是邻近单元区a设置。在一些实施例中，源极/漏极区113a、硅化物层117a、栅极结构111a、111b、栅极间隙子115a、115b、石墨烯导电结构147以及阻障层145a是位在单元区a中，而源极/漏极区113b、113c、硅化物层117b、117c、金属导电结构157a、157b以及阻障层153a、153b是位在周围电路区b中。
157.依据一些实施例，在单元区a中，石墨烯导电结构147是设置在栅极结构111a与111b之间，且石墨烯导电结构147经由硅化物层117a而电性连接到源极/漏极区113a。虽然仅绘示一个石墨烯导电结构147，但其是了解多于一个石墨烯导电结构147可实施在半导体元件100的单元区a中。在一些实施例中，半导体元件100是为一动态随机存取存储器(dram)，且石墨烯导电结构147是当成用于dram的一位元线(bl)接触或一电容器接触使用。
158.依据一些实施例，在周围电路区b中，金属导电结构157a经由硅化物层117b与阻障层153a而电性连接到源极/漏极区113b，金属导电结构157b经由硅化物层117c而电性连接到源极/漏极区113c。虽然仅绘示两个金属导电结构157a与157b，但其是了解多于两个金属导电结构是可实施在半导体元件100的周围电路区b中。再者，依据一些实施例，第一介电层121是围绕石墨烯导电结构147与金属导电结构157a、157b的各下部设置，且第二介电层123是围绕石墨烯导电结构147与金属导电结构157a、157b的各上部设置。
159.图2为依据本公开一些实施例一种改良半导体元件200的剖视示意图，而改良的半
导体元件200是为半导体元件100的另一实施例。在图1及图2中，类似的元件编号是表示相同或类似的特征及/或材料。请参考图2，半导体元件200具有一第一半导体晶粒200a以及一第二半导体晶粒200b，而第二半导体晶粒200b是接合到第一半导体晶粒200a上。
160.第一半导体晶粒200a具有一第一半导体基底201以及一第一介电层221，而第一介电层221是设置在第一半导体基底201上。第一半导体晶粒200a亦具有源极/漏极区213a、213b、213c与硅化物层217a、217b、217c，以及栅极结构211a、211b与栅极间隙子215a、215b，而源极/漏极区213a、213b、213c与硅化物层217a、217b、217c是设置在第一半导体基底201中，栅极结构211a、211b与栅极间隙子215a、215b则设置在第一介电层221中。第一半导体晶粒200a还具有一第一石墨烯导体247与第一金属导体257a、257b，以及阻障层253a、253b，而第一石墨烯导体247与第一金属导体257a、257b是穿经第一介电层221，阻障层253a、253b是将第一金属导体257a、257b与第一介电层221分开。
161.第二半导体晶粒200b具有一第二半导体基底261以及一第二介电层263。在一些实施例中，第二半导体晶粒200b是以面对第一介电层221的第二介电层263而接合到第一半导体晶粒200a。第二半导体晶粒200b亦具有一第二石墨烯导体265与第二金属导体269a、269b，以及阻障层267a、267b，而第二石墨烯导体265与第二金属导体269a、269b是穿经第二介电层263，阻障层267a、267b则将第二金属导体269a、269b与第二介电层263分开。在一些实施例中，第二石墨烯导体265是接合到第一石墨烯导体247上，以形成一石墨烯导电结构271，且第二金属导体269a、269b是接合到第一金属导体257a、257b，以分别形成金属导电结构257a、257b。
162.类似于半导体元件100，半导体元件200具有一单元区a以及一周围电路区b，而周围电路区b是邻近单元区a设置。在一些实施例中，源极/漏极区213a、硅化物层217a、栅极结构211a、211b、栅极间隙子215a、215b以及石墨烯导电结构271(包括第一石墨烯导体247以及第二石墨烯导体265)是位在单元区a中。此外，源极/漏极区213b、213c、硅化物层217b、217c、金属导电结构275a、275b(包括第一金属导体247a、257b以及第二金属导体269a、269b)以及阻障层253a、253b、267a、267b是位在周围电路区中。
163.依据一些实施例，第一半导体晶粒200a的第一介电层221以及第二半导体晶粒200b的第二介电层263是围绕且直接接触石墨烯导电结构271，且石墨烯导电结构271是经由硅化物层217a而电性连接到源极/漏极区213a。虽然仅绘示一个石墨烯导电结构271，但其是了解一个以上的石墨烯导电结构271是可实施在半导体元件200的单元区a中。在一些实施例中，半导体元件200是为一动态随机存取存储器(dram)，且石墨烯导电结构271是当成用于dram的一位元线(bl)接触或一电容器接触。
164.依据一些实施例，在周围电路区b中，金属导电结构275a是经由硅化物层217b与阻障层253a而电性连接到源极/漏极区213b，且金属导电结构275b是经由硅化物层217c而电性连接到源极/漏极区213c。虽然仅绘示两个金属导电结构275a与275b，但其是了解两个以上的金属导电结构275a与275b是可实施在半导体元件200的周围电路区b中。
165.图3为依据本公开一些实施例一种半导体元件100的制备方法10的流程示意图，而制备方法10包括步骤s11、s13、s15、s17、s19以及s21。图4为依据本公开一些实施例一种改良半导体元件200的制备方法30的流程示意图，而方法30包括步骤s31、s33、s35、s37、s39、s41以及s43。图3的步骤s11到图s21以及图4的步骤s31到s43是结合下列图式进行详细描
述。
166.图5到图17为依据一些实施例形成半导体元件100的各中间阶段的剖视示意图。如图5所示，是提供半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。
167.另外或此外，半导体基底101可包括元素(elementary)半导体材料、化合物(compound)半导体材料，及/或合金半导体材料。元素半导体材料的例子可包括晶体硅、多晶硅、非晶硅、锗及/或钻石，但并不以此为限。化合物半导体元件的例子可包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，及/或锑化铟(indium antimonide)，但并不以此为限。合金半导体材料可包括sige、gaasp、alinas、algaas、gainas、gainp，及/或gainasp，但并不以此为限。
168.在一些实施例中，半导体基底101具有一外延层。举例来说，半导体基底101具有一外延层，是铺设在一块状(bulk)半导体上。在一些实施例中，半导体基底101为一绝缘体上覆半导体基底，其是可具有一基底、一埋入式氧化物层以及一半导体层，该埋入式氧化物层是位在该基底上，该半导体层是位在该埋入式氧化物层上，而该绝缘体上覆半导体基底是例如一绝缘体上覆硅(soi)基底、一绝缘体上覆硅锗(sgoi)基底，或绝缘体上覆锗(goi)基底。绝缘体上覆半导体基底可使用植氧分离(separation by implantation of oxygen，simox)技术、晶圆接合(wafer bonding)或其他适合的方法进行制造。
169.仍请参考图5，一栅极介电材料103、一栅极电极材料105以及一栅极罩盖材料107是依序形成在半导体基底101上，以及一图案化遮罩109是形成在栅极罩盖材料107上。在一些实施例中，栅极介电材料103、栅极电极材料105以及栅极罩盖材料107是从单元区a延伸到周围电路区b，且图案化遮罩109是形成在单元区a中。
170.在一些实施例中，栅极介电材料103是由下列材料所制：氧化硅、碳化硅、氮化硅、氮氧化硅、具有高介电常数(high-k)的一介电材料，或其组合；栅极电极材料105是由下列材料所制：多晶硅、一金属材料(例如铝、铜、钨、钛、钽)、一金属硅化物材料或其组合；以及栅极罩盖材料107硅由下列材料所制：氧化硅、碳化硅、氮化硅、氮氧化硅或其他可应用的材料。再者，栅极介电材料103、栅极电极材料105以及栅极罩盖材料107的形成，是可包括一热氧化制程、一化学气相沉积(cvd)制程、一物理气相沉积(pvd)制程、一原子层沉积(ald)制程、一旋转涂布制程或一其他可应用的制程。
171.接着，如图6所示，依据一些实施例，栅极介电材料103、栅极电极材料105以及栅极罩盖材料107可借由使用图案化遮罩109当作一遮罩以进行蚀刻，以便形成栅极结构111a与111b。对应的步骤是绘示在如图3所示的制备方法10中的步骤s11。
172.在一些实施例中，栅极结构111a具有一栅极介电层103a、一栅极电极层105a以及一栅极罩盖层107a，且栅极结构111b具有一栅极介电层103b、一栅极电极层105b以及一栅极罩盖层107b。再者，栅极结构111a与111b可借由一湿蚀刻制程、一干蚀刻制程或其组合所形成。在获得栅极结构111a与111b之后，是可移除图案化遮罩109。
173.如图7所示，依据一些实施例，在栅极结构111a与111b形成之后，源极/漏极区113a、113b、113c是形成在半导体基底101中。对应的步骤是绘示在如图3所示的制备方法10中的步骤s13。在一些实施例中，源极/漏极区113a是位在单元区a中，而源极/漏极区113b与113c是位在周围电路区b中。
174.在一些实施例中，源极/漏极区113a是邻近栅极结构111a与111b且位在栅极结构
111a与111b之间。在一些实施例中，源极/漏极区113a、113b、113c是借由一或多个离子植入制程所形成，且p型掺杂物，例如硼、镓或铟，或是n型掺杂物，例如磷或砷，是植入在半导体基底101中，以形成源极/漏极区113a、113b、113c，其是取决于半导体元件100的导电形态(conductivity type)。
175.接下来，如图8所示，依据一些实施例，栅极间隙子115a与115a是分别形成在栅极结构111a与111b的各侧壁上。在一些实施例中，源极/漏极区113a是部分被栅极间隙子115a与115b所覆盖。在一些实施例中，栅极间隙子115a与115b是由下列材料所制：氧化硅、碳化硅、氮化硅、氮氧化硅、其他可应用的介电材料或其组合。
176.在一些实施例中，栅极间隙子115a与115b的形成硅包括共形沉积一间隙子材料(图未示)在栅极结构111a、111b的各上表面与各侧壁上以及在半导体基底101的上表面上。沉积制程可包括一cvd制程、一pvd制程、一ald制程、一旋转涂布制程或其他可应用的制程。然后，间隙子材料可以一非等向性蚀刻制程进行蚀刻，其是垂直移除在所有位置处的相同数量的间隙子材料，并留下栅极间隙子115a、115b在栅极结构111a、111b的各侧壁上。在一些实施例中，蚀刻制程是为一干蚀刻制程。
177.在栅极间隙子115a、115b形成之后，硅化物层117a、117b、117c是分别形成在源极/漏极区113a、113b、113c上。对应的步骤是绘示在如图3所示的制备方法10中的步骤s15。在一些实施例中，硅化物层117a、117b、117c是形成在半导体基底101中。
178.在一些实施例中，一金属材料(图未示)是共形形成在图8的结构上，然后，执行一热制程以引起在半导体基底101处的硅与金属材料进行反应，进而形成硅化物层117a、117b、117c在源极/漏极区113a、113b、113c上。金属材料可包含钛、钨、钴或其组合，且热制程的温度可在大约700℃到750℃范围内。在反应之后，金属材料的未反应部分是可借由化学溶液(chemical solution)而进行选择性移除，而化学溶液是例如氨水溶液(ammonia solution)或过氧化氢(hydrogen peroxide)。
179.接着，如图10所示，依据一些实施例，一第一介电层121以及一第二介电层123是依序形成在半导体基底101上，以及具有一开口130的一图案化遮罩125是形成在第二介电层123上。对应的步骤是绘示在如图3所示的制备方法10中的步骤s17。在一些实施例中，栅极结构111a、111b与栅极间隙子115a、115b是被第一介电层121所围绕。在一些实施例中，栅极结构111a、111b与栅极间隙子115a、115b是被第一介电层121所覆盖。
180.在一些实施例中，第一介电层121具有多层，是由多个介电材料所制，例如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane，teos)氧化物、磷硅酸盐玻璃(phosphosilicate glass，psg)、硼磷硅酸盐玻璃(borophosphosilicate glass，bpsg)、低介电常数(low-k)介电材料及/或其他可应用的介电材料。第一介电层121可由下列制程所形成：cvd制程、pvd制程、ald制程、旋转涂布制程或其他可应用的制程。用于形成第二介电层123的一些材料及制程是类似于或相同于用于形成第一介电层121的材料与制程，且在文中不再重复其详细描述。
181.在一些实施例中，第一介电层121与第二介电层123是由不同材料所制。举例来说，第一介电层121是由bpsg所制，而第二介电层123是由teos氧化物所制。此外，依据一些实施例，图案化遮罩125的开口130是位在单元区a中，且直接在硅化物层117a上方。
182.接下来，如图11所示，依据一些实施例，第一介电层121与第二介电层123是借由使
用图案化遮罩125当作一遮罩以进行蚀刻，以使硅化物层117a借由一开口140而部分暴露。在一些实施例中，开口140是穿经第一介电层121与第二介电层123。开口140是可借由一湿蚀刻制程、一干蚀刻制程或其组合所形成。在获得开口140之后，是可移除图案化遮罩125。
183.如图12所示，依据一些实施例，在硅化物层117a部分暴露之后，一阻障材料145共形沉积在图11的结构上。在一些实施例中，阻障材料145是形成在第二介电层123的上表面上，并给开口140的各侧壁与下表面形成衬垫，以便获得一缩减的开口140’。在一些实施例中，硅化物层117a的暴露部分是被阻障材料145所覆盖。
184.在一些实施例中，阻障材料145是由下列材料所制：钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、钴钨(cow)、其他可应用的材料或其组合。再者，阻障材料145可由下列制程所形成：cvd制程、pvd制程、ald制程、一金属有机cvd(mocvd)制程、一喷溅制程、一镀覆制程或其他可应用的制程。
185.然后，如图13所示，依据一些实施例，一蚀刻制程是执行在阻障材料145上，以移除阻障材料145覆盖在第二介电层123的上表面的部分，以及移除阻障材料145覆盖在硅化物层117a的上表面的部分。在一些实施例中，在蚀刻制程之后是获得一阻障层145a，且阻障层145a是为阻障材料145在第一介电层121与第二介电层123上的保留部分。蚀刻制程可为一非等向性蚀刻制程，例如一反应式离子蚀刻(rie)制程。
186.如图14所示，依据一些实施例，在阻障层145a形成之后，一石墨烯导电结构147是形成在缩减的开口140’中。对应的步骤是绘示在如图3所示的制备方法10中的步骤s19。在一些实施例中，石墨烯导电结构147是位在单元区a中，并位在源极/漏极区113a上。在一些实施例中，石墨烯导电结构147是直接接触阻障层145a与硅化物层117a。
187.在一些实施例中，石墨烯导电结构147是由下列制程所形成：cvd制程、ald制程、一等离子体加强cvd制程或一等离子体加强ald制程。举例来说，在cvd制程或等离子体加强cvd制程中，用于形成石墨烯导电结构147的反应气体是可包括c
xhy and h2，反应气体的一流量(flow rate)是可在大约100sccm到大约1000sccm的范围内，一制程压力可在大约0.1torr到大约760torr的范围内，以及一制程温度可在大约25℃到大约1000℃的范围内，例如在大约25℃到大约425℃的范围内。
188.在等离子体加强cvd制程中，一等离子体功率可在大约50w到大约1000w的范围内。由于石墨烯为一低电阻导电材料，所以可降低经由装置元件(例如源极/漏极区113a以及在石墨烯导电结构147上的装置元件(图未示))所传送的信号的电阻-电容延迟。
189.接着，如图15所示，依据一些实施例，一图案化遮罩149是形成在图14的结构上，且第一介电层121与第二介电层123在周围电路区b中的部分，是借由使用图案化遮罩149当作一遮罩以进行蚀刻，以使硅化物层117a、117b、117c分别借由开口150a、150b而部分暴露。在一些实施例中，当图案化遮罩149覆盖在单元区a中的结构时，在单元区a中的结构是并未被蚀刻。开口150a与150b是可借由一湿蚀刻制程、一干蚀刻制程或其组合所形成。虽然在开口150a与150b形成在本公开中之后，图案化遮罩149保留在第二介电层123上，但是在开口150a与150b形成之后，是可移除图案化遮罩149。
190.如图16所示，依据一些实施例，在周围电路区b中的硅化物层117b与117c部分暴露之后，一阻障材料153是共形沉积在图15的结构上。在一些实施例中，阻障材料153是形成在图案化遮罩149的上表面上(若是在开口150a与150b形成之后移除图案化遮罩149的话，则
阻障材料153可形成在第二介电层123的上表面)，并给开口150a与150b的各侧壁与下表面形成衬垫，以便获得缩减的开口150a’与150b’。在一些实施例中，硅化物层117b与117c的各暴露部分并未被阻障材料153所覆盖。使用于形成阻障材料153的一些材料与制程，是类似于或相同于使用于形成拄杖材料145的材料与制程，且在文中不再重复其详细描述。
191.接下来，如图17所示，依据一些实施例，一图案化遮罩155是形成在图17的结构上，且阻障材料153是借由图案化遮罩155当作一遮罩以进行蚀刻，以使硅化物层117c借由阻障材料153的一保留部分而部分暴露。在一些实施例中，当图案化遮罩155覆盖在单元区a中的结构时，则并未蚀刻在单元区a中的结构。
192.再者，由于缩减的开口150a’与150b’(请参考图16)是被图案化遮罩155所填满，所以在阻障材料153的蚀刻制程之后并未暴露硅化物层117b。阻障材料153可借由一湿蚀刻制程、一干蚀刻制程或其组合所形成。在硅化物层117c部分暴露之后，是可移除图案化遮罩155。
193.如图1所示，依据一些实施例，在硅化物层117c部分暴露之后，一金属材料(图未示)是形成在缩减的开口150a’与150b’中，以及在阻障材料153的上表面上，且一平坦化制程是执行在金属材料上，以形成金属导电结构157a与157b分别在缩减的开口150a’与150b’中。对应的步骤是绘示在如图3所示的制备方法10中的步骤s21。在一些实施例中，金属导电结构157a﹐157b是位在周围电路区b中，且分别位在源极/漏极区113b、113c上。
194.在一些实施例中，虽然其他材料亦可使用，例如铝(al)、铜(cu)、钛(ti)、钽(ta)及/或类似物，但上述金属材料(例如金属导电结构157a与157b)是由钨所制。再者，金属材料可借由下列制程所形成：cvd制程、pvd制程、ald制程、mocvd制程、一喷溅制程、一镀覆制程或其他可应用的制程。此外，平坦化制程可包括化学机械平坦化(chemical mechanical planarization，cmp)制程，其是移除阻障材料153、图案化遮罩149以及金属材料位在第二介电层123上的各部分。
195.阻障材料153的各保留部分是形成阻障层153a以及阻障层153b，而阻障层153a是围绕金属导电结构157a设置，且阻障层153b是围绕金属导电结构157b设置。在一些实施例中，金属导电结构157a是借由阻障层153a而与硅化物层117b分开，且金属导电结构157b是直接接触硅化物层157c。在金属导电结构157a与157b形成之后，是获得半导体元件100。
196.在一些实施例中，是设置石墨烯导电结构147以电性连接在单元区a中的源极/漏极区113a到位在半导体元件100上的装置元件。因此，可降低半导体元件100的电阻，且可降低经由源极/漏极区113a与在半导体元件100上的装置元件传送的信号的电阻-电容延迟。因此，可提升半导体元件100的操作速度，其是大大地改善整体元件效能。
197.图18到图21为依据一些实施例在形成半导体元件200的各中间阶段的剖视示意图。如图18所示，一第一半导体晶粒200a具有一第一介电层221、源极/漏极区213a、213b、213c与硅化物层217a、217b、217c以及栅极结构211a、211b与栅极间隙子215a、215b；第一介电层221是形成在一第一半导体基底201上；源极/漏极区213a、213b、213c与硅化物层217a、217b、217c是形成在第一半导体基底201中；栅极结构211a、211b与栅极间隙子215a、215b是形成在第一介电层221中。对应的步骤是绘示在如图4所示的方法30中的步骤s31到s33。
198.为了简单，类似的特征及架构是不再重复描述。举例来说，第一半导体基底201可类似于半导体基底101；第一介电层221可类似于第一介电层121；源极/漏极区213a、213b、
213c可类似于源极/漏极区113a、113b、113c；硅化物层217a、217b、217c可类似于硅化物层117a、117b、117c；栅极结构211a、211b可类似于栅极结构111a、111b；而栅极间隙子215a、215b可类似于栅极间隙子115a、115b。
199.特别地是，栅极结构211a、211b可具有栅极介电层203a、203b、栅极电极层205a、205b以及栅极罩盖层207a、207b。用于形成栅极介电层203a、203b、栅极电极层205a、205b以及栅极罩盖层207a、207b的一些材料与制程，是类似于或相同于栅极介电层103a、103b、栅极电极层105a、105b以及栅极罩盖层107a、107b，且在文中不再重复描述。
200.仍请参考图18，依据一些实施例，一图案化遮罩225是形成在第一半导体晶粒200a上，且第一介电层221是使用图案化遮罩225当作一遮罩以进行蚀刻，以使在单元区a中的硅化物层217a借由一开口240而部分暴露。在一些实施例中，开口240穿经第一介电层221。开口240可借由一湿蚀刻制程、一干蚀刻制程或其组合所形成。在获得开口240之后，是可移除图案化遮罩225。
201.接着，如图19所示，依据一些实施例，一第一石墨烯导体247是形成在开口240中。对应的步骤是绘示在如图4所示的方法30中的步骤s35。在一些实施例中，第一石墨烯导体247是位在单元区a中，并位在源极/漏极区213a上。在一些实施例中，第一石墨烯导体247是直接接触硅化物层217a。用于形成第一石墨烯导体247的一些制程是类似于或相同于用于形成石墨烯导电结构147的制程，且在文中不再重复描述。
202.然后，如图19所示，依据一些实施例，一图案化遮罩249是形成在第一半导体晶粒200a上，且第一介电层221位在周围电路区b的部分是借由使用图案化遮罩249当作一遮罩以进行蚀刻，以使硅化物层217b、217c分别借由开口250a、250b而部分暴露。在一些实施例中，当图案化遮罩249覆盖在单元区a中的结构时，在单元区a中的结构并未被蚀刻。开口250a与250b是可借由一湿蚀刻制程、一干蚀刻制程或其组合所形成。在开口250a、250b形成之后，是可移除图案化遮罩249。
203.如图20所示，依据一些实施例，一阻障层253a以及一第一金属导体257a是形成在开口250a中，而一阻障层253b以及一第一金属导体257b是形成在开口250b中。对应的步骤是绘示在如图4所示的方法30中的步骤s37。
204.在一些实施例中，第一金属导体257a是借由阻障层253a而与硅化物层217b分开，且第一金属导体257b是直接接触硅化物层217c。用于形成阻障层253a、253b与第一金属导体257a、257b的一些材料与制程是类似于用于形成阻障层153a、153b以及金属导电结构157a、157b的材料与制程，且在文中不再重复描述。
205.如图21所示，一第二半导体晶粒200b是包括一第二半导体基底261以及一第二介电层263，而第二介电层263是形成在第二半导体基底261上。对应的步骤是绘示在如图4所示的方法30中的步骤s39。
206.在一些实施例中，第二半导体基底261是可为一集成电路(ic)芯片的一部分，而集成电路芯片是具有各式不同的被动与主动微电子元件，例如电阻器、电容器、电感器、二极管、p型场效晶体管(pfets)、n型场效晶体管(nfets)、金属氧化物半导体场效晶体管(mosfets)、互补金属氧化物半导体(cmos)晶体管、双极性接面晶体管(bjts)、侧向扩散mos(ldmos)晶体管、高电压晶体管、高频率晶体管、鳍式场效晶体管(finfets)、其他适合的ic元件或其组合。
207.取决于ic制造阶段，第二半导体基底261可包括各式不同材料层(例如介电层、半导体层及/或导电层)，是经配置以形成ic特征(例如掺杂区、绝缘特征、栅极特征、源极/漏极特征、内连接特征、其他特征或其组合)。为了清楚起见，是已简化第二半导体基底261。应当理解，多个额外的特征可加入到第二半导体基底261中。再者，用于形成第二半导体晶粒200b的第二介电层263的一些材料与制程，是类似于或相同于用于形成第一半导体晶粒200a的第一介电层221的材料与制程，且在文中不再重复描述。
208.仍请参考图21，第二半导体晶粒200b是具有一单元区a以及一周围电路区b，而周围电路区b是邻近单元区a设置。在一些实施例中，一第二石墨烯导体265是形成在第二介电层263位于单元区a中的部分中，且阻障层267a、267b与第二金属导体269a、269b是形成在第二介电层263位在周围电路区b中的部分中。对应的步骤是绘示在如图4所示的方法30中的步骤s41。
209.在一些实施例中，第二金属导体269a是被阻障层267a所围绕，而第二金属导体269b是被阻障层267b所围绕。用于形成第二石墨烯导体265、阻障层267a、267b以及第二金属导体269a、269b的一些材料与制程，是类似于或相同于用于形成石墨烯导电结构147、阻障层153a、153b以及金属导电结构157a、157b的材料与制程，且在文中不再重复描述。
210.接着，如图2所示，依据一些实施例，将第二半导体晶粒200b上下颠倒置放，且结合到第一半导体晶粒200a上，并使第二介电层263面对第一介电层221。在接合制程之后，第二石墨烯导体265是接合到第一石墨烯导体247上，以形成一石墨烯导电结构271；且第二金属导体269a、269b是接合到第一金属导体257a、257b上，以分别形成金属导电结构275a、275b。对应的步骤是绘示在如图4所示的方法30中的步骤s43。在接合制程之后，是获得半导体元件200。
211.图22为依据本公开一些实施例具有多个存储器胞30的一阵列的一例示集成电路的部分结构示意图，集成电路是例如一存储器元件1000。在一些实施例中，存储器元件1000具有一动态随机存取存储器(dram)元件。在一些实施例中，存储器元件1000具有多个存储器胞30，配置成一栅格图案(grid pattern)，并具有多个列(rows)及行(columns)。多个存储器胞30可依据系统需求(system requirements)以及制造技术(fabrication technology)而改变。
212.在一些实施例中，每一存储器胞30具有一存取元件以及一存储元件。存取元件经配置以提供控制存取到存储元件。特别是，依据一些实施例，存取元件为一场效晶体管(fet)31，且存储元件为一电容器33。在每一存储器胞30中，场效晶体管31具有一漏极35、一源极37以及一栅极39。电容器33的一端子(terminal)电性连接到场效晶体管31的源极37，而电容器33的另一端子可电性连接到接地(ground)。此外，在每一存储器胞30中，场效晶体管31的栅极39电性连接到一字元线wl，且场效晶体管31的漏极35电性连接到一位元线bl。
213.以上的描述是提及场效晶体管31电性连接到电容器33的端子为源极37，且场效晶体管31电性连接到位元线bl的端子为漏极35。然而，在读取(read)与写入(write)操作期间，场效晶体管31电性连接到电容器33的端子可为漏极，且场效晶体管31电性连接到位元线bl的端子可为源极。意即，场效晶体管31的任一端子可为一源极或一漏极，其是取决于场效晶体管31被施加到源极、漏极与栅极的电压所控制的方式。
214.借由控制在栅极39经由字元线wl的电压，一电压电位(voltage potential)可跨
经场效晶体管30而产生，以使电荷(electrical charge)可从源极35流向电容器33。因此，存储在电容器33中的电荷可表示成在存储器胞30中的一二位元数据。举例来说，存储在电容器33中的一临界电压上的一正电荷表示成二位元的「1」。若是在电容器33中的电荷在临界值下的话，一二位元「0」可称为被存储在存储器胞30中。
215.所述位元线bl经配置以从所述存储器胞30读取或写入数据，以及将数据读取或写入到所述存储器胞30。所述字元线wl经配置以致动(activate)场效晶体管31，进行存取所述存储器胞30的一特定列。据此，存储器元件1000亦具有一周围电路区，其是可包括一地址缓冲器(address buffer)、一行解码器(row decoder)以及一列解码器(column decoder)。行解码器与列解码器选择地存取所述存储器胞30以响应多个地址信号，而在读取、写入与刷新(refresh)操作期间，所述地址信号是提供给地址缓冲器。所述地址信号典型地借由一外部控制器所提供，而外部控制器是例如一微处理器或其他类型的存储器控制器。
216.请往回参考图1及图2，石墨烯导电结构147与271是形成在半导体元件100与200的单元区a中，同时金属导电结构157a、157b、275a、275b是形成在半导体元件100与200的周围电路区b中。在一些实施例中，半导体元件100与200的各单元区a是可为在存储器元件1000中的所述存储器胞30的任一区域，且半导体元件100与200的各周围电路区b是可为在存储器元件1000中的地址缓冲器、列解码器或行解码器的任一区域。
217.在本公开中是已提供半导体元件100与200的多个实施例。为了降低电阻，半导体元件100具有一石墨烯导电结构147，而石墨烯导电结构147是设置在源极/漏极区113a上，且半导体元件200具有石墨烯导电结构271，而石墨烯导电结构271是设置在源极/漏极区213a上。由于石墨烯为一低电阻导电材料，所以可降低经由装置元件(例如源极/漏极区以及位在石墨烯导电结构上的装置元件)传送的信号的电阻-电容延迟。因此，可提升该半导体元件的操作速度，其是大大地改善整体元件效能。
218.本公开的一实施例提供一种半导体元件。该半导体元件具有一第一栅极结构，设置在一半导体基底上；以及一第一源极/漏极区，设置在该半导体基底中，并邻近该第一栅极结构设置。该半导体元件亦具有一第一硅化物层，设置在该半导体基底中，且设置在该第一源极/漏极区上；以及一石墨烯导电结构，设置在该第一硅化物层上。该半导体元件还具有一第一介电层，覆盖该第一栅极结构；以及一第二介电层，设置在该第一介电层上。该石墨烯导电结构是被该第一介电层以及该第二介电层所围绕。
219.本公开的另一实施例提供一种半导体元件。该半导体元件具有一第一源极/漏极区以及一第二源极/漏极区，设置在一半导体基底中。该第一源极/漏极区设置在一单元区中，且该第二源极/漏极区设置在一周围电路区中。该半导体元件亦具有一第一栅极结构以及一第二栅极结构，设置在该半导体基底中，且设置在该单元区中。该第一源极/漏极区是位在该第一栅极结构与该第二栅极结构之间。该半导体元件还具有一石墨烯导电结构，设置在该单元区中，且设置在该第一源极/漏极区上；以及一第一金属导电结构，设置在该周围电路区中，且设置在该第二源极/漏极区上。
220.本公开的另一实施例提供一种半导体元件。该半导体元件具有一第一半导体晶粒以及一第二半导体晶粒，该第二半导体晶粒是接合到该第一半导体晶粒上。该第一半导体晶粒包括：一半导体基底；一第一源极/漏极区，设置在该半导体基底中；以及一第一硅化物层，设置在该半导体基底中，且设置在该第一源极/漏极区上。该第一半导体晶粒亦具有一
栅极结构，设置在该第一半导体基底上，且邻近该第一源极/漏极区设置；以及一第一介电层，设置在该半导体基底上，并围绕该栅极结构设置。该第二半导体晶粒具有一第二介电层，是面对该第一半导体晶粒的该第一介电层。该第一半导体晶粒还包括一石墨烯导电结构，是穿经该第一半导体晶粒的该第一介电层以及该第二半导体晶粒的该第二介电层。该石墨烯导电结构是电性连接到该第一硅化物层。
221.本公开的各实施例是具有一些有利特征。借由形成一石墨烯导电结构当成一内连接结构，是可降低电阻。因此，是提升半导体元件的操作速度，其是大大地改善整体元件效能。
222.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
223.再者，本技术案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本技术案的权利要求内。