半导体装置及半导体装置的制造方法与流程

技术特征：
1.一种半导体装置，具备：配线衬底，所述配线衬底包含多个电极、第1树脂层及第2树脂层，所述多个电极设置在第1面，所述第1树脂层在所述第1面设置在所述多个电极周围，所述第2树脂层设置在所述第1树脂层；第1半导体芯片，与所述多个电极中的第1电极连接；第2半导体芯片，设置在所述第1半导体芯片上方，比该第1半导体芯片大，形成有第3电极；金属线，连接所述多个电极中的第2电极与所述多个第3电极；以及第3树脂层，设置在所述第1半导体芯片与所述第2半导体芯片之间以及所述第2树脂层与所述第2半导体芯片之间，覆盖所述第1半导体芯片。2.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第2树脂层包围所述第1半导体芯片周围。3.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第2树脂层的外缘位于所述第1半导体芯片与所述第2电极之间。4.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第2树脂层的外缘位于比所述第2半导体芯片的外缘靠外侧之处，且重叠于所述第1树脂层上。5.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第2树脂层的外缘位于比所述第3树脂层的外缘靠外侧之处，且重叠于所述第1树脂层上。6.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第2树脂层的内缘位于比所述第1半导体芯片的外缘靠外侧之处，且重叠于所述第1树脂层上。7.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第1树脂层的内缘和所述第2树脂层的内缘大致重叠。8.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第2半导体芯片的外缘位于比所述第1半导体芯片的外缘靠外侧之处，且位于所述第2电极与所述第1半导体芯片之间。9.根据权利要求1所述的半导体装置，其中在所述第1面的上方观察时，所述第2半导体芯片的外缘和所述第3树脂层的外缘大致重叠。10.根据权利要求1所述的半导体装置，还具备：第4树脂层，设置在所述配线衬底与所述第1半导体芯片之间；所述第3树脂层被覆所述第1半导体芯片及所述第4树脂层。11.根据权利要求10所述的半导体装置，其中从所述第1面的上方观察时，所述第4树脂层的外缘重叠于所述第1或第2树脂层中的任一层。12.根据权利要求1所述的半导体装置，其中所述第1及第2树脂层的外缘具有阶差。13.根据权利要求1所述的半导体装置，其中所述第1及第2树脂层的内缘具有阶差。14.根据权利要求1所述的半导体装置，其中从所述第1面的上方观察时，所述第1树脂层的内缘比所述第1半导体芯片的外缘靠近该第1半导体芯片的中心。15.根据权利要求14所述的半导体装置，其中从所述第1面的上方观察时，所述第1及第2树脂层是一体的。16.一种半导体装置的制造方法，包括：在配线衬底上，将第1半导体芯片连接在多个电极中的第1电极，所述配线衬底包含所述多个电极、第1树脂层及第2树脂层，所述多个电极
设置在第1面上，所述第1树脂层在所述第1面上设置在所述多个电极周围，所述第2树脂层设置在所述第1树脂层上；将第2半导体芯片通过第3树脂层粘接在所述第1半导体芯片上方，从所述第1面的上方观察，所述第2半导体芯片比该第1半导体芯片大，且比所述第2树脂层小。17.根据权利要求16所述的方法，其中从所述第1面的上方观察时，所述第2树脂层包围所述第1半导体芯片周围。18.根据权利要求16所述的方法，还包括：通过金属线连接所述多个电极中的第2电极与所述第2半导体芯片；从所述第1面的上方观察时，所述第2树脂层的外缘位于所述第1半导体芯片与所述第2电极之间。19.根据权利要求16所述的方法，其中从所述第1面的上方观察时，所述第2树脂层的外缘位于比所述第2半导体芯片及所述第3树脂层的外缘靠外侧之处，且重叠于所述第1树脂层上。20.根据权利要求16所述的方法，还包括：向所述配线衬底与所述第1半导体芯片之间供给第4树脂层；所述第3树脂层以被覆所述第1半导体芯片及所述第4树脂层的方式形成。

技术总结
本发明的实施方式涉及一种半导体装置及半导体装置的制造方法。本实施方式的半导体装置具备配线衬底，该配线衬底包含：多个电极，设置在第1面上；第1树脂层，在第1面上设置在多个电极周围；及第2树脂层，设置在第1树脂层上。第1半导体芯片与多个电极中的第1电极连接。第2半导体芯片设置在第1半导体芯片上方，比该第1半导体芯片大，经由金属线与多个电极中的第2电极连接。第3树脂层设置在第1半导体芯片与第2半导体芯片之间以及第2树脂层与第2半导体芯片之间，被覆第1半导体芯片。被覆第1半导体芯片。被覆第1半导体芯片。


技术研发人员：冈田惠治 川户雅敏 丹羽惠一
受保护的技术使用者：铠侠股份有限公司
技术研发日：2021.02.20
技术公布日：2022/2/23