半导体结构及其制作方法与流程

技术特征：
1.一种半导体结构的制作方法，其特征在于，包括：提供衬底，所述衬底具有存储单元阵列区和周边电路区；在所述存储单元阵列区和所述周边电路区形成第一绝缘介质层和第二绝缘介质层，所述第一绝缘介质层中形成有间隔排布的位线结构，所述第二绝缘介质层中形成有间隔排布的导电结构，其中，所述位线结构包括位线导电结构和覆盖所述位线导电结构顶部和侧壁的隔离结构；蚀刻所述隔离结构以及所述周边电路区的所述导电结构之间的所述第二绝缘介质层，以分别在所述存储单元阵列区和所述周边电路区形成第一空隙和第二空隙，所述第一空隙至少部分暴露出所述位线导电结构，所述第二空隙暴露出所述周边电路区的所述导电结构之间的所述衬底；在所述第一空隙的侧壁和所述第二空隙的侧壁形成第三绝缘介质层，所述第一空隙侧壁的所述第三绝缘介质层与所述位线结构侧壁的所述隔离结构的厚度可以相同或不同。2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第二空隙还延伸至所述衬底中。3.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第一空隙还延伸至所述位线导电结构的侧壁与所述第一绝缘介质层之间。4.如权利要求1所述的半导体结构的制作方法，其特征在于，所述位线导电结构和所述导电结构同时形成，形成所述位线导电结构和所述导电结构的步骤包括：在所述存储单元阵列区和所述周边电路区形成第一导电材料层；形成覆盖所述第一导电材料层的第二导电材料层；刻蚀所述第一导电材料层和所述第二导电材料层，在所述存储单元阵列区和所述周边电路区同时形成所述位线导电结构和所述导电结构。5.如权利要求4所述的半导体结构的制作方法，其特征在于，形成所述隔离结构的步骤包括：在所述第二导电材料层上形成所述第二绝缘介质层，蚀刻所述存储单元阵列区的所述第一导电材料、所述第二导电材料以及所述第二绝缘介质层，形成所述位线结构，并保留所述位线结构上表面的所述第二绝缘介质层；在所述位线结构的侧壁形成第二绝缘介质层，形成覆盖所述位线结构顶部和侧部的所述隔离结构。6.如权利要求1所述的半导体结构的制作方法，其特征在于，还包括：分别于所述第一空隙和所述第二空隙内形成第一连接结构和第二连接结构。7.一种半导体结构，其特征在于，包括：衬底，所述衬底具有存储单元阵列区，所述存储单元阵列区的所述衬底上形成有第一绝缘介质层；位线结构，所述位线结构形成在所述第一绝缘介质层中，所述位线结构包括位线导电结构以及位于所述位线导电结构侧壁的隔离结构，所述位线导电结构包括第一导电结构以及与所述第一导电结构顶部连接的第二导电结构，所述隔离结构包括第一位线隔离结构和位于所述第一位线隔离结构上方的第二位线隔离结构，所述第一位线隔离结构和所述第二位线隔离结构在所述位线导电结构的侧壁上的厚度可以相同或不同。
8.如权利要求7所述的半导体结构，其特征在于，还包括：周边电路区，所述周边电路区形成在所述衬底上，所述周边电路区的所述衬底上形成有第二绝缘介质层；所述第二绝缘介质层中形成有导电结构，所述导电结构至少一侧壁外围还形成有第三隔离结构，所述第三隔离结构与所述第二隔离结构材质相同。9.如权利要求8所述的半导体结构，其特征在于，还包括互连结构，所述互连结构形成在所述第二绝缘介质层中，且通过所述第三隔离结构与所述导电结构隔离。10.如权利要求9所述的半导体结构，其特征在于，所述互连结构的底部还延伸至所述衬底中。

技术总结
本发明涉及一种半导体结构及其制作方法。其中方法包括：提供衬底，所述衬底具有存储单元阵列区和周边电路区；在存储单元阵列区和周边电路区形成第一绝缘介质层和第二绝缘介质层，第一绝缘介质层中形成有间隔排布的位线结构，第二绝缘介质层中形成有间隔排布的导电结构，其中，位线结构包括位线导电结构和覆盖位线导电结构顶部和侧壁的隔离结构；蚀刻隔离结构以及周边电路区的导电结构之间的第二绝缘介质层，以分别在存储单元阵列区和周边电路区形成第一空隙和第二空隙，第一空隙至少部分暴露出位线导电结构，第二空隙暴露出周边电路区的导电结构之间的衬底；在第一空隙的侧壁和第二空隙的侧壁形成第三绝缘介质层。二空隙的侧壁形成第三绝缘介质层。二空隙的侧壁形成第三绝缘介质层。


技术研发人员：舒月姣
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.08.21
技术公布日：2022/2/23