具有抖动的多级Σ-Δ模数转换器的制作方法

具有抖动的多级
σ-δ
模数转换器
技术领域
1.该文件通常但不作为限制地涉及集成电路，并且更具体地涉及模数转换器电路和系统。


背景技术：

2.在许多电子应用中，模拟输入信号被转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备可以配备一个或多个传感器进行测量，并且这些传感器可以生成模拟信号。然后可以将模拟信号提供给模数转换器(adc)作为输入以生成数字输出信号以供进一步处理。在另一个例子中，在移动设备接收器中，天线可以基于携带空气中的信息/信号的电磁波生成模拟信号。然后可以将天线生成的模拟信号作为输入提供给adc，以生成用于进一步处理的数字输出信号。
3.adc的输入电压和输出电压之间的差值可以对应于adc的量化误差。在某些adc中，量化误差可以由adc电路进一步处理以“整形”量化误差，这在频域中表现为量化噪声。例如，噪声整形技术可以将量化噪声从感兴趣的信号频带推向更高的频率。
4.σ-δ运算器是一个可以实现高分辨率数字信号的反馈系统。σ-δ运算器已在各种电子电路中实现，包括但不限于模数转换器(adc)、数模转换器(dac)、频率合成器和其他电子电路。
5.基于σ-δ调制的adc已广泛应用于数字音频和高精度仪器系统。通常，σ-δadc使用σ-δ调制器(例如，使用低分辨率adc，如1位adc、闪存adc、闪存量化器等)对模拟信号进行编码，然后在适用的情况下应用σ-δ调制器输出的数字滤波器，形成更高分辨率的数字输出。可提供环路滤波器以向σ-δ调制器提供误差反馈。σ-δ调制器的一个特点是它的噪声整形能力。因此，σ-δadc通常能够实现高分辨率的模数转换。


技术实现要素：

6.本公开描述在多级adc中实现减法抖动的各种技术。减法抖动涉及在第一节点处添加第一抖动信号并在第二节点(其可以与第一节点相同)处添加第二抖动信号，其中第一和第二抖动信号组合并且总和近似为零。通过在多级adc中使用减法抖动，可以放宽adc主回路中环路滤波器的裕量要求和主回路中反馈dac的范围要求。
7.在一些方面，本公开涉及一种多级σ-δ模数转换器(adc)，被配置为在输入端接收模拟输入信号并生成数字输出信号，该多级σ-δadc包括：输入求和节点，被配置为接收和组合所述模拟输入信号和至少一个数模转换器(dac)电路的输出；第一级adc，被配置为接收所述模拟输入信号和第一抖动信号并且产生第一输出到所述至少一个数模转换器(dac)电路；和第二级σ-δ调制器，被配置为接收所述输入求和节点的输出和第二抖动信号，并产生第二输出到所述至少一个数模转换器(dac)电路，其中所述第一抖动信号和所述第二抖动信号在耦合到所述至少一个dac电路的输入的节点处彼此偏移。
8.在一些方面，本公开涉及一种使用多级σ-δ模数转换器(adc)的方法，转换器被
配置为在输入端接收模拟输入信号并生成数字输出信号，该方法包括：在输入求和节点接收和组合所述模拟输入信号和至少一个数模转换器(dac)电路的输出；通过第一级adc接收所述模拟输入信号和第一抖动信号并且产生第一输出到所述至少一个数模转换器(dac)电路；和通过第二级σ-δ调制器接收所述输入求和节点的输出和第二抖动信号，并产生第二输出到所述至少一个数模转换器(dac)电路，其中所述第一抖动信号和所述第二抖动信号在耦合到所述至少一个dac电路的输入的节点处彼此偏移。
9.在一些方面，本公开涉及一种多级σ-δ模数转换器(adc)，被配置为在输入端接收模拟输入信号并生成数字输出信号，该多级σ-δadc包括：构件，用于接收和组合所述模拟输入信号和至少一个数模转换器(dac)电路的输出；构件，用于通过第一级adc接收所述模拟输入信号和第一抖动信号并且产生第一输出到所述至少一个数模转换器(dac)电路；和构件，用于通过第二级σ-δ调制器接收所述输入求和节点的输出和第二抖动信号，并产生第二输出到所述至少一个数模转换器(dac)电路，其中所述第一抖动信号和所述第二抖动信号在耦合到所述至少一个dac电路的输入的节点处彼此偏移。
附图说明
10.在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相同数字可以代表相似组件的不同实例。附图通过示例而非限制的方式大体示出了本文件中讨论的各种实施例。
11.图1是数据采集系统的示例的示意框图，该系统可以实现σ-δ调制器。
12.图2是一阶单位σ-δadc的示例的框图。
13.图3是可以实施本公开的各种技术的多级∑-δadc电路的示例的框图。
14.图4是根据本公开的各种技术的图3的多级σ-δadc电路的示例的简化框图，其中抖动添加到第一级和第二级两者。
15.图5是根据本公开的各种技术的具有添加到第二级以基本上消除添加到第一级的抖动的成形抖动的多级σ-δadc电路的示例的简化框图。
16.图6是可以实施本公开的各种技术的多级σ-δadc电路的示例的框图。
17.图7是描绘抖动信号生成电路的示例的框图。
18.图8是可实施本发明的各种技术的前馈配置中的多级σ-δadc电路的实例的框图。
19.图9是可实施本发明的各种技术的反馈配置中的多级σ-δadc电路的实例的框图。
具体实施方式
20.在低输入值或dc输入下运行的σ-δ调制器可能会受到音调行为的影响。例如，输出频谱可能会显示较大的音调，这会导致信噪比(snr)下降。可以引入抖动，这是一种有意应用的噪声形式，可以用来打破这种音调。例如，抖动会导致音调扩散并变成白噪声，导致在特定频率上没有音调。
21.然而，抖动的引入可能需要具有额外余量的环路滤波器。例如，如果在量化器之前引入抖动，则会增加量化噪声，从而增加噪声范围，从而需要额外的净空。此外，如果使用环
路，反馈数模转换器(dac)由于增加了抖动，通常需要额外的电平，这会增加dac的复杂性。
22.本公开涉及在多级adc中实现减法抖动的各种技术。减法抖动涉及在第一节点处添加第一抖动信号并在第二节点(其可以与第一节点相同)处添加第二抖动信号，其中第一和第二抖动信号组合并且总和近似为零。通过在多级adc中使用减法抖动，可以放宽adc主回路中环路滤波器的裕量要求和主回路中反馈dac的范围要求。
23.图1是数据采集系统10的示例的示意框图，该系统可以实现∑-δ调制器。数据采集系统10可以是被配置为将信号(例如模拟信号)转换为可用形式的电子设备(包括电子电路和/或一个或多个组件)。在各种实施方式中，数据采集系统10可以将物理条件转换成可以被存储和/或分析的数字形式。为了清楚起见，图1已被简化。可以在数据采集系统10中添加额外的特征，并且在数据采集系统10的其他实施例中可以替换或消除一些所描述的特征。
24.在图1中，数据采集系统10可以包括表示物理条件的输入信号15，例如温度、压力、速度、流速、位置、其他物理条件或其组合。传感器电路块20可以接收输入信号15并将物理条件(由输入信号15表示)转换成电信号，例如模拟信号25。模拟信号25可以是表示物理条件的电压或电流(由输入信号15表示)。
25.信号调节电路块30可以在模数转换器(adc)的可接受范围内接收和调整模拟信号25，提供经调节的模拟信号35。经调节的模拟信号35可以在adc电路块40处提供，使得信号调节电路块30可以充当传感器电路块20和adc电路块40之间的接口，在adc电路块40数字化模拟信号之前，调节模拟信号25(并因此提供调节的模拟信号35)。信号调节电路块30可以放大、衰减、滤波和/或对模拟信号25执行其他调节功能。adc电路块40可接收经调节的模拟信号35并将其转换为数字形式，提供数字信号45。数字信号45可表示传感器通过输入信号15接收的物理量。数字信号处理器(dsp)电路块50可以接收和处理数字信号45。
26.adc电路块40可以包括σ-δadc，其使用反馈技术生成数字信号，其中σ-δadc可以对其输入信号(这里是调节后的模拟信号35)进行过采样并执行噪声整形以实现高分辨率数字信号(此处为数字信号45)。σ-δadc可以包括σ-δ调制器60和数字滤波器/抽取器70。σ-δ调制器60可以使用过采样(例如，高于奈奎斯特速率的采样率)和滤波来生成数字信号，该数字信号表示由σ-δadc接收的输入信号(例如调节后的模拟信号35)。
27.在多种实施方式中，σ-δadc反馈环路强制调制器的输出在感兴趣的带宽内很好地表示输入信号。数字滤波器/抽取器70可以衰减噪声和/或减慢数字信号的数据速率(例如，到奈奎斯特采样率)，提供数字信号45。数字滤波器/抽取器70可以包括数字滤波器、抽取器，或两者兼而有之。数字滤波器可以衰减从σ-δ调制器60接收的数字信号，抽取器可以降低从σ-δ调制器60接收的数字信号的采样率。
28.图2是一阶单位σ-δadc的示例的框图。σ-δ调制器100可以是图1的σ-δ调制器60的一个例子。σ-δ调制器100可以以采样时钟频率kfs确定的速率将输入信号(vin)转换为连续的1和0串行流。一位数模转换器(dac)102可由串行输出数据流驱动以产生反馈信号。可以使用求和元件104从输入信号中减去数模转换器(dac)102的输出。求和元件104可以实现为运算放大器(opamp)的求和节点，例如积分器106的运算放大器。
29.积分器106可以对求和元件104的输出进行积分，并且积分器106的输出可以施加到时钟锁存比较器108。对于零输入信号，比较器输出可以包括大约相等数量的1和0。对于
正输入电压，比较器输出包含的1多于0。对于负输入电压，比较器输出包含的0多于1。多个周期内比较器输出的平均值代表输入电压。比较器输出可以应用于每m个周期求平均值的数字滤波器和抽取器110，其中m是大于1的正整数。数字滤波器和抽取器110可以是图1的数字滤波器/抽取器70的示例。抽取器将输出端的有效采样率降低到fs。
30.图3是可以实施本公开的各种技术的多级∑-δadc电路200的示例的框图。多级σ-δadc电路200可以是图1的σ-δ调制器60的示例。多级σ-δadc 200可以包括第一级adc 202和第二级σ-δ调制器204。
31.多级σ-δadc 200可以在输入端201接收模拟输入信号u。模拟输入信号u可以馈送到可选的前置滤波器电路206和第一级adc 202。类似于图2中的σ-δ调制器100，第一级adc 202可以包括积分器208、第一adc电路210(adc1，第一量化器)和第一dac电路212(dac1)。
32.第一级adc 202可以包括输入求和节点214，其被配置为接收和组合模拟输入信号u和第一dac电路212的输出。积分器208可以整合输入求和节点214的输出，并且积分器208的输出可以应用于第一adc电路210。第一级adc 202可以生成数字输出v1，其是模拟输入信号u的粗略近似。数字输出v1可以通过求和节点224与第二级的数字输出v2组合，由dac2转换回模拟域，并在所述第二级σ-δ调制器204的输入求和节点222从预滤波的模拟输入信号u中减去。
33.在一些例子中，多级σ-δadc 200可包括前置滤波器电路206，例如rc电路、rlc电路或延迟线。在生成数字输出v1时，模拟输入信号u可以改变。可以可选地包括前置滤波器电路206以在时间/相位上更好地对齐模拟输入信号u和粗略逼近数字输出v1并因此更好地消除模拟输入信号u。由于这种消除，由第二级∑-δ调制器204处理的信号可能受抖动和量化噪声支配。
34.第二级∑-δ调制器204可以包括环路滤波器216，例如一阶(或更高)积分器电路、第二adc电路218(adc2，第二量化器)和第二dac电路220(dac2)。所述第二级σ-δ调制器204可以在输入求和节点222处接收模拟输入信号u或由前置滤波器电路206对模拟输入信号u的滤波版本。输入求和节点222可以被配置为接收并将模拟输入信号u(或模拟输入信号u的滤波版本)和第二dac电路220的输出组合。环路滤波器216可对输入求和节点222的输出进行积分，环路滤波器216的输出可应用于第二adc电路218，其可产生数字输出v2。在耦合到第二dac电路220的输入端的求和节点224处，数字输出v2可以与来自第一级adc 202的数字输出v1组合。多级σ-δadc 200的数字输出v可以取自第二dac电路220的输入端。
35.在一些实施方式中，可以包括第三dac电路，如图9所示。例如，不是将第一级adc 202的输出v1施加到求和节点224，而是第三dac电路可以与第二dac电路220(dac2)并联耦合以接收并转换输出v1。
36.图4是根据本公开的各种技术的图3的多级σ-δadc电路的示例的简化框图，其中抖动添加到第一级和第二级两者。为简单起见，图3中的所有可选预滤波器电路206、第一dac电路212和第二dac电路220已被相应的短路代替。另外，图3的多级σ-δadc电路200的量化器，即第一级的第一adc电路210(adc1，第一量化器)和第二级的第二adc电路218(adc2，第二量化器)，已经分别通过求和节点302、304进行建模，这些节点添加了相应的量化噪声和抖动。具体地，量化噪声q1和抖动信号d1由求和节点302添加到第一级adc 306，并
且量化噪声q2和抖动信号d2通过求和节点304添加到第二级σ-δ调制器308。例如，可以在图3的第一adc电路210之前添加抖动信号d1，并且可以在图3的第二adc电路218之前添加抖动信号d2。
37.在一些例子中，所述第一级adc306可以是闪存adc。在其他例子中，所述第一级adc 306可以是σ-δadc，例如连续时间σ-δadc。
38.如果所述第一级adc 306是一阶连续时间σ-δadc，第一级adc的数字输出v1由下面的公式1给出：
39.v1＝stf1*u (1-z-1
)*(q1 d1),
ꢀꢀ
公式1
40.其中q1和d1分别是第一级的量化噪声和抖动信号，stf1是第一级adc 306的信号传递函数(stf)，(1-z-1
)是z域传递函数，符号*代表乘法运算。
41.类似地，主回路(第二级σ-δ调制器308)的数字输出v2由下面的公式2给出：
42.v2＝stf2*(u-v1) ntf2*(q2 d2),
ꢀꢀ
公式2
43.其中q2和d2分别是第二级的量化噪声和抖动信号，stf2和ntf2分别是第二级的信号传递函数和噪声传递函数(ntf)。
44.重新组合的数字输出v由下面的公式3给出：
45.v＝v1 v2＝(stf2 stf1*(1-stf2))*u (1-stf2)*(1-z-1
)*(q1 d1) ntf2*(q2 d2)公式3
46.对于带内信号，stf2＝1，因此带内重新组合的数字输出v可以写成下面的公式4：
47.v＝v1 v2＝u ntf2*(q2 d2)
ꢀꢀ
公式4
48.如图3所示，数字输出v也是第二级σ-δ调制器204的第二dac电路220(dac2)的输入。
49.从等式3可以看出，图3的第二dac电路220(dac2)应该被设计成具有足够的范围来容纳信号u加上抖动，例如，来自两级的整形抖动和量化噪声。然而，根据本公开的各种技术，可以将第二抖动信号(d2)添加到第二级∑-δ调制器308以抵消第一级adc 306的第一抖动信号(d1)以基本上消除这两个抖动信号。例如，在图3的第二级∑-δ调制器204的第二dac电路220之前，两个相加的抖动信号可以组合并相加到近似为零(在本公开中称为减法抖动)。术语偏移并不意味着直流偏移。
50.图5是根据本公开的各种技术的具有添加到第二级以基本上消除添加到第一级的抖动的成形抖动的多级σ-δ adc电路的示例的简化框图。图5的多级σ-δadc电路400类似于图4，其中整形抖动信号(d1*(1-z-1
))在级2中替换了图4的抖动信号d2。在一些示例中，图5的多级σ-δadc电路400可以是连续时间σ-δadc电路。
51.如图5中所见，第一抖动信号d1可以被添加到第一级adc 306，例如添加到耦合到图3的第一adc电路210的输入的求和节点，以及第二抖动信号(-d1*(1-z-1
))可以被添加到第二级σ-δ调制器308，例如添加到耦合到图3的第二adc电路218的输入的求和节点，其中第一和第二抖动信号可以组合并且在耦合到第二dac电路(例如图3的第二级∑-δ调制器204的第二dac电路220)的输入的节点处总和近似为零(在本公开中称为减法抖动)。
52.在图5中，可以通过第一级的ntf对第二抖动信号进行整形，以便第一和第二抖动信号在求和节点224处基本抵消。例如，在图5中，第二抖动信号由一阶ntf整形，因为第一级是一阶adc。如果第一级是二阶adc，那么第二个抖动信号将由二阶ntf整形，依此类推。
53.通过在多级adc中使用减法抖动，adc 400的主环路中环路滤波器216的裕量要求，例如图6的第二级σ-δ调制器504，以及主回路中反馈dac的范围要求，例如图6的第二dac电路220，两者都可以放宽。
54.图6是可以实施本公开的各种技术的多级∑-δadc电路500的示例的框图。多级σ-δ adc电路500可以是图1的σ-δ调制器60的示例。
55.多级σ-δadc电路500可以包括输入求和节点222，其被配置为接收和组合模拟输入信号u和一个或多个dac电路的输出，例如第二dac电路220(dac2)。多级σ-δ adc电路500还可以包括第一级adc502，其被配置为接收模拟输入信号u和第一抖动信号d1并产生施加到第二dac电路220(dac2)的输入的第一数字输出v1。在一些示例中，第一级adc502可以包括积分器208、第一adc电路210(adc1，第一量化器)和第一dac电路212(dac1)。尽管在图6中显示为一阶σ-δadc，但第一级adc 502可以是更高阶的σ-δadc或奈奎斯特速率adc，例如闪存adc或逐次逼近寄存器(sar)adc。在本公开中，奈奎斯特速率adc包括以奈奎斯特速率使用的任何adc(非过采样转换器)。
56.多级σ-δadc电路500还可以包括第二级σ-δ调制器504，其被配置为接收输入求和节点222的输出和第二抖动信号，例如噪声整形抖动信号，例如抖动信号(-d1*(1-z-1
))，并且产生施加到第二dac电路220(dac2)的输入的第二数字输出v2。第一抖动信号d1和第二抖动信号(-d1*(1-z-1
))可以在耦合到第二dac电路220(dac2)的输入的求和节点224处彼此偏移，其中第一和第二抖动信号可以在第二级σ-δ调制器504的第二dac电路220之前组合并相加到近似为零(在本公开中称为减法抖动)。
57.如图6的例子所示，可以在第一adc电路210(adc1)之前加入第一抖动信号d1，并且可以在第二adc电路218(adc2)之前加入第二抖动信号，例如噪声整形的抖动信号。例如，第一抖动信号d1可以是施加到与第一adc电路210(adc1)的输入处的求和节点耦合的第一抖动dac的数字代码，并且第二抖动信号可以是应用于与第二adc电路218(adc2)的输入处的求和节点耦合的第二抖动dac的数字代码。
58.在一些例子中，多级σ-δadc电路500可以可选地包括耦合在被配置为接收模拟输入信号u的输入201和输入求和节点222之间的前置滤波器电路206。
59.在一些例子中，所述第一级adc可以包括闪存ad或saradc。在一些例子中，所述第一级adc可包括σ-δadc。在一些例子中，所述第一级adc可包括一阶σ-δ调制器，并且所述第二级σ-δ调制器可包括二阶σ-δ调制器。在其他例子中，所述第一级adc可包括二阶(或更高)σ-δ调制器，并且所述第二级σ-δ调制器包括三阶(或更高)σ-δ调制器。
60.图7是描绘抖动信号生成电路的示例的框图。图7的抖动信号生成电路600可以包括控制电路602，其被配置为控制抖动生成器604，例如包括伪随机数生成器，以生成抖动信号。抖动产生器604可产生第一抖动信号，例如第一抖动信号d1。
61.例如，第一抖动信号d1可以是数字代码，该数字代码可以应用于与图6的第一级adc 502耦合的抖动dac。此外，第一抖动信号d1(代码)可被施加到数字反相器606，其改变抖动信号d1的符号。反相第一抖动信号d1可以被施加到数字滤波器608，例如fir滤波器，其可以对反相第一抖动信号d1执行噪声整形。数字滤波器608可以通过第一级的ntf对反相的第一抖动信号d1进行整形，并将噪声整形的、反相的第一抖动信号d1(第二抖动信号)施加到第二级。
62.上述减法抖动技术适用于前馈和反馈配置。使用减法抖动的前馈配置示例如图8所示，使用减法抖动的反馈配置示例如图9所示。
63.图8是可以实施本公开的各种技术的前馈配置中的多级∑-δadc电路700的示例的框图。多级σ-δadc电路700可以是图1的σ-δ调制器60的示例。
64.多级σ-δadc电路700可以包括输入求和节点222，其被配置为接收和组合模拟输入信号u和一个或多个dac电路的输出，例如第二dac电路220(dac2)。多级σ-δadc电路700可以包括第一级adc 702，其被配置为接收模拟输入信号u和第一抖动信号d1并且生成施加到第二dac电路220(dac2)的输入的第一数字输出v1。
65.图8的第一级adc 702类似于图6的第一级adc 502，但具有第一抖动dac 704，如上文关于图7所述，明确示出。第一抖动信号dl可以是由诸如图7的抖动生成器604之类的抖动生成器生成并施加到第一抖动dac 704的数字代码。
66.类似于图2中的∑-δ调制器100，第一级adc 702可以包括积分器208、第一adc电路210(adc1，第一量化器)和第一dac电路212(dac1)。第一抖动dac704可以通过求和节点706与第一adc电路210(adc1)的输入耦合。虽然在图8中示出为一阶σ-δadc，但是第一级adc 702可以是更高阶的σ-δadc或闪存adc。
67.多级σ-δadc电路700还可以包括第二级σ-δ调制器708，其被配置为接收输入求和节点222的输出和第二抖动信号。第二级∑-δ调制器708可以包括第一积分器710、第二积分器712、第二adc电路218(adc2，第二量化器)和第二dac电路220(dac2)。
68.在所示的前馈配置中，使用第一前馈系数a1将第二级σ-δ调制器708的第一积分器710的输出前馈到求和节点714，并且使用第二前馈系数a2将第二级σ-δ调制器708的第二积分器712的输出前馈到求和节点714。求和节点714的输出y被馈送到求和节点716。
69.如上文关于图7所描述的，抖动代码d2＝-d1可以被应用到滤波器718，例如fir滤波器，然后被应用到第二抖动dac 720。滤波器718可以根据第一级adc 702的ntf对抖动信号进行整形，例如所示的一阶示例中的(1-z-1
)。
70.第二抖动dac 720可以通过求和节点716与第二adc电路218(adc2)的输入耦合，结合来自求和节点714的输出y，并且第二adc电路218(adc2)可以产生施加到第二dac电路220(dac2)的输入端的第二数字输出v2。第一抖动信号和第二抖动信号可以在耦合到第二dac电路220(dac2)的输入的求和节点224处彼此偏移，其中第一和第二抖动信号可以在第二级σ-δ调制器708的第二dac电路220之前组合并相加到近似为零(在本公开中称为减法抖动)。虽然在图8中显示为二阶σ-δ调制器，但第二级可以是一阶或三阶或更高阶σ-δ调制器。
71.图9是可实施本发明的各种技术的反馈配置中的多级σ-δadc电路800的实例的框图。多级σ-δadc电路800可以是图1的σ-δ调制器60的示例。
72.多级σ-δadc电路800可以包括输入求和节点222，其被配置为接收和组合模拟输入信号u和一个或多个dac电路(例如dac电路220(dac2))的输出。多级σ-δadc电路800可包括第一级adc 802，该第一级adc 802被配置为接收模拟输入信号u和第一抖动信号d1并产生应用于dac电路804(dac2)的输入的第一数字输出v1。
73.图9的第一级adc 802类似于图8的第一级adc 702。第一抖动信号d1可以是由抖动发生器(例如图7的抖动发生器604)生成的数字代码，并应用于第一抖动dac 704。
74.类似于图2中的∑-δ调制器100，第一级adc 802可以包括积分器208、第一adc电路210(第一量化器)和第一dac电路212(dac1)。第一抖动dac 704可以通过求和节点706与第一adc电路210的输入耦合。虽然在图9中示出为一阶σ-δadc，但是第一级adc 802可以是更高阶的σ-δadc或闪存adc。
75.多级∑-δadc电路800还可包括第二级∑-δ调制器806，其被配置为接收输入求和节点222的输出和第二抖动信号。第二级∑-δ调制器806可以包括第一积分器710、第二积分器712、第二adc电路218(第二量化器)和第三dac电路220(dac3)。
76.在所示的反馈配置中，第二级σ-δ调制器708的第一积分器710的输出被前馈到求和节点808并与第三dac电路220(dac3)的输出组合。求和节点808的输出被馈送到第二积分器712。第二级∑-δ调制器708的第二积分器712的输出y被馈送到求和节点714。
77.如上文关于图7所描述的，抖动代码d2＝-d1可以被应用到滤波器718，例如fir滤波器，然后被应用到第二抖动dac 720。滤波器718可以根据第一级adc 802的ntf对抖动信号进行整形，例如所示的一阶示例中的(1-z-1
)。
78.第二抖动dac 720可以通过求和节点714与第二adc电路218的输入耦合，结合来自第二积分器712的输出y，并且第二adc电路218可以生成第二数字输出v2。
79.来自滤波器718的第二抖动信号在与第三dac电路220(dac3)的输入耦合的求和节点812处与第二数字输出v2组合。第三dac电路220(dac3)转换组合信号，然后将其馈送到第二积分器712输入处的求和节点808。
80.第二数字输出v2包含第二抖动信号d2。通过添加抖动，可能需要额外的dac级别，这会增加dac的复杂性。然而，这里在与第三dac电路220(dac3)的输入耦合的求和节点812处从第二数字输出v2中减去第二抖动信号d2。以此方式，第三dac电路220(dac3)可以由无抖动信号驱动，并且在第三dac电路220(dac3)中不需要额外的dac电平。
81.第一数字输出v1在与第二dac电路804(dac2)的输入耦合的求和节点814处与第二数字输出v2组合。在求和节点814处，第一抖动信号和第二抖动信号可以彼此偏移，其中第一和第二抖动信号可以组合并且相加到近似为零(在本公开中称为减法抖动)。第二dac电路804(dac2)转换组合信号，然后将其馈送到第一积分器710输入处的求和节点222。
82.最后，第一数字输出v1被延迟元件810延迟，然后在求和节点816处与第二数字输出v2组合以生成重新组合的数字输出v。
83.尽管在图9中示出为二阶∑-δ调制器，但第二级可以是一阶或三阶或更高阶∑-δ调制器。此外，在一些实施方式中，图9中所示的反馈配置可以包括直接反馈——有时称为过环延迟补偿——其包括过环延迟dac(elddac)。
84.各种注释
85.在此描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。
86.以上详细说明包括对附图的引用，附图构成详细说明的一部分。附图通过说明的方式示出了可以在其中实践本发明的特定实施例。这些实施例在本文中也称为“示例”。此类示例可包括除所示或描述的那些之外的元素。然而，本发明人还考虑仅提供所示或描述的那些元件的示例。此外，本发明人还考虑使用所示或描述的那些要素(或其一个或多个方面)的任何组合或排列的示例，或者关于特定示例(或其一个或多个方面)，或者关于本文所
示或描述的其他示例(或其一个或多个方面)。
87.如果本文档与通过引用并入的任何文档之间的用法不一致，则以本文档中的用法为准。
88.在本文件中，术语“一个”在专利文件中很常见，用于包括一个或多个，独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文档中，除非另有说明，否则术语“或”用于指代非排他性的或，例如“a或b”包括“a但不是b”、“b但不是a”和“a和b”。在本文件中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等效词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即系统、装置、物品、组合物、配方或过程，包括除在权利要求中的此类术语之后列出的元件之外的元件仍被视为属于该权利要求的范围。此外，在所附权利要求中，“第一”、“第二”、“第三”等术语仅作为标签使用，并不旨在对其对象强加数字要求。
89.在此描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中所述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、高级语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外，在一个示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，压缩盘和数字视频盘)、磁带、存储卡或记忆棒、随机存取存储器(ram)、只读存储器(rom)等。
90.以上描述旨在说明性而非限制性。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如本领域的普通技术人员在阅读以上描述后。提供摘要以符合37c.f.r.
§
1.72(b)，允许读者快速确定技术公开的性质。提交的理解是它不会用于解释或限制权利要求的范围或含义。此外，在上述详细描述中，各种特征可以组合在一起以简化本公开。这不应被解释为意在未要求保护的公开特征对于任何权利要求是必不可少的。相反，本发明的主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求特此作为示例或实施例并入详细说明中，每个权利要求独立作为单独的实施例，并且预期这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。