功分电路、功分器以及电子设备的制作方法

1.本发明涉及功分器技术领域，尤其涉及一种功分电路、功分器以及电子设备。


背景技术：

2.功分器是将输入功率分成相等或不相等的几路能量并进行输出的器件，此时功分器起到的作用是功率分配；同时功分器也可以反过来将多路能量合成一路进行输出，此时功分器起到的作用是功率合成。功分器广泛应用于无线通信系统中的射频模块，如天线的馈电网络、混频器或功率放大器等，功分器的性能好坏直接影响到整个系统能量的分配、合成效率。加之现在的电子产品的发展趋势是小型化，因此功分器也需要进行小型化。
3.然而传统的威尔金森结构的功分器在其小型化之后存在着隔离效果差和电压驻波比性能差问题，因此需要一种体积小且隔离效果好以及电压驻波比性能好的功分电路。


技术实现要素：

4.本发明实施例提供了一种功分电路、功分器以及电子设备，用于解决决传统的功分电路在体积变小后存在隔离效果差以及电压驻波比性能差的问题。
5.为此，根据本技术的一个方面，提供了一种功分电路，包括采用集成无源器件工艺集成于同一介质板上的输入端子、第一输出端子、第二输出端子、第三输出端子、第一功分组件、两组第二功分组件以及阻性隔离组件；
6.第一功分组件沿输入端子的中线设置，两组第二功分组件关于输入端子的中线对称设置，第一功分组件的输入端和两组第二功分组件的输入端分别连接于输入端子，第一功分组件的输出端连接于第一输出端子，两组第二功分组件的输出端分别连接于第二输出端子和第三输出端子；
7.阻性隔离组件连接于第一功分组件和其中一第二功分组件之间、第一功分组件和另一第二功分组件之间以及其中一第二功分组件和另一第二功分组件之间，以对第一输出端子、第二输出端子和第三输出端子三者之间进行隔离。
8.可选地，第一功分组件包括依次连接的一级电感、二级电感和三级电感，一级电感远离二级电感的一端连接于第一功分组件的输入端，三级电感远离二级电感的一端连接于第一功分组件的输出端；
9.每组第二功分组件均包括依次连接的第一电感、第二电感和第三电感，第一电感远离第二电感的一端连接于第二功分组件的输入端，第三电感远离第二电感的一端连接于第二功分组件的输出端。
10.可选地，一级电感和两组第二功分组件的两第一电感平行设置，且两第一电感关于输入端子的中线对称设置，一级电感和两第一电感均为圆形电感，一级电感和两第一电感的半径均为100-120微米，匝数均为1.5匝，宽度均为10-20微米；
11.二级电感和两组第二功分组件的两第二电感平行设置，且两第二电感关于输入端子的中线对称设置，二级电感和两第二电感均为圆形电感，二级电感和两第二电感的半径
均为40-50微米，匝数均为1.5匝，宽度均为15-25微米；
12.三级电感和两组第二功分组件的两第三电感平行设置，且两第三电感关于输入端子的中线对称设置，三级电感和两第三电感均为圆形电感，三级电感和两第三电感的半径均为40-50微米，匝数均为1.5匝，宽度均为20-30微米。
13.可选地，阻性隔离组件包括：
14.第一隔离电阻，连接于一级电感和二级电感的连接处与其中一第二功分组件的第一电感和第二电感的连接处之间；
15.第二隔离电阻，连接于一级电感和二级电感的连接处与另一第二功分组件的第一电感和第二电感的连接处之间；
16.第三隔离电阻，连接于二级电感和三级电感的连接处与其中一第二功分组件的第二电感和第三电感的连接处之间；
17.第四隔离电阻，连接于二级电感和三级电感的连接处与另一第二功分组件的第二电感和第三电感的连接处之间；
18.第五隔离电阻，连接于其中一第二功分组件的第二电感和第三电感的连接处与另一第二功分组件的第二电感和第三电感的连接处之间；
19.第六隔离电阻，连接于第一功分组件的输出端与其中一第二功分组件的输出端之间；
20.第七隔离电阻，连接于第一功分组件的输出端与另一第二功分组件的输出端之间；以及
21.第八隔离电阻，连接于其中一第二功分组件的输出端与另一第二功分组件的输出端之间。
22.可选地，第一隔离电阻、第二隔离电阻、第三隔离电阻、第四隔离电阻、第五隔离电阻、第六隔离电阻、第七隔离电阻和第八隔离电阻均为薄膜电阻，薄膜电阻的材料为氮化钽材料。
23.可选地，第一隔离电阻和第二隔离电阻关于输入端子的中线对称设置，且第一隔离电阻和第二隔离电阻的长度均为110-130微米，宽度均为40-50微米；
24.第三隔离电阻和第四隔离电阻关于输入端子的中线对称设置，且第三隔离电阻和第四隔离电阻的长度均为110-130微米，宽度均为10-15微米；
25.第五隔离电阻的长度为270-300微米，宽度为8-15微米；
26.第六隔离电阻和第七隔离电阻关于输入端子的中线对称设置，且第六隔离电阻和第七隔离电阻的长度均为110-130微米，宽度均为25-30微米；
27.第八隔离电阻的长度为270-300微米，宽度为12-15微米。
28.可选地，介质板采用砷化镓材料，功分电路还包括四对接地焊盘，介质板上对应于输入端子的位置设有与输入端子焊接的一对接地焊盘，介质板上对应于第一输出端子的位置设有与第一输出端子焊接的一对接地焊盘，介质板上对应于第二输出端子的位置设有与第二输出端子焊接的一对接地焊盘，介质板上对应于第三输出端子的位置设有与第三输出端子焊接的一对接地焊盘。
29.可选地，功分电路的频率为6-18ghz。
30.根据本技术的另一个方面，提供了一种功分器，包括如上述的功分电路。
31.根据本技术的又一个方面，提供了一种电子设备，包括如上述的功分器。
32.本技术提供的功分电路、功分器以及电子设备的有益效果在于：与现有技术相比，本技术功分电路通过利用集成无源器件工艺将输入端子、第一输出端子、第二输出端子、第三输出端子、第一功分组件、两组第二功分组件以及阻性隔离组件集成于同一介质板，使功分电路小型化，从而降低了功分电路所占的体积，通过将第一功分组件沿输入端子的中线设置，将两组第二功分组件关于输入端子的中线对称设置，以使输入端子到第一输出端子、输入端子到第二输出端子和输入端子到第三输出端子的阻抗匹配，提高了功分电路的电压驻波比性能，通过设置阻性隔离组件对功分电路的三个输出端进行隔离，从而提高了功分电路的隔离度。
附图说明
33.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.其中：
35.图1是本发明一实施例示出的一功分电路的结构示意图；
36.图2是本发明一实施例示出的又一功分电路的结构示意图；
37.图3是本发明一实施例示出的功分电路的隔离度仿真曲线图；
38.图4是本发明一实施例示出的功分电路的电压驻波比仿真曲线图；
39.图5是本发明一实施例示出的功分电路的插入损耗仿真曲线图。
40.主要元件符号说明：
41.1、介质板；
42.10、输入端子；
43.20、第一输出端子；
44.30、第二输出端子；
45.40、第三输出端子；
46.50、第一功分组件；51、一级电感；52、二级电感；53、三级电感；
47.60、第二功分组件；61、第一电感；62、第二电感；63、第三电感；
48.70、接地焊盘；
49.100、阻性隔离组件；110、第一隔离电阻；120、第二隔离电阻；130、第三隔离电阻；140、第四隔离电阻；150、第五隔离电阻；160、第六隔离电阻；170、第七隔离电阻；180、第八隔离电阻。
具体实施方式
50.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以通过许多其他不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
51.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
52.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
53.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
54.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
55.正如背景技术中所记载的，传统的功分电路在体积变小后存在隔离效果差以及电压驻波比性能差的问题。
56.为了解决上述问题，根据本技术的一个方面，本技术的实施例提供了一种功分电路，如图1-图2所示，该功分电路包括采用集成无源器件工艺集成于同一介质板1上的输入端子10、第一输出端子20、第二输出端子30、第三输出端子40、第一功分组件50、两组第二功分组件60以及阻性隔离组件100。
57.第一功分组件50沿输入端子10的中线设置，两组第二功分组件60关于输入端子10的中线对称设置，第一功分组件50的输入端和两组第二功分组件60的输入端分别连接于输入端子10，第一功分组件50的输出端连接于第一输出端子20，两组第二功分组件60的输出端分别连接于第二输出端子30和第三输出端子40。
58.阻性隔离组件100连接于第一功分组件50和其中一第二功分组件60之间、第一功分组件50和另一第二功分组件60之间以及其中一第二功分组件60和另一第二功分组件60之间，以对第一输出端子20、第二输出端子30和第三输出端子40三者之间进行隔离。
59.在本发明实施例中，该功分电路通过利用集成无源器件(integrated passive devices，ipd)工艺将输入端子10、第一输出端子20、第二输出端子30、第三输出端子40、第一功分组件50、两组第二功分组件60以及阻性隔离组件100集成于同一介质板1，相对于传统的体积庞大的分立无源元件，使功分电路小型化，从而降低了功分电路所占的体积。通过将第一功分组件50沿输入端子10的中线设置，将两组第二功分组件60关于输入端子10的中线对称设置，以使输入端子10到第一输出端子20、输入端子10到第二输出端子30和输入端子10到第三输出端子40的阻抗匹配，提高了功分电路的电压驻波比性能。通过设置阻性隔离组件100对功分电路的三个输出端进行隔离，提高了功分电路的隔离度(隔离度数值越大，则越好)和电压驻波比性能(电压驻波比数值越接近1，则电压驻波比性能越好)。综上可知，本实施例的功分电路具备体积小、电压驻波比性能好以及隔离度好的优点。
60.需要说明的是，两组第二功分组件60关于输入端子10的中线对称设置，指的是其
中一组第二功分组件60包括的电子元器件以及传输线均与另一组第二功分组件60包括的电子元器件以及传输线相应对称。输入端子10为焊盘，且左右对称的，输入端子10可以为圆形焊盘、长方形焊盘或正方形焊盘等，在此不对其具体形状加以限制。为便于理解说明，输入端子10的中线在图1-2中以x示出。第一输出端子20、第二输出端子30和第三输出端子40均为焊盘，第一输出端子20和第二输出端子30均可以为圆形焊盘、长方形焊盘或正方形焊盘等，在此不对其具体形状加以限制。
61.可以理解的是，当输入端子10用于功率输入，且第一输出端子20、第二输出端子30和第三输出端子40用于输出功率时，功分电路起到功率分配的作用；当第一输出端子20、第二输出端子30和第三输出端子40用于输入功率，且输入端子10作为功率输出时，功分电路起到功率合成的作用。
62.在一种实施例中，如图1-图2所示，第一功分组件50包括依次连接的一级电感51、二级电感52和三级电感53，一级电感51远离二级电感52的一端连接于第一功分组件50的输入端，三级电感53远离二级电感52的一端连接于第一功分组件50的输出端。每组第二功分组件60均包括依次连接的第一电感61、第二电感62和第三电感63，第一电感61远离第二电感62的一端连接于第二功分组件60的输入端，第三电感63远离第二电感62的一端连接于第二功分组件60的输出端。
63.在本实施例中，通过多个电感的组合使用以使第一功分组件50和第二功分组件60的阻抗匹配，提高了功分电路的电压驻波比性能，而且相对于传统的通过导线的阻抗值进行阻抗匹配，能够有效减小功分电路的体积，使功分电路小型化。
64.在一种具体的实施例中，如图1-图2所示，一级电感51和两组第二功分组件60的两第一电感61平行设置，且两第一电感61关于输入端子10的中线对称设置，一级电感51和两第一电感61均为圆形电感，一级电感51和两第一电感61的半径均为100-120微米，匝数均为1.5匝，宽度均为10-20微米。
65.二级电感52和两组第二功分组件60的两第二电感62平行设置，且两第二电感62关于输入端子10的中线对称设置，二级电感52和两第二电感62均为圆形电感，二级电感52和两第二电感62的半径均为40-50微米，匝数均为1.5匝，宽度均为15-25微米。
66.三级电感53和两组第二功分组件60的两第三电感63平行设置，且两第三电感63关于输入端子10的中线对称设置，三级电感53和两第三电感63均为圆形电感，三级电感53和两第三电感63的半径均为40-50微米，匝数均为1.5匝，宽度均为20-30微米。
67.通过如上设计，使功分电路在满足低插入损耗、电压驻波比低以及隔离度低的前提下更小型化。
68.在一种实施例中，如图1-图2所示，阻性隔离组件100包括第一隔离电阻110、第二隔离电阻120、第三隔离电阻130、第四隔离电阻140、第五隔离电阻150、第六隔离电阻160、第七隔离电阻170和第八隔离电阻180。第一隔离电阻110，连接于一级电感51和二级电感52的连接处与其中一第二功分组件60的第一电感61和第二电感62的连接处之间。第二隔离电阻120，连接于一级电感51和二级电感52的连接处与另一第二功分组件60的第一电感61和第二电感62的连接处之间。第三隔离电阻130，连接于二级电感52和三级电感53的连接处与其中一第二功分组件60的第二电感62和第三电感63的连接处之间。第四隔离电阻140，连接于二级电感52和三级电感53的连接处与另一第二功分组件60的第二电感62和第三电感63
的连接处之间。第五隔离电阻150，连接于其中一第二功分组件60的第二电感62和第三电感63的连接处与另一第二功分组件60的第二电感62和第三电感63的连接处之间。第六隔离电阻160，连接于第一功分组件50的输出端与其中一第二功分组件60的输出端之间。第七隔离电阻170，连接于第一功分组件50的输出端与另一第二功分组件60的输出端之间。第八隔离电阻180，连接于其中一第二功分组件60的输出端与另一第二功分组件60的输出端之间。
69.通过如上设计，提高了功分电路的隔离度和电压驻波比性能。
70.进一步地，第一隔离电阻110、第二隔离电阻120、第三隔离电阻130、第四隔离电阻140、第五隔离电阻150、第六隔离电阻160、第七隔离电阻170和第八隔离电阻180均为薄膜电阻，薄膜电阻的材料为氮化钽材料。
71.薄膜电阻既能起到隔离电阻要实现的作用，又因为薄膜的形状可以缩小体积，进而有效地减小功分器的体积。
72.在一种具体的实施例中，如图1-图2所示，第一隔离电阻110和第二隔离电阻120关于输入端子10的中线对称设置，且长度均为110-130微米，宽度均为40-50微米。第三隔离电阻130和第四隔离电阻140关于输入端子10的中线对称设置，且长度均为110-130微米，宽度均为10-15微米。第五隔离电阻150的长度为270-300微米，宽度为8-15微米。第六隔离电阻160和第七隔离电阻170关于输入端子10的中线对称设置，且长度均为110-130微米，宽度均为25-30微米。第八隔离电阻180的长度为270-300微米，宽度为12-15微米。
73.通过如上设计，使功分电路在满足低插入损耗、电压驻波比低以及隔离度低的前提下更小型化。同时，结合上述第一功分组件50和第二功分组件60的参数设置，使得该功分电路的频率达到6-18ghz，插入损耗≤5.7db、隔离度≥15db、输入端口vswr≤1.8、输出端口vswr≤1.5。
74.具体来说，如图3所示，s32曲线表示该功分电路中第一输出端子20至第二输出端子30方向的频率与隔离度的对应关系，s42曲线表示该功分电路中第一输出端子20至第三输出端子40方向的频率与隔离度的对应关系，s43曲线表示该功分电路中第二输出端子30至第三输出端子40方向的频率与隔离度的对应关系，由图可见，该功分电路在6-18ghz的频率范围内，隔离度均大于15db。如图4所示，vswr1曲线表示该功分电路中信号流向为输入端子10至输入端子10时测出的电压驻波比，vswr2曲线表示该功分电路中信号流向为第一输出端子20至第一输出端子20时测出的电压驻波比，vswr3曲线表示该功分电路中信号流向为第二输出端子30至第二输出端子30时测出的电压驻波比，vswr4曲线表示该功分电路中信号流向为第三输出端子40至第三输出端子40时测出的电压驻波比，由图可见，该功分电路在6-18ghz的频率范围内，电压驻波比均低于1.8。如图5所示，s21曲线表示该功分电路中信号流向为输入端子10至第一输出端子20的插入损耗，s31曲线表示该功分电路中信号流向为输入端子10至第二输出端子30的插入损耗，s41曲线表示该功分电路中信号流向为输入端子10至第三输出端子40的插入损耗，由图可见，该功分电路在6-18ghz的频率范围内，插入损耗均低于5.7db。
75.在一些实施例中，如图1-图2所示，介质板1采用砷化镓材料，功分电路还包括四对接地焊盘70，介质板1上对应于输入端子10的位置设有与输入端子10焊接的一对接地焊盘70，介质板1上对应于第一输出端子20的位置设有与第一输出端子20焊接的一对接地焊盘70，介质板1上对应于第二输出端子30的位置设有与第二输出端子30焊接的一对接地焊盘
70，介质板1上对应于第三输出端子40的位置设有与第三输出端子40焊接的一对接地焊盘70。
76.设置接地焊盘70是为了方便测试需要和起接地作用，且与输入端子10焊接连接的一对接地焊盘70对称设置在输入端子10两侧，与第一输出端子20焊接连接的一对接地焊盘70对称设置在第一输出端子20两侧，与第二输出端子30焊接连接的一对接地焊盘70对称设置在第二输出端子30两侧，与第三输出端子40焊接连接的一对接地焊盘70对称设置在第三输出端子40两侧，由此设计，使得功分器可以通过探针台进行对称测试。
77.具体来说，介质板1的尺寸为宽1.3mm
×
长2.0mm
×
厚0.1mm，使得最终功分电路的尺寸达到宽1.3mm
×
长2.0mm
×
厚0.1mm，远小于传统威尔金森功分器的尺寸，极大的缩小了功分器的体积。
78.根据本技术的另一个方面，本技术的实施例还提供了一种功分器，包括如上述的功分电路。
79.由于该功分器包括上述任一实施例的功分电路，因此该功分器至少包含上列任一实施例的功分电路所对应的有益效果和好处，在此不再赘述。
80.根据本技术的又一个方面，本技术的实施例还提供了一种电子设备，包括如上述的功分器。
81.由于该电子设备包括上述实施例的功分器，因此该电子设备包含上述实施例的功分器所对应的有益效果和好处，在此不再赘述。
82.综上，实施本实施例提供的功分电路、功分器以及电子设备，至少具有以下有益技术效果：
83.该功分电路通过利用集成无源器件工艺将输入端子、第一输出端子、第二输出端子、第三输出端子、第一功分组件、两组第二功分组件以及阻性隔离组件集成于同一介质板，使功分电路小型化，从而降低了功分电路所占的体积，通过将第一功分组件沿输入端子的中线设置，将两组第二功分组件关于输入端子的中线对称设置，以使输入端子到第一输出端子、输入端子到第二输出端子和输入端子到第三输出端子的阻抗匹配，提高了功分电路的电压驻波比性能，通过设置阻性隔离组件对功分电路的三个输出端进行隔离，从而提高了功分电路的隔离度。
84.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
85.以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。