芯片模块、双界面智能卡及芯片模块的封装方法与流程

1.本技术涉及双界面智能卡技术领域，尤其涉及一种芯片模块、双界面智能卡及芯片模块的封装方法。


背景技术：

2.双界面卡的芯片在封装时，会设置用于与接触引脚电连接的焊盘，但是焊盘会占用芯片周围的布线空间，增加了布线的难度和布线的长度，造成双界面卡芯片的封装成本较高。


技术实现要素：

3.本技术实施例提供了一种芯片模块、双界面智能卡及芯片模块的封装方法，能够使芯片模块的布局更加紧凑，降低芯片模块的封装成本。
4.本技术实施例的第一方面提供一种芯片模块，用于双界面智能卡，包括：载带，包括相对的承载面和背面；芯片本体，位于承载面，芯片本体朝向载带的一面的中央与承载面连接；多个位于载带的背面的第一焊盘，第一焊盘与芯片本体通过合金线电连接，多个第一焊盘在承载面的投影的中心到芯片本体在承载面的投影的中心的距离均为第一距离；多个位于载带的承载面的第二焊盘，第二焊盘与芯片本体通过合金线电连接，多个第二焊盘在承载面的投影的中心到芯片本体在承载面的投影的中心的距离均为第二距离，第二距离小于第一距离。
5.根据本技术实施例的第一方面，合金线的材料包括：重量百分比为80 wt％-99wt％的银、重量百分比为0.1wt％-10wt％的金，重量百分比为 0.9wt％-19wt％的钯及其它物质。
6.根据本技术实施例的第一方面，载带包括自身厚度方向上贯穿载带的多个第一通孔，第一通孔在承载面的投影与第一焊盘在承载面的投影至少部分交叠；至少一个合金线穿过第一通孔。
7.根据本技术实施例的第一方面，芯片本体包括多个芯片焊盘，每个第一焊盘和每个第二焊盘分别与一个芯片焊盘通过合金线电连接。
8.根据本技术实施例的第一方面，还包括位于载带的承载面的第一电路和多个第三焊盘；第三焊盘到芯片本体在承载面的投影的中心的距离相等，第二焊盘与第一电路电连接，第三焊盘用于第二焊盘的备用焊盘。
9.根据本技术实施例的第一方面，还包括封装胶，覆盖承载面的至少一部分；至少部分的第一电路在承载面的投影与以芯片本体在承载面的投影的中心为圆心的第一参考圆部分重叠，芯片本体、第一焊盘、第二焊盘和第三焊盘均位于第一参考圆的内部；封装胶的边缘与第一参考圆对齐。
10.根据本技术实施例的第一方面，还包括多个位于载带的承载面的第四焊盘，第四焊盘与第一电路电连接，第四焊盘位于第一参考圆的外部。
11.根据本技术实施例的第一方面，第四焊盘为圆形，直径大于或等于 1.5mm。
12.本技术实施例的第二方面提供一种双界面智能卡，包括：卡体，包括多个接触引脚，接触引脚位于卡体的表面；本技术实施例的第一方面的芯片模块，芯片模块位于卡体内，每个第一焊盘分别与一个接触引脚电连接。
13.本技术实施例的第三方面提供一种芯片模块的封装方法，包括：提供载带，载带包括相对的承载面和背面；提供芯片本体，将芯片本体放置于承载面，将芯片本体朝向载带的承载面的一面的中央与承载面连接；提供多个位于载带的背面的第一焊盘，将第一焊盘与芯片本体通过合金线电连接，多个第一焊盘在承载面的投影的中心到芯片本体在承载面的投影的中心的距离均为第一距离；提供多个位于载带的承载面的第二焊盘，将第二焊盘与芯片本体通过合金线电连接，多个第二焊盘在承载面的投影的中心到芯片本体在承载面的投影的中心的距离均为第二距离，第二距离小于第一距离；通过封装胶包封芯片本体、第一焊盘和第二焊盘。
14.根据本技术实施例的第三方面，将第一焊盘与芯片本体通过合金线电连接，包括：使合金线露出线尾；将线尾熔成球形，形成自由空气球；将自由空气球压在位于芯片本体上的芯片焊盘上；增加自由空气球与芯片焊盘之间的压力，通过超音向自由空气球施加能量，将线尾与芯片焊盘焊接；将合金线向第一焊盘移动，并将合金线压在第一焊盘上；增加合金线与第一焊盘之间的压力，通过超音向合金线施加能量，将合金线与第一焊盘焊接；沿相对合金线的中轴线倾斜的平面切断合金线，使合金线形成带有内凹曲线的切口。
15.根据本技术实施例的第三方面，将第二焊盘与芯片本体通过合金线电连接的方法，与将第一焊盘与芯片本体通过合金线电连接的方法相同。
16.根据本技术实施例的第三方面，通过封装胶包封芯片本体、第一焊盘和第二焊盘，包括：封装胶的热固化温度为110℃-130℃，热固化时间为 6h-10h。
17.根据本技术实施例的第三方面，还包括提供第一电路，第一电路位于载带的承载面，至少部分的第一电路在承载面的投影为第一参考圆的至少一部分，第一参考圆为以芯片本体在承载面的投影的中心为圆心的圆，将芯片本体、第一焊盘和第二焊盘设置在第一参考圆内；通过封装胶包封芯片本体、第一焊盘和第二焊盘，还包括：封装胶覆盖区域的边缘与第一参考圆对齐。
18.本技术实施例提供的芯片模块、双界面智能卡及芯片模块的封装方法中，以芯片本体的中心为圆心，将用于与接触引脚连接的第一焊盘圆周设置，将用于与芯片本体的其他电路连接的第二焊盘圆周设置，并使二者对应的半径不同，从而使第二焊盘能够利用第一焊盘与芯片本体之间的空间，从而使得芯片模块的第一焊盘和第二焊盘布局更加紧凑，充分利用载带的空间节省布线使用材料，从而降低芯片模块的封装成本。
附图说明
19.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1相关技术中接触引脚的布局示意图。
21.图2本技术实施例提供的芯片模块的示意图。
22.图3为图2所示的芯片模块的a-a截面的剖视图。
23.图4为图2所示的芯片模块的b-b截面的剖视图。
24.图5为本技术实施例提供的芯片模块的另一种结构示意图。
25.图6为图5所示的芯片模块的a-a截面的剖视图。
26.图7为图5所示的芯片模块的b-b截面的剖视图。
27.图8为本技术实施例提供的芯片模块的又一种结构示意图。
28.图9为本技术实施例提供的双界面智能卡的示意图。
29.图10为图9所示的双界面智能卡的a-a截面的剖视图。
30.图11为本技术实施例提供的芯片模块封装方法的流程图。
31.附图标记：
32.1、载带；11、第一通孔；2、芯片本体；21、芯片焊盘；3、第一焊盘；4、第二焊盘；5、第三焊盘；6、第一电路；7、封装胶；8、第四焊盘；9、合金线；
33.100、卡体；110、接触引脚；
34.s1、承载面；s2、背面；c、第一参考圆。
具体实施方式
35.下面将详细描述本技术的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本技术的全面理解。但是，对于本领域技术人员来说很明显的是，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术的更好的理解。
36.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。
37.诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
38.应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
39.另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
40.应理解，在本技术实施例中，“与a相应的b”表示b与a相关联，根据a可以确定b。但还应理解，根据a确定b并不意味着仅仅根据a确定b，还可以根据a和/或其它信息确定b。
41.双界面卡的芯片在封装成芯片模块时，会将芯片本体封装在载带上。在载带上会设置用于与接触引脚电连接的第一焊盘。当在将芯片模块设置在双界面卡的卡体上时，第一焊盘与设置在卡体上的接触引脚电连接。此外芯片本体还通过第二焊盘来与芯片模块的电路电连接。但是焊盘会占用芯片周围的布线空间，增加了布线的难度和布线的长度，造成双界面卡芯片的封装成本较高。
42.图1相关技术中接触引脚的布局示意图。
43.申请人发现，参考图1，由于接触引脚的形状和尺寸限制，第一焊盘通常呈矩形排布。为了保证第一焊盘和接触引脚之间的电连接状态良好，同时为了减少阻抗，第一焊盘的面积通常较大。此外，第二焊盘通常与第一焊盘一同呈矩形排布。因此，第一焊盘和第二焊盘都会占用较大的布线空间。在布线时，为了回避第一焊盘和第二焊盘，布线长度会大幅增加，导致双界面卡的芯片封装成本提高。示例性地，接触引脚通常设有6个，分别是gnd、vcc、rst、clk、i/o和1个备用接触引脚，芯片模块的背面设有至少5个第一焊盘，5个第一焊盘基本形成矩形，对应gnd、 vcc、rst、clk、i/o接触引脚排布。此外第一焊盘对应位置设有镂空结构。除了位于芯片模块的电路的布线以外，位于芯片模块正面的芯片本体通过穿过镂空结构的引线与第一焊盘结构。由于第一焊盘距离芯片本体较远，增加了引线的长度，也会增加芯片的封装成本。
44.鉴于上述问题，申请人提出一种芯片模块、双界面智能卡及芯片模块的封装方法。将第一焊盘设置为圆形排布，从而减少第一焊盘占用的空间。同时，将第二焊盘设置为同心圆形排布，使第二焊盘能够充分利用第一焊盘和芯片本体之间的空间。由于空间的利用率增加，在同等条件下，降低了第一焊盘和第二焊盘占用的空间，从而使更多的空间能够用于布线设计。此外，也有利于芯片模块的小型化设计，提高双界面智能卡结构的一致性，增强双界面智能卡的结构强度。
45.图2本技术实施例提供的芯片模块的示意图。图3为图2所示的芯片模块的a-a截面的剖视图。图4为图2所示的芯片模块的b-b截面的剖视图。
46.参考图2、图3和图4，本技术实施例提供一种芯片模块，用于双界面智能卡，包括：载带1、芯片本体2、第一焊盘3和第二焊盘4。载带1 包括相对的承载面s1和背面s2。芯片本体2位于承载面s1，芯片本体2 朝向载带1的一面的中央与承载面s1连接。多个第一焊盘3位于载带1的背面s2，第一焊盘3与芯片本体2通过合金线9电连接，多个第一焊盘3 在承载面s1的投影的中心到芯片本体2在承载面s1的投影的中心的距离均为第一距离。多个第二焊盘4位于载带1的承载面s1，第二焊盘4与芯片本体2通过合金线9电连接，多个第二焊盘4在承载面s1的投影的中心到芯片本体2在承载面s1的投影的中心的距离均为第二距离，第二距离小于第一距离。
47.载带1作为芯片本体2的封装载体使用。芯片本体2和一部分电路与载带1的承载面s1。当芯片模块用于双界面智能卡时，载带1的背面s2 会设置第一焊盘3。通过第一焊盘3，芯片模块能够与外界实现电连接。示例性地，第一焊盘3与双界面智能卡的接触引脚电连接，使得外界电路可以通过接触引脚与芯片本体2实现电连接。示例性地，载带1可以采用环氧树脂材料制成，长度可以为数十米到上百米，宽度可以为3.5厘米，在一个条带上面可以封装2排双界面智能卡的芯片模块，数量可以为上万颗。
48.芯片本体2用于实现双界面智能卡与外界的信息交互。在将芯片本体 2设置在载
带1的承载面s1时，可以通过固定连接的方式来进行连接，可以采用其他方式连接。示例性地，芯片本体2的中部与载带1固定连接，可以在载带1上通过点胶或画胶的方式来将银浆设置在载带1的承载面 s1，再将芯片本体2置于银浆上，待银浆固化实现芯片本体2和载带1的固定。通过优化芯片模块结构，实现了工艺的低成本化，同时大幅度提高了电子元件的总体产量。
49.第一焊盘3可以采用金属焊盘。芯片本体2通过合金线9与第一焊盘 3电连接。示例性地，第一焊盘3可以为圆形或椭圆形，以方便充分利用第一焊盘3占用载带1的空间，从而在不影响合金线9与第一焊盘3电连接的前提下，缩小第一焊盘3的面积，使第一焊盘3能够更加靠近芯片本体2，缩短合金线9的长度，减少芯片封装的成本。此外，第一焊盘3以芯片本体2的中心为圆心在载带1上圆周排布，可以减少第一焊盘3整体占用载带1的空间，也有利于左端第一焊盘3到芯片本体2的距离，从而缩短合金线9的长度，减少芯片封装的成本。由于第一焊盘3占用的空间更小，载带1上的电路的布线空间更大，也可以减少布线的总长度，简化布线的复杂程度，可以节省载带1布线的成本，进一步有利于减少芯片的封装成本。示例性地，第一焊盘3设有5个，分别与gnd、vcc、rst、 clk和i/o接触引脚电连接。
50.第二焊盘4也可以采用金属焊盘。芯片本体2通过合金线9与第二焊盘4电连接。示例性地，第二焊盘4可以为圆形或椭圆形，以方便充分利用第二焊盘4占用载带1的空间，从而在不影响合金线9与第二焊盘4电连接的前提下，缩小第二焊盘4的面积，使第二焊盘4能够更加靠近芯片本体2，缩短合金线9的长度，减少芯片封装的成本。由于第二焊盘4用于芯片本体2与载带1上的电路的连接，因此第二焊盘4与电路可以采用直接连接或二者形成一体结构。考虑到第一焊盘3需要与接触引脚接触连接，第一焊盘3不能过小。示例性地，第一焊盘3的面积大于第二焊盘4 的面积。第二焊盘4以芯片本体2的中心为圆心在载带1上圆周排布，第一焊盘3和第二焊盘4的排布形成同心圆的形式。可以减少第二焊盘4整体占用载带1的空间，也有利于左端第二焊盘4到芯片本体2的距离，从而缩短合金线9的长度，减少芯片封装的成本。此外，第二焊盘4位于第一焊盘3与芯片本体2之间，能够使第一焊盘3和第二焊盘4的布局更加紧凑，从而进一步减少第一焊盘3和第二焊盘4占用载带1的空间，进一步减少芯片的封装成本。示例性地，第二焊盘4设有2个，分别与载带1 上的其他电路电连接，芯片本体2通过第二焊盘4与载带1上的其他电路电连接。
51.可选地，继续参考图2，芯片本体2包括多个芯片焊盘21，每个第一焊盘3和每个第二焊盘4分别与一个芯片焊盘21通过合金线9电连接。芯片本体2通过芯片焊盘21来与第一焊盘和第二焊盘4电连接。示例性地，芯片焊盘21设有7个，均位于芯片本体2背离载带1的一侧的边缘，可以进一步缩短合金线9的长度。7个芯片焊盘21分别与5个第一焊盘3和2 个第二焊盘4通过合金线9一一对应连接。
52.进一步地，继续参考图3，载带1包括自身厚度方向上贯穿载带1的多个第一通孔11，第一通孔11在承载面s1的投影与第一焊盘3在承载面 s1的投影至少部分交叠；至少一个合金线9穿过第一通孔11。第一通孔 11作为合金线9与第一焊盘3连接时的过孔使用。合金线9一端与芯片本体2连接，另一端穿过第一通孔11后与第一焊盘3连接，实现芯片本体2 和第一焊盘3的电连接。当芯片模块安装在双界面智能卡的卡体上时，第一焊盘3与接触引脚通过接触的方式电连接，实现芯片本体2与接触引脚的电连接，进而实现双界面智能卡与外界的接触式信息交互功能。
53.图5为本技术实施例提供的芯片模块的另一种结构示意图。
54.进一步地，芯片模块还包括位于载带1的承载面s1的第一电路6和多个第三焊盘5；第三焊盘5到芯片本体2在承载面s1的投影的中心的距离相等，第二焊盘4与第一电路6电连接，第三焊盘5用于第二焊盘4的备用焊盘。第一电路6作为芯片模块上的辅助电路使用，用于辅助芯片本体2实现其基本功能，包括双界面智能卡与外界的信息交互。第二焊盘4 与第一电路6电连接，使得第二焊盘4作为第一电路6与芯片本体2电连接的接口。第三焊盘5作为第二焊盘4的备用焊盘使用。第二焊盘4和第三焊盘5的功能相同。当第二焊盘4与芯片本体2电连接时，第三焊盘5 无需与芯片本体2电连接。第三焊盘5也可以采用金属焊盘。芯片本体2 可以通过合金线9与第三焊盘5电连接。示例性地，第三焊盘5可以为圆形或椭圆形，以方便充分利用第三焊盘5占用载带1的空间，从而在不影响合金线9与第三焊盘5电连接的前提下，缩小第三焊盘5的面积，使第三焊盘5能够更加靠近芯片本体2，缩短合金线9的长度，减少芯片封装的成本。由于第三焊盘5用于芯片本体2与载带1上的电路的连接，因此第三焊盘5与电路可以采用直接连接或三者形成一体结构。第三焊盘5也可以设置为以芯片本体2的中心为圆心圆形排布，由于第三焊盘5的功能与第二焊盘4类似，因此，第三焊盘5的大小也可以小于第一焊盘3的大小。第三焊盘5也可以位于芯片本体2和第一焊盘3之间的空间，从而减少第三焊盘5占用载带1的空间，简化第一电路6的布线，降低芯片模块的封装成本。
55.图6为图5所示的芯片模块的a-a截面的剖视图。图7为图5所示的芯片模块的b-b截面的剖视图。
56.进一步地，参考图6和图7，芯片模块还包括封装胶7，覆盖承载面 s1的至少一部分；至少部分的第一电路6在承载面s1的投影与以芯片本体2在承载面s1的投影的中心为圆心的第一参考圆c部分重叠，芯片本体2、第一焊盘3、第二焊盘4和第三焊盘5均位于第一参考圆c的内部；封装胶7的边缘与第一参考圆c对齐。封装胶7覆盖芯片本体2、第一焊盘3、第二焊盘4、第三焊盘5和合金线9，能够对芯片本体2、第一焊盘3、第三焊盘5和合金线9进行保护，防止外力造成芯片本体2、第一焊盘3和第三焊盘5的损坏。此外，封装胶7还能够对芯片本体2、第二焊盘4、第三焊盘5和合金线9进行密封，降低芯片本体2、第二焊盘 4、第三焊盘5和合金线9氧化或受潮的风险，延长芯片模块的使用寿命。封装胶7的边缘与第一参考圆c对齐，可以使密封胶形成圆形的胶层，能够增加封装胶7的防护面积和密封面积，更好地保护芯片本体2和合金线9。以第一参考圆c作为封装胶7的封装区域的标记，在保证封装效果的前提下，可以减少封装胶7的使用量，提高封装胶7的封装效率，从而进一步降低芯片封装的成本。同时，可以更加准确地判断封装胶7的用量，保证了芯片封装的一致性，提高了芯片封装的成品率。示例性地，封装胶7固化后的直径可以为5.9mm
–
6.3mm。封装胶7能够为芯片本体 2和合金线9提供坚硬的物理保护和电气保护，使芯片模块的物理性能获得大大提升，可以满足质量可靠性的要求，更容易通过严苛的物理方面的测试，例如10n三轮测试，背后点压力，wrapping测试等等。需要说明的是，第一参考圆c可以为正圆或椭圆。
57.图8为本技术实施例提供的芯片模块的又一种结构示意图。
58.可选地，参考图8，芯片模块还包括多个位于载带1的承载面s1的第四焊盘，第四焊盘与第一电路6电连接，第四焊盘位于第一参考圆c的外部。第四焊盘用于与双界面智能卡的天线电连接。使得芯片本体2能够与双界面智能卡的天线电连接，实现双界面智能卡与外界的无接触信息交互。由于第四焊盘与双界面智能卡的天线电连接，因此第四焊盘可以适
当远离芯片本体2，为第一电路6的布线让出更多的空间，从而简化第一电路6布线的复杂程度，进而降低第一电路6的布线成本。
59.示例性地，继续参考图8，第四焊盘为圆形，直径大于或等于 1.5mm。第四焊盘也可以采用金属焊盘。圆形的第四焊盘有利于降低第四焊盘的阻抗，从而在同等阻抗的情况下，降低第四焊盘的大小，减少第四焊盘占用载带1的空间，从而降低芯片模块的封装成本。由于第四焊盘的焊片的单独为1.5mm，为了保证第四焊盘的焊接质量，第四焊盘的直径大于或等于1.5mm。
60.优选地，合金线9的材料包括：重量百分比为80wt％-99wt％的银、重量百分比为0.1wt％-10wt％的金，重量百分比为0.9wt％-19 wt％的钯及其它物质。相关技术中通常采用金为主要成分(99.99wt％) 的合金线9，使得合金线9的成本超过了芯片模块封装成本的57％。由于采用了以银为主要成分的合金线9，因此在同等条件下，能够至少降低芯片模块封装成本的5％。此外，由于银的电阻率低于金的电阻率，因此在同等电阻的情况下，以银为主要成分的合金线9能够制作的更细，从而进一步节省合金线9的材料，降低芯片模块封装的成本。在同等线粗的条件下，以银为主要成分的合金线9的电阻更低，能够降低芯片模块的功耗，并减少芯片模块工作过程的发热，从而延长芯片模块的使用寿命。更细的合金线9也有利于降低第一焊盘3和/或第二焊盘4的大小，有利于降低芯片模块的封装成本。在合金线9中添加一定量的金和钯，能够提高银的抗氧化性，还能够提高合金线9的结构强度，从而延长芯片模块的使用寿命。通过大幅增加银的重量百分比，在保证合金线9的低电阻率、高抗氧化性、高结构强度、长使用寿命的前提下，能够进一步降低合金线9的成本，从而降低芯片模块的封装成本。
61.优选地，合金线9的材料包括：重量百分比为83wt％的银、重量百分比为10wt％的金，重量百分比为7wt％的钯及其它物质。可以获得抗氧化性好，可靠性高的合金。合金线9的直径可以为20μm，相较于相关技术中25μm的金为主要成分(99.99wt％)的合金线9，直径降低了 20％。此外，合金线9的焊接点的结构强度更大，提高焊接的可靠性。
62.图9为本技术实施例提供的双界面智能卡的示意图。图10为图9所示的双界面智能卡的a-a截面的剖视图。
63.参考图9和图10，本技术另一个实施例提供了一种双界面智能卡，包括：卡体100和芯片模块。卡体100包括多个接触引脚110，接触引脚 110位于卡体100的表面。前述实施例的芯片模块，芯片模块位于卡体 100内，每个第一焊盘3分别与一个接触引脚110电连接。在将芯片模块安装在卡体100内时，在载带1的背面s2朝向接触引脚110，使得第一焊盘3与接触引脚110一一对应连接。示例性地，接触引脚110设有6 个，分别是gnd、vcc、rst、clk、i/o和1个备用接触引脚110，并排布形成方形的接触引脚110区域，5个第一焊盘3分别与gnd、vcc、 rst、clk和i/o接触引脚110电连接。当双界面智能卡与外界进行接触式信息交互时，外界与接触引脚110接触并电连接，外界、接触引脚 110、第一焊盘3、合金线9和芯片本体2形成回路，从而实现双界面智能卡与外界进行接触式信息交互。
64.图11为本技术实施例提供的芯片模块封装方法的流程图。
65.本技术另一个实施例提供了一种芯片模块的封装方法，包括：
66.参考图11，步骤s1、提供载带1，载带1包括相对的承载面s1和背面s2。载带1可以采用环氧树脂材料制成。可以直接制造的方式获得载带 1，也可以直接使用载带1成品。
67.继续参考图11，步骤s2、提供芯片本体2，将芯片本体2放置于承载面s1，将芯片本体2朝向载带1的承载面s1的一面的中央与承载面s1连接。可以通过直接制造的方式获得载带1，也可以直接使用芯片本体2。可以在载带1上通过点胶或画胶的方式来将银浆设置在载带1的承载面 s1，再将芯片本体2置于银浆上，待银浆固化实现芯片本体2和载带1的固定。
68.继续参考图11，步骤s3、提供多个位于载带1的背面s2的第一焊盘 3，将第一焊盘3与芯片本体2通过合金线9电连接，多个第一焊盘3在承载面s1的投影的中心到芯片本体2在承载面s1的投影的中心的距离均为第一距离。使第一焊盘3呈圆形排布，能够减少第一焊盘3占用载带1的空间，简化电路的布线复杂程度，降低布线的成本，从而降低芯片模块封装的成本。
69.进一步地，将第一焊盘3与芯片本体2通过合金线9电连接的方法包括：
70.步骤s31、使合金线9露出线尾。可以通过打线机来实现第以焊盘的连接过程。通过打线机的劈刀，切割合金线9的端部，使得合金线9漏出线尾。
71.步骤s32、将线尾熔成球形，形成自由空气球。通过打线机的打火杆放电，将合金线9的线尾熔化成球形，使得合金线9与第一焊盘3的接触更加充分，提高焊接的结构强度，同时有利于降低焊接处的电阻。
72.步骤s33、将自由空气球压在位于芯片本体2上的芯片焊盘21上；移动打线机的劈刀，使劈刀位于芯片本体2的芯片焊盘21的上方，向下移动劈刀，将自由空气球压在芯片焊盘21上。
73.步骤s34、增加自由空气球与芯片焊盘21之间的压力，通过超音向自由空气球施加能量，将线尾与芯片焊盘21焊接。通过劈刀施加压力，压紧自由空气球和芯片焊盘21，同时打线机以超音的形式输出能量，使自由空气球和芯片焊盘21焊接在一起，完成焊接后停止超音能量的输出，使得合金线9和芯片本体2获得结构性能和导电性能良好的第一焊接点。
74.步骤s35、将合金线9向第一焊盘3移动，并将合金线9压在第一焊盘3上。再不切断合金线9的前提下，提起打线机的劈刀，并移动至第一焊盘3的上方，在通过劈刀将合金线9穿过载带1上的第一通孔11压在第一焊盘3上。
75.步骤s36、增加合金线9与第一焊盘3之间的压力，通过超音向合金线9施加能量，将合金线9与第一焊盘3焊接。通过劈刀施加压力，压紧合金线9和第一焊盘3，同时打线机以超音的形式输出能量，使合金线9 和第一焊盘3焊接在一起，完成焊接后停止输出超音能量，使得合金线9 和芯片本体2获得结构性能和导电性能良好的第二焊接点。
76.步骤s37、沿相对合金线9的中轴线倾斜的平面切断合金线9，使合金线9形成带有内凹曲线的切口。提起打线机的劈刀，并切断合金线9，使切割面相对合金线9的中轴线倾斜，形成带有内凹曲线的切口，进一步增加第二焊接点的牢固程度。此外切割后能够使得打线机上的合金线9的线尾依然位于劈刀的下方，且处于暴露状态，方便连续焊接。
77.继续参考图11，步骤s4、提供多个位于载带1的承载面s1的第二焊盘4，将第二焊盘4与芯片本体2通过合金线9电连接，多个第二焊盘4 在承载面s1的投影的中心到芯片本体2在承载面s1的投影的中心的距离均为第二距离，第二距离小于第一距离。需要说明的是，将第二焊盘与芯片本体2通过合金线9电连接的方法和将第一焊盘3与芯片本体2通过合金线9电连接的方向相同，此处不再赘述。
78.继续参考图11，步骤s5、通过封装胶7包封芯片本体2、第一焊盘3 和第二焊盘4。
79.在通过封装胶7封装获得芯片模块前，芯片模块的封装方法还包括提供第一电路6，第一电路6位于载带1的承载面s1，至少部分的第一电路 6在承载面s1的投影为第一参考圆c的至少一部分，第一参考圆c为以芯片本体2在承载面s1的投影的中心为圆心的圆，将芯片本体2、第一焊盘3和第二焊盘4设置在第一参考圆c内。第一参考圆c作封装胶7封装区域的标记使用，即封装胶7覆盖区域的边缘与第一参考圆c对齐。能够提高封装胶7的有效封装面积，由于采用圆形可以直接通过在圆心处滴加封装胶7的形式来获得圆形的封装区域，而降低出现过度封装或欠封装的情况的风险。
80.进一步地，通过封装胶7包封芯片本体2、第一焊盘3和第二焊盘 4，包括：封装胶7的热固化温度为110℃-130℃，热固化时间为6h
‑ꢀ
10h。可以加强封装胶7固化后的结构强度，从而更好地保护芯片本体2 和合金线9。优选地，封装胶7的热固化温度为120℃，热固化时间为 8h。除了能够具良好的结构性能，还具备良好的密封性能，能够降低芯片本体2和合金线9的氧化风险。
81.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。