存储器结构的高效制造的制作方法

存储器结构的高效制造
1.交叉参考
2.本专利申请案主张由李(lee)等人于2020年7月28日提交的标题为“存储器结构的高效制造(efficient fabrication of memory structures)”的美国专利申请案第16/940,774号的优先权，所述美国专利申请案转让给本公开受让人且其以全文引用的方式明确并入本文中。
技术领域
3.本技术领域涉及存储器结构的高效制造。


背景技术：

4.存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可经编程为两个受支持状态中的一个，通常用逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两个的状态，可存储其中任何一个。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个存储状态。为了存储信息，组件可在存储器装置中写入或编程状态。
5.存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫属化物存储器技术及其它。存储器单元可为易失性的或非易失性的。即使在没有外部电源的情况下，非易失性存储器，例如，feram，也可在延长的时间段内维持其所存储逻辑状态。易失性存储器装置(例如，dram)可能在从外部电源断开连接时丢失其存储状态。


技术实现要素：

6.描述一种方法。所述方法可包含：在衬底上沉积第一金属材料以形成对应于与存取第一存储器单元相关联的第一存取线的第一金属层；在第一金属层上沉积至少第一单元材料以形成包含第一存储器单元的单元层；使用单一沉积工艺在单元层上沉积第二金属材料，以形成对应于与存取第一存储器单元相关联的第二存取线的第二金属层，及在第二金属层之部分上形成第二存储器单元，其中第二存取线进一步与存取第二存储器单元相关联。
7.描述一种设备。所述设备可包含：第一金属层，其至少部分地基于第一沉积工艺形成在衬底上，所述第一金属层对应于与存取第一存储器单元相关联的第一存取线；第一存储器单元，其形成在第一金属层上；第二金属层，其使用单一第二沉积工艺形成在第一存储器单元上，第二金属层对应于与第一存储器单元相关联的第二存取线；及第二存储器单元，其形成在第二金属层上。
8.描述一种存储器装置。存储器装置可包含：多个立柱，其以三维交叉点架构布置，
每一立柱包括；第一存储器单元，其与第一存取线及第二存取线耦合；及第二存储器单元，其与第二存取线及第三存取线耦合，其中第二存取线包括在单一沉积工艺期间沉积的一定数量的金属材料。
附图说明
9.图1说明根据如本文中所公开的实例的支持存储器结构的高效制造的系统的实例。
10.图2说明根据如本文中所公开的实例的支持存储器结构的高效制造的存储器裸片的实例。
11.图3说明根据如本文中所公开的实例的支持存储器结构的高效制造的存储器装置的横截面的实例。
12.图4a及4b说明根据如本文中所公开的实例的支持存储器结构的高效制造的存储器装置的横截面的实例。
13.图5a及5b说明根据如本文中所公开的实例的支持存储器结构的高效制造的存储器装置的横截面的实例。
14.图6说明根据如本文中所公开的实例的支持存储器结构的高效制造的存储器装置的横截面的实例。
15.图7a及7b说明根据如本文中所公开的实例的支持存储器结构的高效制造的存储器装置的横截面的实例。
16.图8展示根据本公开的方面的支持存储器结构的高效制造的流程图。
17.图9展示流程图，其说明根据如本文中所公开的实例的支持存储器结构的高效制造的一或多种方法。
具体实施方式
18.存储器装置可包含存储器单元的多个存储器层叠，使得一个存储器单元阵列可堆叠在另一存储器单元阵列上面，例如在其顶部上。每一存储器单元可与能够存取存储器单元的各种存取线(例如，字线及位线)耦合。
19.多层叠存储器装置的制造可涉及多个步骤以沉积并选择性地移除各种材料层。例如，制造存储器装置可包含金属材料、单元存储材料(例如，可用于存储存储器单元的逻辑状态的材料)、介电材料、密封剂或掩模或其任何组合的沉积，且除其它实例外还可包含移除步骤，例如蚀刻或平面化，以选择性地移除先前沉积材料的部分并形成存储器单元结构。
20.在一些多层叠存储器装置中，堆叠存储器单元可使得其共享一或多个存取线的方式制造。例如，可在第一金属层与第二金属层之间形成第一存储器单元，且可在第二金属层与第三金属层之间形成第二存储器单元。在此类状况下，第一存储器单元及第二存储器单元共享对应于第二金属层(其在本文中可称为中间金属层)的存取线。以此方式，相同的(中间)金属层可由两个存储器层叠使用，从而相对于为多个层叠(例如，为每一层叠)制造单独的存取线减少用于制造存储器装置的制造步骤。
21.一般而言，减少可执行的制造步骤的数量除了其它益处之外，还可改进制造效率并降低制造成本。此外，可期望开发一系列制造步骤，在已沉积单元存储材料之后，使单元
存储材料暴露于移除步骤(例如涉及金属蚀刻溶液的那些步骤)最小化。
22.用于制造多层叠存储器装置的一些其它不同方法包含使用两个单独的沉积步骤来制造金属层以沉积所要数量的金属材料。即，可在第一沉积工艺期间沉积第一数量的金属层的金属材料，且可在第二沉积工艺期间沉积第二数量的金属层的金属材料。此方法可使得相同制造步骤序列能够用于每一层叠(其可称为堆叠重复)，且可通过执行金属材料的连续沉积来制造金属层。
23.然而，此类方法可具有缺点，包含需要多个图案化、沉积及蚀刻步骤来形成中间金属层。此外，此类方法可将沉积的单元存储材料暴露于金属蚀刻溶液，此可使单元存储材料降级并增加制造错误或不利影响的可能性。
24.如本文中所描述，能够使用单一沉积工艺形成中间金属层的制造方法可减少制造步骤的数量并减少单元材料暴露于金属蚀刻溶液，从而改进制造效率及合格率。在一些实例中，在单一沉积工艺期间沉积的金属数量可大于在多沉积工艺方法的第一沉积工艺期间沉积的金属数量，此可产生一或多个益处。例如，根据本公开，与多沉积工艺方法的第一沉积工艺期间沉积的可为约35nm或55nm的金属数量相比，在单一沉积工艺期间沉积的金属数量可大于约55nm，例如可为约70nm。此更厚的金属数量可产生一或多个益处，例如沿着中间金属线的更有效的通信。
25.本公开的特征最初是在参考图1及2所描述的存储器阵列及结构的上下文中描述。本公开的特征在如参考图3到7所描述的存储器装置的上下文横截面中描述。本公开的此等及其它特征通过涉及如参考图8到9所描述的存储器结构的高效制造的流程图(flow diagram/flowchart)进一步说明及描述。
26.图1说明根据本公开的各种实施例的实例存储器装置100。存储器装置100也可被称作电子存储器设备且可包含在存储器装置中。存储器装置100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储两种状态，表示为逻辑0及逻辑1。在一些状况下，存储器单元105经配置以存储多于两个逻辑状态。
27.存储器单元105可包含可被称为单元存储材料的材料，所述材料具有表示逻辑状态的可变且可配置的电阻。例如，交叉开关存储器单元可为处于非晶态的单元存储材料，且其可具有与其相关联的阈值电压——即，在超过阈值电压之后电流流动。不同的阈值电压可允许区分set与reset状态。
28.存储器装置100可包含三维(3d)存储器阵列，其中二维(2d)存储阵列形成在彼此的顶部上。与2d阵列相比，此可增加可在单个裸片或衬底上形成的存储器单元的数目，此又可降低生产成本或提高存储器阵列的性能，或两者。根据图1中所描绘的实例，存储器装置100包含两个层级(在一些实例中，其也可称为“层叠”)的存储器单元105且因此可被认为是三维存储器阵列；然而，层级的数目不限于两个。每一层级可对准或定位，以使得存储器单元105可跨越每一层级彼此对准，从而形成存储器单元堆叠145。
29.每行存储器单元105连接到字线110，且每列存储器单元105连接到位线115。字线110及位线115可基本上彼此垂直以形成阵列。如在图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享共用存取线，例如位线115。即，位线115可与上部存储器单元105的底部电极及下部存储器单元105的顶部电极电子通信。其它配置也为可能的，例如，第三层可与下部层共享字线110。
30.如在本文中所描述，在一些实例中，可通过使用单一沉积工艺沉积金属材料以形成对应于存取线的金属层来制造此类共享存取线。
31.通常，一个存储器单元105可位于例如字线110与位线115的两个存取线的交点处。此交点可被称为存储器单元的地址。目标存储器单元105可为位于激活字线110与位线115交点处的存储器单元105；即，字线110及位线115可经激活以在其交点处读取或写入存储器单元105。与同一字线110或位线115电子通信(例如，连接至其)的其它存储器单元105可被称作非目标存储器单元105。
32.如上文所论述，电极可耦合到存储器单元105(或为其一部分)且可与字线110或位线115耦合。术语“电极”可指代电导体，且在一些状况下，可用作存储器单元105的电触点。电极可包含迹线、导线、导电线、导电层等，其在存储器装置100的元件或组件之间提供导电路径。
33.通过激活或选择字线110及位线115，可对存储器单元105执行例如读取及写入的操作。字线110也可被称为行线，且位线115也可被称作为数字线。对字线及位线或其类似者的提及为可互换的，而不会失去理解或操作。且位线及字线通常可称为存取线。激活或选择字线110或位线115可包含向相应线施加电压。字线110及位线115可由例如金属(例如，铜(cu)、铝(al)、金(au)、钨(w)等)、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物等的导电材料制成。
34.可通过行解码器120及列解码器130控制存取存储器单元105。例如，行解码器120可从存储器控制器140接收行地址，且基于所接收行地址来激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址并激活适当的位线115。例如，存储器装置100可包含标记为wl_1到wl_m的多个字线110及标记为bl_1到bl_n的多个位线115，其中m及n取决于阵列大小。因此，通过激活字线110及位线115(例如，wl_2及bl_3)，可存取其交点处的存储器单元105。
35.在存取时，可通过感测组件125读取或感测存储器单元105，以确定存储器单元105的所存储状态。例如，电压可施加到存储器单元105(使用对应字线110及位线115)，且所得的电流的存在可取决于存储器单元105的所施加电压及阈值电压。在一些状况下，可施加多于一个电压。另外，如果所施加电压未导致电流流动，那么可施加其它电压，直到感测组件125检测到电流为止。通过评估导致电流流动的电压，可确定存储器单元105的所存储逻辑状态。在一些状况下，电压的量级可增加，直到检测到电流流动为止。在其它状况下，可按顺序施加预定电压，直到检测到电流。同样地，可将电流施加到存储器单元105，且产生电流的电压的量级可取决于存储器单元105的电阻或总阈值电压。
36.感测组件125可包含各种晶体管或放大器，以便检测及放大信号差。然后可通过列解码器130将存储器单元105的所检测到逻辑状态输出作为输出135。在一些状况下，感测组件125可为行解码器130或列解码器120的一部分。或者，感测组件125可连接到列解码器130或行解码器120或与其电子通信。
37.存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)来控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电等)。在一些状况下，行解码器120、列解码器130及感测组件125中的一或多个可与存储器控制器140共置。存储器控制器140可产生行及列地址信号，以便激活所要字线110及位线115。存储器控制器140
还可生成并控制在存储器装置100的操作期间使用的各种电压或电流。例如，其可在存取一或多个存储器单元105之后向字线110或位线115施加放电电压。通常，本文中所论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，且对于在操作存储器装置100中所论述的各种操作可为不同的。此外，可同时地存取存储器装置100内的一个、多个或所有存储器单元105；例如，在复位操作期间，可同时存取存储器装置100的多个或所有单元，其中所有存储器单元105或一组存储器单元105经设置为单个逻辑状态。
38.图2说明与本文中所描述的实例相关的存储器装置的实施例。存储器装置200可为参考图1所描述的存储器装置100的部分的实例。存储器装置200可包含单元的第一阵列或第一层叠205及在第一阵列的顶部上的单元的第二阵列或第二层叠210。存储器装置200还可包含字线110-a及字线110-b，以及位线115-a，其可为字线110及位线115的实例，如参考图1所描述。
39.单元的第一层叠205的存储器单元可包含第一电极层215-a、第一单元存储层220-a及第二电极层225-a的部分。第二层叠210可包含单独的存储器单元层叠，其可包含第三电极层215-b、第二单元存储层220-b及第四电极层225-b的部分。在其它实施例中，可制造其它结构，例如沿着一个方向(例如，wl及/或bl方向)界定一或多个电极(例如，碳)层的结构。在一些状况下，可避免使用电极材料(例如，可不沉积)。
40.在一些实例中，第一层叠205的存储器单元及第二层叠210的存储器单元可通过执行一系列制造工艺以沉积并选择性移除电极层、单元存储层以及在一些状况下其它材料层的部分。
41.在一些实例中，电极层215可通过沉积可包含碳的电极材料来形成，尽管其它材料可用于电极层215，例如任何粘附或势垒层材料(例如，w、ti、tin、cr、ni、ta等，或其组合)。
42.在一些实例中，可通过沉积单元存储材料来形成单元存储层220，所述单元存储材料可包含例如硫属化物玻璃，例如硒(se)、碲(te)、砷(as)、锑(sb)、碳(c)、锗(ge)及硅(si)的合金。例如，单元存储材料可用于存储存储器单元的逻辑状态。
43.在一些实例中，单元的第一层叠205及单元的第二层叠210的存储器单元可具有共用导电线，使得单元的第一层叠205及第二层叠210中的每一个的对应单元可共享位线115或字线110，如参考图1所描述。例如，单元的第二层叠的第三电极层215-b及单元的第一层叠205的第二电极层225-a可耦合到位线115-a，使得位线115-a由垂直相邻存储器单元共享。
44.在一些实例中，可通过在单一沉积工艺中沉积金属材料以形成对应于位线115-a的金属层来形成位线115-a。
45.存储器装置200的架构可被称为交叉点架构。其也可被称为立柱结构。例如，如在图2中所展示，立柱(例如，包含第一存储器单元的第一层叠205)可与第一导电线(例如，字线110-a)及第二导电线(例如，位线115-a)接触，其中第一层叠205的立柱包括第一电极层215-a、第一单元存储层220-a及第二电极层225-a。对应地，第二层叠210的立柱可与第一导电线(例如，位线115-a)及第二导电线(例如，字线110-b)接触且可包含第三电极层215-b，第二单元存储层220-b及第四电极层225-b。
46.与其它存储器架构相比，此类立柱架构可以较低的生产成本提供相对高密度的数据存储。例如，与其它架构相比，交叉点架构可具有面积减小且存储器单元密度增加的存储
器单元。
47.多个存储器单元可被称为存储器阵列。第一存储器阵列可为或可包含三维交叉点存储器架构的第一层叠且第二存储器阵列可包含三维交叉点存储器架构的第二层叠。
48.虽然图2的实例展示两个存储器层叠，但其它配置也为可能的。例如，可在三维交叉点架构中以类似的方式配置三个或四个存储器层叠。
49.如在本文中更详细地描述，可通过材料形成(例如，沉积)及移除(例如，蚀刻、平面化)的各种组合来制造存储器装置200。例如，可沉积对应于字线110-a、第一电极层215-a、第一单元存储层220-a、第二电极层225-a、位线115-a、第三电极层215-b、第二单元存储层220-b、第四电极层225-b及字线110-b的材料层。可选择性地移除材料，然后形成所要特征，例如图2中所描绘的立柱结构，如将关于图3到7更详细地论述。
50.图3展示根据本公开的实例的存储器装置(例如，存储器装置100)的在作为制造存储器装置的一系列工艺的一部分已将材料层沉积在衬底上之后的部分的横截面图300。可使用各种沉积工艺来沉积图3的层，包含但不限于化学气相沉积(cvd)、金属有机化学气相沉积(mocvd)、等离子增强cvd(pecvd)、物理气相沉积(pvd)、溅射沉积、原子层沉积(ald)或分子束外延(mbe)或其任一组合，以及其它技术。
51.横截面300包含衬底305。在一些实例中，衬底305可为硅衬底、例如二氧化硅或氮化硅的绝缘衬底、多晶硅衬底、其它实例或其任何组合。在一些实例中，存储器装置的其它组件可形成在衬底305的其它部分上，例如与存储器控制器140、感测组件125或其它组件相关联的逻辑电路系统。
52.横截面300包含第一金属层310。第一金属层310可为通过将金属材料(例如包含钨、铝、钛、氮化钛、硅、多晶硅或其任一组合的材料)沉积到衬底305上而形成的导电层。第一金属层310可对应于可用于存取存储器装置的一或多个存储器单元的存取线，例如字线或位线。
53.横截面300包含第一电极层315、单元存储层320及第二电极层325。第一电极层315可通过将第一电极材料(例如导电碳基材料)沉积到第一金属层310上来形成。可通过将单元存储材料沉积到第一电极层315上来形成单元存储层320。单元存储材料可例如可变电阻材料、硫属化物材料或相变材料。
54.第二电极层325可通过将第二电极材料沉积到单元存储层320上来形成。例如，第二电极材料可为与第一电极材料相同的材料，或可为不同的导电材料，例如不同金属材料。共同地，第一电极层315、单元存储层320及第二电极层325可用于形成一或多个存储器单元，如果并非其中每一个，那么至少其中一些可与有第一金属层310耦合(例如，连接到其、与其接触)。单元存储材料可用作存储器单元的存储元件以存储存储器单元的逻辑状态。
55.横截面300可包含第二金属层330。例如，可在沉积工艺期间通过将金属材料沉积到第二电极层325上来形成第二金属层330。第二金属层330可对应于可用于存取一或多个存储器单元的存取线，例如字线或位线。在一些实例中，如果第一金属层310对应于字线，那么第二金属层330可对应于位线，或反之亦然。第一电极层315及第二电极层325可提供到第一金属层310或第二金属层330或两者的导电连接。
56.如本文中所描述，第二金属层330可使用其中沉积一定数量金属材料的单一沉积工艺形成。此方法可不同于例如使用多个单独的沉积工艺在第一沉积工艺期间在第二电极
层325上沉积第一数量的金属材料，以及在第二沉积工艺期间在第一数量的金属材料上沉积第二数量的金属材料。在单一沉积工艺中沉积第二金属层330可相对于包含使用两个(或更多)沉积步骤沉积第二金属层的一系列制造步骤减少可用于形成多层叠存储器装置的制造步骤的数量，且可减少或消除将单元存储材料暴露于金属蚀刻剂。
57.横截面300可包含掩模层335。可通过使用沉积工艺将例如氮化物硬掩模材料的掩模材料沉积到第二金属层330上来形成掩模层335。
58.图4a及4b展示在形成横截面300之后可执行的若干制造工艺之后的存储器装置(例如，存储器装置100)的一部分的横截面400-a及400-b。
59.此制造工艺可包含一或多个移除工艺，例如蚀刻或平面化工艺，以移除掩模层335的第一部分并留下掩模层335的第二(例如，剩余)部分335-a，移除第二金属层330的第一部分并留下第二金属层330的第二部分330-a，移除第二电极层325的第一部分并留下第二电极层325的第二部分325-a，移除单元存储层320的第一部分并留下单元存储层320的第二部分320-a，并移除第一电极层315的第一部分并留下第一电极层315的第二部分315-a。此类蚀刻工艺可使用多种技术移除材料，其可包含例如化学蚀刻(也被称为“湿蚀刻”)、等离子蚀刻(也被称为“干蚀刻”)、其它实例或其任一组合。
60.图4a描绘在此类蚀刻工艺已完成之后且在将密封材料405分别沉积在掩模层335、第二金属层330、第二电极层325、单元存储层320及第一电极层315的第二部分335-a、330-a、325-a、320-a、315-a的一或多个表面上以形成密封立柱410-a、410-b、410-c之后的横截面400-a。密封材料405可为例如氮化物密封剂，或可用于保护层中的一或多个免受介电材料415的后续沉积的另一类型的密封剂。例如，密封材料405可包含例如氮化硅、氧化硅或氮氧化硅的绝缘材料，其可使用例如pecvd、cvd、ald或旋涂中的一或多个来沉积。
61.图4b描绘在介电材料415已沉积在密封立柱410的一或多个表面上及第二金属层330的表面上之后的横截面400-b，以便填充密封立柱410之间的区域以将密封立柱410彼此电隔离(例如，绝缘)，且在一些状况下，与形成在衬底305上的其它组件电隔离。在一些实例中，介电材料415可为可使用旋涂工艺沉积的旋涂介电(sod)材料。在一些实例中，介电材料415可包含例如绝缘材料，例如氮化硅、氧化硅或氮氧化硅。
62.图5a及5b展示在形成横截面400-b之后可执行的若干制造工艺之后的存储器装置(例如，存储器装置100)的一部分的横截面500-a及500-b。
63.图5a描绘横截面500-a，其可表示在执行一或多个移除程序以移除密封材料的第一部分、介电材料的第一部分以及第一掩模层的剩余(第二)部分之后的横截面。在一些实例中，一或多个移除工艺可包含平面化工艺，例如化学机械平面化(cmp)，其产生平面表面505，所述平面表面包含第二金属层的第二部分的表面505-a及介电材料的第二部分的表面505-b。一或多个移除工艺可暴露第二金属层的第二部分的表面505-a。
64.图5b描绘横截面500-b，其可表示存储器装置的在已对横截面500-a执行一或多个沉积工艺之后的横截面。此类一或多个沉积工艺可包含在平面表面505(包含第二金属层的第二部分的表面505-a)上沉积电极材料以形成第三电极层510、在第三电极层510上沉积单元存储材料以形成第二单元存储层515，在第二单元存储层515上沉积电极材料以形成第四电极层520，以及在第四电极层520上沉积掩模材料以形成第二掩模层525。
65.图6展示在形成横截面500-b之后可执行的若干制造工艺之后的存储器装置(例
如，存储器装置100)的一部分的横截面600。
66.此制造工艺可包含一或多个移除工艺，例如蚀刻或平面化工艺，以移除第二掩模层525的第一部分并留下第二掩模525的第二部分525-a，移除第四电极层的第一部分并留下第四电极层520的第二部分520-a，移除第二单元存储层515的第一部分并留下第二单元存储层515的第二部分515-a，及移除第三电极层510的第一部分并留下第三电极层510的第二部分510-a。
67.此类制造工艺可包含分别在第二掩模层525、第四电极层520、第二单元存储层515及第三电极层510的第二部分525-a、520-a、515-a及510-a的一或多个表面上沉积密封材料605以形成密封立柱610-a、610-b、610-c。密封材料605可为例如氮化物密封材料，或可用于保护所述层中的一或多个免受介电材料615的后续沉积的另一类型的密封材料。密封材料605可为与密封材料405相同的密封材料或可为不同密封材料。
68.此类制造工艺可包含在密封立柱610的一或多个表面上以及在第二金属层330的表面上沉积介电材料615，例如填充密封立柱610之间的区域以将密封立柱610彼此且在一些状况下，与形成在衬底305上的其它组件电隔离(例如，绝缘)。在一些实例中，介电材料615可为可使用旋涂工艺沉积的sod材料。在一些实例中，介电材料615可包含例如绝缘材料，例如氮化硅、氧化硅或氮氧化硅。
69.图7a及7b展示在形成横截面600之后可执行的若干制造工艺之后的存储器装置(例如，存储器装置100)的一部分的横截面700-a及700-b。
70.图7a描绘横截面700-a，其可表示存储器装置的在执行移除程序以移除密封材料的第一部分、介电材料的第一部分及第二掩模层的剩余(例如，第二)部分之后的横截面。在一些实例中，移除工艺可包含平面化工艺，例如cmp，其产生平面表面705，所述平面表面包含第三电极层的第二(例如，剩余)部分520-a的表面705-a及介电材料的第二(例如，剩余)部分的表面705-b。
71.横截面700-a包含存储器单元105-d、105-e及105-f，其可分别堆叠在存储器单元105-a、105-b及105-c上方以形成两个存储器单元层叠。例如，存储器单元105-d及105-a可共享对应于金属层330的存取线。
72.图7b描绘横截面700-b，其可表示在已对横截面700-a执行一或多个沉积工艺之后的存储器装置的横截面。此沉积工艺可包含在平面表面705(包含第四电极层520的第二部分520-a的表面705-a及介电层的第二部分的表面705-b)上沉积金属材料以形成第三金属层710。例如，第三金属层710可对应于用于存取存储器单元105-d、105-e及105-f的存取线，例如字线或位线。
73.在一些实例中，第一金属层310可对应于字线，金属层330的第二部分330-a可对应于位线，且第三金属层710可对应于字线。例如，可通过激活对应于第一金属层310的第一字线及对应于第二金属层330的第二部分330-a的位线来存取存储器单元105-a。可通过激活对应于第二金属层330的第二部分330-a的位线及对应于第三金属层710的第二字线来存取存储器单元105-f。在不脱离本公开的范围的情况下，在此实例中字线及位线可互换。
74.图8说明流程图800，其可用于制造图3到7中所展示的横截面。
75.在805处，可使用一或多个沉积工具来形成用于存储器装置的第一存储器层叠的层。在一些实例中，沉积工具可在衬底上沉积层，如在图3中所说明。
76.在一些状况下，衬底可为半导体衬底(例如，硅晶片)。在一些状况下，沉积工具可包含沉积金属材料以形成第一金属层(例如，第一金属层310)的金属化沉积工具、沉积电极材料以形成第一电极层(例如，第一电极层315)的电极层沉积工具，沉积单元存储材料以形成第一单元存储层(例如，单元存储层320)的单元存储材料沉积工具，沉积第二电极层(例如，第二电极层325)的电极层沉积工具，以及沉积掩模材料以形成第一掩模层(例如，掩模层335)的掩模沉积工具。沉积工具可包含cvd工具、mocvd工具、pecvd工具、pvd工具、溅射沉积工具、ald、mbe工具、旋涂工具或其它薄膜沉积工具中的一或多个。
77.在沉积用于存储器层叠的层之后，一或多个图案化工具可沉积蚀刻掩模并将蚀刻掩模图案化成蚀刻掩模线组，其可包含蚀刻掩模行或蚀刻掩模列，此取决于要蚀刻的存储器层叠。例如，此蚀刻掩模可包括光致抗蚀剂、电介质或其它相对容易蚀刻成线图案的材料。可使用光刻(例如，直接印刷、曝光/移位/曝光、曝光/正显影/负显影)、具有间距加倍工艺的光刻(例如，间隔物)及压印来执行图案化，仅举几个实例。
78.在810处，可使用一或多个蚀刻工具来蚀刻在805处形成的存储器层叠的层以形成存储器单元的行及列的第一层叠。在一些实施例中，可使用等离子蚀刻工艺、湿蚀刻工艺、干蚀刻工艺或其组合。在一些实例中，可移除蚀刻掩模(例如，经由湿式光致抗蚀剂移除工艺)。在其它实例中，蚀刻掩模可保留在存储器层叠层的顶部上且在随后平面化工艺中用作牺牲层。在一些实例中，然后可清洁层的剩余部分以移除蚀刻的副产物。
79.在815处，在蚀刻及清洁工艺完成之后，可通过密封工具将密封材料(例如，密封材料405)沉积在存储器层叠层的行或列上以形成密封立柱(例如，密封立柱410)。密封工具可包含可使用cvd或pecvd工艺或任何其它薄膜沉积工艺沉积密封材料(例如，氮化物材料)的处理设备。
80.在820处，可使用介电填充工具将介电材料沉积在密封立柱上。电介质填充工具可包含可使用cvd或pecvd工艺或任何其它薄膜沉积工艺沉积介电材料(例如，sio2)的处理设备。
81.然后可使用平面化工具通过移除密封材料、掩蔽材料及介电填充材料的一部分来平面化第一存储器层叠。平面化工具可包含例如可平面化存储器层叠的cmp处理设备，因此留下存储器层叠层的行或列，例如在图5a中所说明。
82.在825处，可使用沉积工具来在单一沉积工艺中将金属材料沉积到平面化的第一存储器层叠上以形成第二金属层(例如，第二金属层330)。即，在单一沉积工艺期间可沉积一定数量的金属材料，且第二金属层可包含一定数量的金属材料且不包含任何额外的金属材料。
83.在830处，可使用沉积工具来形成第二存储器层叠的层。沉积工具可沉积电极材料以形成第三电极层(例如，第三电极层510)，沉积单元存储材料以形成第二单元存储层(例如，第二单元存储层515-a)，沉积电极材料以形成第四电极层(例如，第四电极层520)，且沉积掩模材料以形成第二掩模层(例如，第二掩模层525)。
84.在835处，可使用一或多个蚀刻工具来蚀刻在830处形成的层以形成存储器单元的行及列的第二层叠，并以类似于针对810所描述的方式清洁剩余层。存储器单元的行及列的第二层叠可堆叠在存储器单元的行及列的第一层叠上以形成存储器单元堆叠。
85.在840处，在蚀刻及清洁工艺完成之后，可通过密封工具将密封材料(例如，密封材
料605)沉积在第二存储器层叠层的行或列上从而以类似于针对815所描述的方式形成密封立柱(例如，密封立柱610)。
86.在845处，可使用介电填充工具将介电材料沉积在密封立柱上，然后可使用平面化工具通过移除第二存储器层叠的密封材料、掩蔽材料及介电填充材料的一部分来平面化第二存储器层叠。
87.在850处，可使用沉积工具来将金属材料沉积到平面化的第二存储器层叠上以形成第三金属层(例如，第三金属层710)。
88.在一些实例中，流程图800可描绘一系列制造工艺，所述制造工艺可通过使用单一沉积步骤来沉积第二金属层而非使用两个沉积工艺来沉积第二金属层来减少可用于制造多层叠存储器装置的制造工艺的数量。此方法可不仅消除与在与本公开分开的其它不同工艺中沉积第二金属层相关联的第二沉积工艺，而且还可消除可用于图案化及对准随后处理步骤的额外处理步骤，以及其它益处。
89.图9展示说明根据本公开的方面的支持存储器结构的高效制造的方法或方法900的流程图。方法900的操作可由如本文中所描述的制造装置或其组件实施。例如，方法900的操作可如参考图8所描述由蚀刻工具、沉积工具、平面化工具或其它工具中的一或多个来执行。在一些实例中，制造装置可执行一组指令以控制制造装置的功能元件以执行所描述功能。另外或替代地，制造装置可使用专用硬件来执行所描述功能的方面。
90.在905处，制造装置可在衬底上沉积第一金属材料以形成对应于与存取第一存储器单元相关联的第一存取线的第一金属层。可根据本文中所描述的方法执行905的操作。在一些实例中，905的操作的方面可如参考图8所描述由沉积工具来执行。
91.在910处，制造装置可在第一金属层上沉积至少第一单元材料以形成包含第一存储器单元的单元层。910的操作可根据本文中所描述的方法来执行。在一些实例中，910的操作的方面可如参考图8所描述由沉积工具来执行。
92.在915处，制造装置可使用单一沉积工艺在单元层上沉积第二金属材料以形成对应于与存取第一存储器单元相关联的第二存取线的第二金属层。915的操作可根据本文中所描述的方法来执行。在一些实例中，915的操作的方面可如参考图8所描述由沉积工具来执行。
93.在920处，制造装置可在第二金属层的一部分上形成第二存储器单元，其中第二存取线进一步与存取第二存储器单元相关联。920的操作可根据本文中所描述的方法执行。在一些实例中，920的操作的方面可由如参考图6所描述的沉积工具、蚀刻工具、平面化工具及/或其它工具来执行。
94.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于进行以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在衬底上沉积第一金属材料以形成对应于与存取第一存储器单元相关联的第一存取线的第一金属层；将至少第一单元材料沉积在第一金属层上以形成包含第一存储器单元的单元层；使用单一沉积工艺在单元层上沉积第二金属材料以形成对应于与存取第一存储器单元相关联的第二存取线的第二金属层；及在第二金属层之部分上形成第二存储器单元，其中第二存取线进一步与存取第二存储器单元相关联。
95.在本文中所描述的方法900及设备的一些实例中，沉积至少第一单元材料可包含
用于进行以下操作的操作、特征、装置或指令：在第一金属层上沉积第一电极材料以形成第一电极层，在第一电极层上沉积单元存储材料以形成单元存储层，及在单元存储层上沉积第二电极材料以形成第二电极层。
96.本文中所描述的方法900及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：在形成第二存储器单元之前在第二金属层上沉积第一掩模材料以形成第一掩模层，在形成第二存储器单元之前执行第一刻蚀工艺以移除第一掩模层的第一部分、第二金属层的第一部分、第一电极层的第一部分、单元存储层的第一部分及第二电极层的第一部分，且其中第一存储器单元包含第一电极层的第二部分、单元存储层的第二部分及第二电极层的第二部分。
97.本文中所描述的方法900及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：在执行第一蚀刻工艺之后，在包含第一掩模层的剩余部分、第一金属层的剩余部分及第一存储器单元的第一堆叠的表面上沉积密封材料，及执行移除程序以移除密封材料的第一部分及第一掩模层的剩余部分以暴露第二金属层的剩余部分的表面，其中在第二金属层上形成第二存储器单元包含在第二金属层的表面上形成第二存储器单元。
98.本文中所描述的方法900及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：在执行移除程序之前在密封材料上沉积介电材料，其中执行移除程序包含移除介电材料的第一部分。
99.在本文中所描述的方法900及设备的一些实例中，执行移除程序可包含用于进行以下操作的操作、特征、装置或指令：执行平面化程序以生成平面表面，所述平面表面包含第二金属层的第二部分的表面及介电材料的第二部分的表面。
100.在本文中所描述的方法900及设备的一些实例中，形成第二存储器单元可包含用于进行以下操作的操作、特征、装置或指令：在平面表面上沉积第一电极材料以形成第三电极层，在第三电极层上沉积单元存储材料以形成第二单元存储层，在第二单元存储层上沉积第二电极材料以形成第二电极层，在第二电极层上沉积第一掩模材料以形成第二掩模层，及执行第二蚀刻工艺以移除第二掩模层的第一部分、第三电极层的第一部分、第二单元存储层的第一部分及第四电极层的第一部分，其中第二存储器单元包含第三电极层的剩余部分、第二单元存储层的剩余部分及第四电极层的剩余部分。
101.本文中所描述的方法900及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令：在执行第二蚀刻工艺之后，在包含第二掩模层的剩余部分及第二存储器单元的第二堆叠的表面上沉积第二密封材料，在第二密封材料上沉积第二介电材料，以及执行第二移除程序以移除第二密封材料的第一部分、第二掩模层的剩余部分，以及第二介电材料的第一部分以暴露第二表面。
102.本文中所描述的方法900及设备的一些实例可进一步包含用于进行以下操作的操作、特征或指令：在第二表面上沉积第三金属材料以形成对应于与存取第二存储器单元相关联的第三存取线的第三金属层。
103.在本文中所描述的方法900及设备的一些实例中，第一电极材料包含导电碳材料且第二电极材料包含导电碳材料。
104.在本文中所描述的方法900及设备的一些实例中，单元存储材料包含硫属化物材料。
105.在本文中所描述的方法900及设备的一些实例中，第二金属层包含使用单一沉积工艺沉积的一定数量的第二金属材料且不包含任何额外数量的第二金属材料。
106.在本文中所描述的方法900及设备的一些实例中，第一金属材料及第二金属材料包含钨。
107.应注意，上文所描述方法描述可能实施方案，且可重新配置或以其它方式修改操作及步骤，且其它实施方案为可能的。此外，可组合来自两种或多于两种方法的部分。
108.描述一种设备。所述设备可包含：第一金属层，其基于第一沉积工艺形成在衬底上，所述第一金属层对应于与存取第一存储器单元相关联的第一存取线；第一存储器单元，其形成在第一金属层上；第二金属层，其使用单一第二沉积工艺形成在第一存储器单元上，第二金属层对应于与第一存储器单元相关联的第二存取线；及第二存储器单元，其形成在第二金属层上。
109.在一些实例中，第二存取线可进一步与存取第二存储器单元相关联。
110.在一些实例中，单一第二沉积工艺包含沉积一定数量的金属材料且不包含任何额外数量的金属材料。
111.所述设备的一些实例可包含形成在第二存储器单元上的第三金属层，第三金属层对应于与存取第二金属层相关联的第三存取线。
112.在一些实例中，第一存储器单元包含用于存储第一存储器单元的状态的硫属化物材料。
113.在一些实例中，第一金属层及第二金属层包含钨。
114.在一些实例中，第一存取线包含字线或位线。在一些实例中，第二存取线包含字线或位线。
115.描述一种存储器装置。存储器装置可包含以三维交叉点架构布置的一组立柱，每一立柱包含：与第一存取线及第二存取线耦合的第一存储器单元；及与第二存取线及第三存取线耦合的第二存储器单元，其中第二存取线包含在单一沉积工艺期间沉积的一定数量的金属材料。
116.在一些实例中，第一存取线、第二存取线及第三存取线各自对应于字线或位线中的一个。
117.在一些实例中，第一存取线包含在单一沉积工艺之前的第二沉积工艺期间沉积的第二数量的金属材料
118.在一些实例中，第一存储器单元包含用于存储第一存储器单元的状态的硫属化物材料，且金属材料包含钨。
119.可使用多种不同技术及技艺中的任一者来表示本文中所描述的信息及信号。例如，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述所参考的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号说明为单一信号；然而，所属领域的一般技术人员将理解，信号可表示信号的总线，其中总线可具有各种位宽度。
120.术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间信号流的组件之间的关系。如果组件之间存在任何可随时支持组件之间信号流的导电路径，那么认为组件彼此电子通信(或与其导电接触或连接或耦合)。在任何给定时间，基于包含所连接组
件的装置的操作，彼此电子通信(或与其导电接触或连接或耦合)的组件之间的导电路径可以为开路或闭路。所连接的组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为间接导电路径，所述间接导电路径可包含中间组件，例如开关、晶体管或其它组件。在一些实例中，例如，使用例如开关或晶体管的一或多个中间组件，可将所连接组件之间的信号流中断一段时间。
121.术语“耦合”指代从组件之间的开路关系(其中信号目前不能够在经由导电路径在组件之间通信)移动到组件之间闭路关系(其中信号能够经由导电路径在组件之间通信)的状态。当组件(例如控制器)将其它组件耦合在一起时，所述组件会起始改变，所述改变允许信号经由先前不允许信号流动的导电路径在其它组件之间流动。
122.术语“隔离”指代组件之间的关系，其中信号当前不能够在组件之间流动。如果组件之间存在开路，那么将组件彼此隔离。例如，当开关断开时，由位于组件之间的开关分离的两个组件彼此隔离。当控制器将两个组件隔离时，控制器会影响改变，所述改变会阻止信号使用先前准许信号流动的导电路径在组件之间流动。
123.本文中所使用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的层次或片。每一层或层级可具有三个维度(例如，高度、宽度及深度)，且可覆盖表面的至少一部分。例如，层或层级可为三维结构，其中二个维度大于第三个，例如，薄膜。层或层级可包含不同的元件、组件及/或材料。在一些实例中，一层或层级可由可在两个或多于两个沉积工艺期间沉积的两个或多于两个子层或次层级构成。
124.如本文中所使用，术语“电极”可是指电导体，且在一些实例中，可用作存储器单元或存储器阵列的其它组件的电触点。电极可包含迹线、导线、导电线、导电层等，其在存储器阵列的元件或组件之间提供导电路径。
125.本文中所论述的装置，包含存储器阵列，可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行掺杂。
126.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)且包括三端子装置，包含源极、漏极及栅极。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如，退化)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分开。如果沟道为n型(即，多数载子为电子)，那么fet可被称作为n型fet。如果沟道为p型(即，多数载子为电洞)，那么fet可被称作为p型fet。沟道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制沟道电导率。例如，分别将正电压或负电压施加到n型fet或p型fet可致使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“关断”或“撤销激活”。
127.本文中所阐明的描述结合随附图式描述实例配置，且并不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“用作实例、例项或说明”，而非意指“优选”或“优于其它实例”。为了提供对所描述技术的理解，详细描述包含特定细
节。然而，可在无这些特定细节的情况下实践这些技术。在一些状况下，以框图形式展示熟知的结构及装置以避免混淆所描述实例的概念。
128.在附图中，相似组件或特征可具有相同参考标签。此外，可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标号，那么所述说明便适用于具有相同第一参考标号的类似组件中的任一个，而不管第二参考标号如何。
129.可使用多种不同技术及技艺中的任一者来表示本文中所描述的信息及信号。例如，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述所参考的数据、指令、命令、信息、信号、位、符号及码片。
130.因此，结合本文中的公开内容所描述的各种说明性块及模块可运用经设计以执行本文中所描述的功能的以下各项来实施或执行：通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此类配置)。
131.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。如果以由处理器执行的软件予以实施，那么所述功能可作为一或多个指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行发射。其它实例及实施方案在本公开及随附权利要求书的范围内。例如，由于软件的性质，可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施上文所描述的功能。实施功能的特征也可实际上位于各种位置处，包含经分布使得在不同物理部位处实施功能的部分。此外，如本文中(包含在权利要求书中)所使用，如在物项列表(例如，后面接以例如“中的至少一个”或“中的一或多个”的短语的物项列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a及b及c)。此外，如本文中所使用，短语“基于”不应被认作对条件的闭集的参考。例如，被描述为“基于条件a”的示范性步骤可基于条件a及条件b两者而不脱离本公开的范围。换句话说，如本文中所使用，短语“基于”应在方式上应被认作与短语“至少部分地基于”相同。
132.计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进将计算机程序从一个地方传送到另一地方的任一媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。作为实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、紧密光盘(cd)rom或其它光盘存储器、磁盘存储器装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构形式的所要程序码装置且可由一般用途或特殊用途计算机或一般用途或特殊用途处理器存取的任何其它非暂时性媒体。此外，可将任何连接适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、数字用户线(dsl)或例如红外线、无线电及微波等无线技术皆包含于媒体的定义中。如本文中所使用，磁盘及光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再现数据。以上各项的组合还包含于计算机可读
媒体的范围内。
133.提供本文中的描述以使所属领域的技术人员能够制作或使用本公开。在不脱离本公开的范围的情况下，对本公开的各种修改对于所属领域的技术人员来说将显而易见，且本文中所定义的一般原理可应用于其它变化形式。因此，本公开并不限于本文中所描述的实例及设计，而是应符合与本文中所公开的原理及新颖特征相一致的最广泛范围。