制造半导体结构的方法及半导体结构与流程

1.本发明有关于一种制造半导体结构的方法及一种半导体结构。


背景技术：

2.在半导体装置中，隔离结构形成在主动区(active areas,aa)之间，以使主动区之间电绝缘。随着半导体装置变得越来越小并且高度集成，主动区的间距持续缩小。因此，隔离结构的尺寸也持续缩小。
3.然而主动区的间距的缩小和隔离结构尺寸的缩小可能会导致一些问题，例如在形成隔离结构的过程中发生主动区倾倒。


技术实现要素：

4.本发明提供一种制造半导体结构的方法，其可解决主动区倾倒的问题。
5.根据本发明的一实施方式，制造半导体结构的方法，包括：根据硬遮罩蚀刻基板，以在基板内形成多个沟渠；对基板的该些沟渠进行氮化处理；用可流动隔离材料填充基板的该些沟渠；以及固化可流动隔离材料，以形成隔离材料。
6.根据本发明的一些实施例，氮化处理包括去耦等离子体氮化(decoupled plasma nitridation,dpn)、快速热氮化(rapid thermal nitridation,rtn)或其组合。
7.根据本发明的一些实施例，在对基板的该些沟渠进行氮化处理之后，各沟渠的侧表面上存在多个氮原子。
8.根据本发明的一些实施例，方法还包括：在对基板的该些沟渠进行氮化处理之前，对基板的该些沟渠进行氧化处理。
9.根据本发明的一些实施例，对基板的该些沟渠进行氧化处理包括在各沟渠的侧表面上形成含氧化物层，以及在对基板的该些沟渠进行氮化处理之后，含氧化物层的侧表面上存在多个氮原子。
10.根据本发明的一些实施例，用可流动隔离材料填充基板的该些沟渠通过使用可流动化学气相沉积工艺进行。
11.根据本发明的一些实施例，固化可流动隔离材料包括使用紫外光固化工艺、退火工艺或其组合。
12.根据本发明的一些实施例，方法还包括：在蚀刻基板之前，在基板上形成硬遮罩层；以及去除硬遮罩层的多个部分，以形成硬遮罩。
13.根据本发明的一些实施例，沟渠的宽度在8纳米至30纳米的范围内。
14.根据本发明的一些实施例，沟渠的深度与沟渠的宽度的比值在8至18的范围内。
15.本发明还提供一种通过上述方法制造而成的半导体结构。
16.根据本发明的一实施方式，半导体结构包括基板及隔离材料。基板具有彼此分离的多个主动区，其中基板的各主动区的侧表面包括多个氮原子。隔离材料填充在该些主动区之间。
17.根据本发明的一些实施例，该些主动区的相邻两者之间的间距在8纳米至30纳米的范围内。
18.根据本发明的一些实施例，该些主动区的其中一者的深度与该些主动区的相邻两者之间的间距的比值在8至18的范围内。
19.根据本发明的一些实施例，基板包括硅，并且基板的各主动区的侧表面包括氮掺杂硅、氮化硅或其组合。
20.根据本发明的一实施方式，半导体结构包括基板、含氧化物层及隔离材料。基板具有彼此分离的多个主动区。含氧化物层位于各主动区的侧表面上，其中含氧化物层的侧表面包括多个氮原子。隔离材料填充在该些主动区之间。
21.根据本发明的一些实施例，该些主动区的相邻两者之间的间距在8纳米至30纳米的范围内。
22.根据本发明的一些实施例，该些主动区的其中一者的深度与该些主动区的相邻两者之间的间距的比值在8至18的范围内。
23.根据本发明的一些实施例，含氧化物层的侧表面包括氮掺杂氧化物、氮氧化物或其组合。
24.应当理解，以上一般性叙述和以下详细叙述都是示例性的，旨在提供要求保护的本发明的进一步解释。
附图说明
25.通过阅读以下对于实施例的详细叙述，并参考以下附图，可更全面地理解本发明：
26.图1至图7为根据本发明的一些实施例在各阶段制造半导体结构的方法的剖面示意图。
27.图8至图11为根据本发明的一些实施例在制造接续图4所示的半导体结构的方法的剖面示意图。
28.图12为未经氮化处理形成的半导体结构的sem图。
29.图13为根据本发明的一些实施例通过氮化处理形成的半导体结构的sem图。
具体实施方式
30.为使本发明的叙述更加详尽与完备，下文针对本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所发明的实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。
31.此外，空间相对用语，例如“下”、“上”等，这是为了便于叙述图式中一元件或特征与另一元件或特征之间的相对关系。这些空间相对用语的真实意义包含其他方位。例如，当图式上下翻转180度时，一元件与另一元件之间的关系，可能从“下”变成“上”。此外，本文中所使用的空间相对叙述也应作同样的解释。
32.如先前技术所述，在形成隔离结构的过程中可能发生主动区倾倒。具体而言，当可流动隔离材料流动以填充主动区之间的多个沟渠时，会对主动区产生侧向力，这可能会使
主动区倾倒，导致其与相邻的主动区相互接触。因此，主动区倾倒将导致双位失效问题。此外，晶圆验收测试(wafer acceptance test,wat)显示位线(bit line,bl)-位线(bit line,bl)泄漏问题。因此本发明提供一种制造半导体结构的方法，此方法包括进行氮化处理，其可显著防止主动区倾倒。以下将详述制造半导体结构的方法的实施例。
33.图1至图7为根据本发明的一些实施例在各阶段制造半导体结构的方法的剖面示意图。
34.如图1所示，提供基板110。在一些实施例中，基板110包括元素半导体，其包括晶体、多晶和/或非晶结构的硅或锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；任何其他合适的材料；和/或其组合。
35.在一些实施例中，在蚀刻基板110之前，在基板110上形成硬遮罩层120。硬遮罩层120的形成可包括任何合适的沉积方法，例如等离子体增强原子层沉积(plasma-enhanced atomic layer deposition,peald)，化学气相沉积(chemical vapor deposition,cvd)、等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition,pecvd)、物理气相沉积(physical vapor deposition,pvd)等。在一些实施例中，硬遮罩层120可包括氮化硅、氧化硅、氮氧化硅、碳化硅等。
36.在一些实施例中，硬遮罩层120可包括一层或多层。在一些实施例中，如图1所示，硬遮罩层120包括第一硬遮罩层122及第一硬遮罩层122上方的第二硬遮罩层124，其可由不同材料制成。在一些实施例中，第一硬遮罩层122由氧化硅制成，其可称为垫氧化层，而第二硬遮罩层124由氮化硅制成，其可称为垫氮化层。在一些实施例中，第二硬遮罩层124的厚度大于第一硬遮罩层122的厚度，但不限于此。
37.如图1至图3所示，去除硬遮罩层120的多个部分，以形成硬遮罩120a。在一些实施例中，如图1及图2所示，去除第二硬遮罩层124的多个部分，以形成第二硬遮罩124a，其暴露第一硬遮罩层122的多个部分；如图2及图3所示，去除第一遮罩层122的该些暴露部分，以形成第一硬遮罩122a。如图3所示，在形成硬遮罩120a之后，基板110的多个部分露出。
38.接下来，如图3及图4所示，根据硬遮罩120a蚀刻基板110，以在基板110内形成多个沟渠110t。换言之，蚀刻基板110以定义多个岛状主动区110a。在一些实施例中，通过进行干蚀刻工艺，例如反应离子蚀刻(reactive ion etching,rie)工艺蚀刻基板110，但不限于此。
39.在一些实施例中，如图2至图4所示，根据第二硬遮罩124a蚀刻第一遮罩层122及其下方的基板110，以在基板110内形成第一遮罩122a及沟渠110t。在一些实施例中，通过进行干蚀刻工艺，例如反应离子蚀刻工艺蚀刻第一遮罩层122及其下方的基板，但不限于此。
40.在一些实施例中，如图4所示，沟渠110t的宽度wl在8纳米至30纳米的范围内。在一些实施例中，沟渠110t的宽度w1在8纳米至25纳米的范围内。在一些实施例中，沟渠110t的深度d1与沟渠110t的宽度w1的比值在8至18的范围内。
41.随后，如图4及图5所示，对基板110的沟渠110t进行氮化处理。在一些实施例中，氮化处理包括去耦等离子体氮化(decoupled plasma nitridation,dpn)、快速热氮化(rapid thermal nitridation,rtn)或其组合。在一些实施例中，在进行氮化处理之后，各个沟渠110t的侧表面是疏水的，并且各个沟渠110t的侧表面的水接触角大于90度。
42.在一些实施例中，在对基板110的沟渠110t进行氮化处理之后，各个沟渠110t的侧表面上存在多个氮原子。在一些实施例中，来自氮化处理的氮原子被掺杂到各个沟渠110t的侧表面。在一些实施例中，基板110包括硅，且各个沟渠110t的侧表面包括氮掺杂硅、氮化硅或其组合。
43.随后，如图5及图6所示，填充可流动隔离材料至基板110的沟渠110t，然后固化可流动隔离材料以形成隔离材料140。在一些实施例中，用可流动隔离材料填充基板110的沟渠110t通过使用可流动化学气相沉积工艺进行。在一些实施例中，固化可流动隔离材料包括使用紫外光固化工艺、退火工艺或其组合。
44.在一些实施例中，可流动隔离材料包括聚硅氮烷基底的旋涂电介质等，但不限于此。在一些实施例中，可流动隔离材料可具有-hn-sih
2-nh-的重复单元。
45.在一些实施例中，当可流动隔离材料流动以填充沟渠110t时，对主动区110a产生侧向力。然而发明人发现，由于预先进行氮化处理，因此不会发生主动区110a倾倒。
46.接下来，如图6及图7所示，执行平坦化工艺，以去除硬遮罩120a上方的隔离材料140。在一些实施例中，平坦化工艺包括化学机械平坦化(chemical mechanical planarization,cmp)。在一些实施例中，在平坦化工艺期间，第二硬遮罩124a作为停止层。在一些实施例中，在执行平坦化工艺之后，第二硬遮罩124a的上表面露出。
47.图8至图11为根据本发明的一些实施例在制造接续图4所示的半导体结构的方法的剖面示意图。
48.如图4及图8所示，在对基板110的沟渠110t进行氮化处理之前，对基板110的沟渠110t进行氧化处理。在一些实施例中，对基板110的沟渠110t进行氧化处理包括在各个沟渠110t的侧表面上形成含氧化物层130。
49.随后，如图8及图9所示，对基板110的沟渠110t进行氮化处理。在一些实施例中，氮化处理包括去耦等离子体氮化(dpn)、快速热氮化(rtn)或其组合。在一些实施例中，在进行氮化处理之后，含氧化物层130的侧表面是疏水的，并且含氧化物层130的侧表面的水接触角大于90度。
50.在一些实施例中，在对基板110的沟渠110t进行氮化处理之后，含氧化物层130的侧表面上存在多个氮原子。在一些实施例中，来自氮化处理的氮原子被掺杂至含氧化物层130的侧表面。在一些实施例中，含氧化物层130的侧表面包括氮掺杂氧化物、氮氧化物或其组合。
51.随后，如图9及图10所示，填充可流动隔离材料至基板110的沟渠110t，然后固化可流动隔离材料以形成隔离材料140。在一些实施例中，用可流动隔离材料填充基板110的沟渠110t材料通过使用可流动化学气相沉积工艺进行。在一些实施例中，固化可流动隔离材料包括使用紫外光固化工艺、退火工艺或其组合。
52.接下来，如图10及图11所示，执行平坦化工艺，以去除硬遮罩120a上方的隔离材料140。在一些实施例中，平坦化工艺包括化学机械平坦化。
53.图12为未经氮化处理形成的半导体结构的sem图。图13为根据本发明的一些实施例通过氮化处理形成的半导体结构的sem图。图12显示多个岛状主动区，其中一些主动区倾倒并且与相邻的主动区相互接触，这将导致双位失效问题及位线-位线泄漏问题。然而如图13所示，岛状主动区没有倾倒，并且彼此隔开，其可证明氮化处理对于防止主动区倾倒是有
效的。
54.本发明还提供一种通过上述方法制造的半导体结构。以下将详述半导体结构的实施例。
55.如图7所示，半导体结构10a包括基板110及隔离材料140。基板110具有彼此分离的多个主动区110a，其中基板110的各个主动区的侧表面110a包括多个氮原子。隔离材料140填充在主动区110a之间。
56.在一些实施例中，相邻两个主动区110a之间的间距sl在8纳米至30纳米的范围内。在一些实施例中，主动区110a的其中一者的深度dl与相邻两个主动区110a之间的间距sl的比值在8至18的范围内。
57.在一些实施例中，基板110包括硅，并且基板110的各个主动区110a的侧表面包括氮掺杂硅、氮化硅或其组合。
58.如图11所示，半导体结构10b包括基板110、含氧化物层130及隔离材料140。基板110具有彼此分离的多个主动区110a。含氧化物层130位于各个主动区110a的侧表面上，其中含氧化物层130的侧表面包括多个氮原子。隔离材料140填充在主动区110a之间。
59.在一些实施例中，相邻两个主动区110a之间的间距sl在8纳米至30纳米的范围内。在一些实施例中，主动区110a的其中一者的深度dl与相邻两个主动区110a之间的间距sl的比值在8至18的范围内。
60.在一些实施例中，含氧化物层130的侧表面包括氮掺杂氧化物、氮氧化物或其组合。
61.尽管本发明的某些实施例已相当详细地描述本发明，但其他实施例也是可能的。因此，所附权利要求的精神和范围不应限于本文所包含的实施例的描述。
62.对本领域技术人员而言显而易见的是，在不脱离本发明的范围或精神的情况下，可对本发明的结构进行各种修改及变化。鉴于前述，本发明涵盖落入所附权利要求书内的本发明的修改及变化。
63.【符号说明】
64.10a、10b:半导体结构
65.110:基板
66.110a:主动区
67.110t:沟渠
68.120:硬遮罩层
69.120a:硬遮罩
70.122:第一硬遮罩层
71.122a:第一硬遮罩
72.124:第二硬遮罩层
73.124a:第二硬遮罩
74.130:含氧化物层
75.140:隔离材料
76.dl:深度
77.sl:间距
78.wl:宽度。