电致发光显示设备的制作方法

电致发光显示设备
1.对相关申请的交叉引用
2.本技术要求于2020年7月28日提交的韩国专利申请第10-2020-0093993号的权益，其通过引用并入本文，如同在本文中完全阐述一样。
技术领域
3.本公开内容涉及电致发光显示设备。


背景技术：

4.电致发光显示设备基于发光层的材料而被分为无机发光显示设备和电致发光显示设备。电致发光显示设备的多个像素中的每个像素均包括自发光的发光器件，并且通过使用基于图像数据的灰度级的数据电压来控制由发光器件发射的光的量以调整亮度。
5.电致发光显示设备使用外部补偿技术以提高图像品质。外部补偿技术基于像素的电特性来感测像素电压或电流，并且基于感测的结果来对输入图像的数据进行调制，从而补偿像素之间的电特性偏差。
6.然而，在传统的外部补偿技术中，当帧频率快速变化时，补偿像素与非补偿像素之间的亮度偏差可能会增加，并且因此，补偿像素在显示面板中的位置可能会被用户识别。


技术实现要素：

7.为了克服相关技术的上述问题，本公开内容可以提供一种电致发光显示设备，即使在基于外部补偿方法补偿像素之间的电特性偏差的过程中基于输入图像而变化帧频率时，该电致发光显示设备也不能使用户识别出补偿像素的位置。
8.为了实现这些目的和其他优点，并且根据本公开内容的目的，如在本文中体现和广泛描述的，一种电致发光显示设备包括：显示面板，显示面板包括像素，像素包括驱动元件和发光器件；以及面板驱动电路，面板驱动电路在第一垂直空白时段之后的垂直有效时段中向像素供应用于显示驱动操作的第一数据电压以及与第一数据电压同步的显示扫描信号，并且在垂直有效时段之后的第二垂直空白时段期间维持像素中的第一数据电压，其中，第一垂直空白时段的长度是固定的，而不管帧频率的变化如何，并且第二垂直空白时段的长度基于帧频率的变化而变化。
附图说明
9.包括附图以提供对本公开内容的进一步理解并且附图被并入本技术中并构成本技术的一部分，附图示出了本公开内容的一个或多个实施方式，并且与说明书一起用于解释本公开内容的原理。在附图中：
10.图1是示出根据本公开内容的实施方式的电致发光显示设备的图；
11.图2是示出图1的电致发光显示设备中包括的像素阵列的图；
12.图3是包括在图2的像素阵列中的像素的等效电路图；
13.图4是示出在主机系统与时序控制器之间传递和接收基于可变帧频率的信号的示例的图；
14.图5和图6是用于描述用于基于输入图像来变化帧频率的可变刷新率(vrr)技术的图；
15.图7和图8是用于描述在外部补偿技术中亮度恢复时段的长度基于包括感测像素的像素组线(pixel group line)的位置而变化的示例的图；
16.图9a和图9b是示出基于亮度恢复时段的长度不同地设置用于补偿基于感测的亮度损失的补偿增益的示例的图；
17.图10是示出本公开内容的比较示例的图，其中基于帧频率的变化来变化同一感测像素组线所对应的亮度恢复时段的长度；
18.图11是示出本公开内容的实施方式的图，其中同一感测像素组线所对应的亮度恢复时段的长度是恒定的，而不管帧频率的变化如何；
19.图12示出了施加至图11的感测像素组线的数据电压和扫描信号的波形；以及
20.图13是示出用于实现图11的技术精神的时序控制器的内部构造的图。
具体实施方式
21.将通过参照附图描述的以下实施方式来阐明本公开内容的优点和特征及其实现方法。然而，本公开内容可以以不同的形式来体现，并且不应被解释为限于本文中阐述的实施方式。而是，提供这些实施方式使得本公开内容将是透彻和完整的，并且将向本领域技术人员充分传达本公开内容的范围。此外，本公开内容仅由权利要求的范围来限定。
22.在用于描述本公开内容的各种实施方式的附图中公开以描述本公开内容的实施方式的形状、大小、比率、角度、数量等仅是示例性的，并且本公开内容不限于此。贯穿全文，相似的附图标记指代相似的元件。在整个说明书中，相同的元件由相同的附图标记表示。如在本文中所使用的，除非使用术语“仅”，否则术语“包括”、“具有”、“包含”等暗示可以添加其他部分。如在本文中所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外明确指示。
23.即使没有明确的陈述，本公开内容的各种实施方式中的元件也将被解释为包括误差容限。
24.在描述位置关系时，例如，当两个部分之间的位置关系被描述为“在
……
上”、“在
……
上方”、“在
……
下”和“紧接”时，除非使用“正好”或“直接”，否则一个或更多个其他部分可以布设在这两个部分之间。
25.将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
26.贯穿全文，相似的附图标记指代相似的元件。
27.在说明书中，设置在显示面板的基板上的栅极驱动电路可以用具有n型金属氧化物半导体场效应晶体管(mosfet)结构的薄膜晶体管(tft)来实现，但是不限于此并且可以用具有p型mosfet结构的tft来实现。tft可以是包括栅极、源极和漏极的三电极元件。源极
可以是将载流子供应至晶体管的电极。在tft中，载流子可以从源极开始流动。漏极可以是使载流子能够从tft流出的电极。也就是说，在mosfet中，载流子从源极流向漏极。在n型tft(nmos)中，因为载流子是电子，所以源极电压可以具有比漏极电压更低的电压，使得电子从源极流向漏极。在n型tft中，因为电子从源极流向漏极，所以电流可以从漏极流向源极。另一方面，在p型tft(pmos)中，因为载流子是空穴，所以源极电压可以高于漏极电压，使得空穴从源极流向漏极。在p型tft中，因为空穴从源极流向漏极，所以电流可以从源极流向漏极。应当注意，mosfet的源极和漏极不被固定，而是在其之间切换。例如，mosfet的源极和漏极可以在其之间切换。因此，在描述本公开内容的实施方式时，源极和漏极之一将被描述为第一电极，并且源极和漏极中的另一个将被描述为第二电极。
28.在以下的描述中，当相关的已知功能或构造的详细描述被确定为不必要地使本公开内容的重点模糊时，将省略该详细描述。在下文中，将参照附图详细描述本公开内容的实施方式。
29.图1是示出根据本公开内容的实施方式的电致发光显示设备的图。图2是示出图1的电致发光显示设备中包括的像素阵列的图。图3是包括在图2的像素阵列中的像素的等效电路图。
30.参照图1至图3，根据本公开内容的实施方式的电致发光显示设备可以包括显示面板10、时序控制器11、多个面板驱动电路121和13以及感测电路(su)122。面板驱动电路121和13可以包括连接至显示面板10的多个数据线15的数字模拟转换器(dac)121以及连接至显示面板10的多个栅极线17的栅极驱动器13。面板驱动电路121和13以及感测电路122可以被装备在数据集成电路(ic)12中。
31.显示面板10可以包括多个数据线15、多个读出线16和多个栅极线17。此外，可以在由数据线15、读出线16和栅极线17的交叉点限定的多个像素区域中分别设置多个像素pxl。基于布置为矩阵型的像素pxl，可以在显示面板10的显示区域aa中设置图2中所示的像素阵列。
32.在像素阵列中，像素pxl可以关于一个方向被分组为多个像素组线。像素组线(线1至线4)中的每一个可以包括在栅极线17的延伸方向(或水平方向)上彼此相邻的多个像素pxl。像素组线可以指示在其一个水平方向上彼此相邻布置的一组像素pxl，而不是物理信号线。因此，构成同一像素组线的像素pxl可以连接至同一栅极线17。构成同一像素组线的像素pxl可以连接至不同的数据线15，但是不限于此。构成同一像素组线的像素pxl可以连接至不同的读出线16，但是不限于此，并且用于实现不同颜色的多个像素pxl可以共享一个读出线16。
33.在像素阵列中，像素pxl中的每一个可以通过数据线15连接至dac 121，并且可以通过读出线16连接至感测电路122。dac 121和感测电路122可以被嵌入至数据ic 12中，但是不限于此。感测电路122可以被安装在数据ic 12外部的控制印刷电路板(pcb)(未示出)上。
34.在像素阵列中，像素pxl中的每一个可以通过高电平电源线18连接至高电平像素电源evdd。此外，像素pxl中的每一个可以通过栅极线17(1)至17(4)连接至栅极驱动器13。
35.在像素阵列中，像素pxl可以包括用于实现第一颜色的多个像素、用于实现第二颜色的多个像素以及用于实现第三颜色的多个像素，并且此外，还可以包括用于实现第四颜
色的多个像素。第一颜色至第四颜色可以各自是从红色、绿色、蓝色和白色中选择的一种颜色。
36.每个像素pxl可以如在图3中那样实现，但是不限于此。在第k(其中k是整数)个像素组线中设置的一个像素pxl可以包括发光器件el、驱动薄膜晶体管(tft)dt、存储电容器cst、第一开关tft st1和第二开关tft st2。第一开关tft st1和第二开关tft st2可以连接至同一栅极线17(k)。
37.发光器件el可以基于像素电流发光。发光器件el可以包括：阳极电极，其连接至源极节点ns；阴极电极，其连接至低电平像素电源evss；以及有机或无机化合物层，其布设在阳极电极与阴极电极之间。有机或无机化合物层可以包括空穴注入层(hil)、空穴传输层(htl)、发射层(eml)、电子传输层(etl)和电子注入层(eil)。当施加至阳极电极的电压与施加至阴极电极的低电平像素电源evss相比高于操作点电压时，可以接通发光器件el。当接通发光器件el时，穿过空穴传输层(htl)的空穴和穿过电子传输层(etl)的电子可以移动至发射层(eml)以生成激子，并且因此，发射层(eml)可以发光。
38.驱动tft dt可以是驱动元件。驱动tft dt可以基于其栅极节点ng与源极节点ns之间的电压差来生成在发光器件el中流动的像素电流。驱动tft dt可以包括：栅极电极，其连接至栅极节点ng；第一电极，其连接至高电平像素电源evdd；以及第二电极，其连接至源极节点ns。存储电容器cst可以连接在栅极节点ng与源极节点ns之间，并且可以存储驱动tft dt的栅极-源极电压。
39.第一开关tft stl可以基于栅极信号scan(k)使电流能够在数据线15与栅极节点ng之间流动，并且可以将充电至数据线15中的数据电压施加至栅极节点ng。第一开关tft st1可以包括：栅极电极，其连接至栅极线17(k)；第一电极，其连接至数据线15；以及第二电极，其连接至栅极节点ng。第二开关tft st2可以基于栅极信号scan(k)使电流能够在读出线16与源极节点ns之间流动，并且可以基于像素电流将源极节点ns的电压传递至读出线16。第二开关tft st2可以包括：栅极电极，其连接至栅极线17(k)；第一电极，其连接至源极节点ns；以及第二电极，其连接至读出线16。
40.这样的像素结构仅仅是实施方式，并且本公开内容的技术精神不限于该像素结构。应当注意，本公开内容的技术精神可以应用于用于感测驱动tft dt的电特性(例如，阈值电压或电子迁移率)的各种像素结构。
41.时序控制器11可以通过各种接口电路从主机系统14接收与可变帧频率同步的垂直同步信号vsync、输入数据使能信号i-de和输入图像数据idata。
42.在可变帧频率环境中，可以固定垂直有效时段的长度，并且可以基于帧频率变化垂直空白时段的长度。垂直空白时段可以包括其长度固定的第一垂直空白时段和其长度变化的第二垂直空白时段。可以基于可变帧频率的预定范围内的最高帧频率来设置第一垂直空白时段，并且因此，不管帧频率的变化如何，第一垂直空白时段可以是固定的。另一方面，第二垂直空白时段可以被设置成随着在可变帧频率的预定范围内降低帧频率而增加，并且因此可以基于帧频率的变化而变化。
43.时序控制器11可以在第一垂直空白时段期间执行感测驱动操作以确保一定的感测时段，而不管帧频率的变化如何，从而增大感测的可靠性。时序控制器11可以将第一垂直空白时段布置在垂直有效时段之前使得在同一帧中在显示驱动操作之前首先执行感测驱
动操作，并且可以将与感测驱动操作无关的第二垂直空白时段布置在执行了显示操作的垂直有效时段之后，并且因此，可以解决由于补偿像素与非补偿像素之间的亮度偏差而导致用户识别补偿像素的位置的问题。
44.为此，时序控制器11可以接收输入图像数据idata和输入数据使能信号i-de，并且可以对输入图像数据idata和输入数据使能信号i-de进行调制，以被延迟第一垂直空白时段，使得在一帧周期中第一垂直空白时段和第二垂直空白时段在其之间布置有垂直有效时段。也就是说，时序控制器11可以在一定时段期间延迟输入图像数据idata和输入数据使能信号i-de，并且然后可以生成延迟数据使能信号和延迟图像数据ddata。下面将参照图11至图13描述时序控制器11的调制操作。
45.在显示操作中，时序控制器11可以基于多个时序信号，例如垂直同步信号vsync和延迟数据使能信号生成用于控制数据ic 12的操作时序的第一数据控制信号ddc和用于控制栅极驱动器13的操作时序的第一栅极控制信号gdc。在感测驱动操作中，时序控制器11可以基于时序信号，例如垂直同步信号vsync和输入数据使能信号i-de生成用于控制数据ic 12的操作时序的第二数据控制信号ddc和用于控制栅极驱动器13的操作时序的第二栅极控制信号gdc。此外，时序控制器11还可以独立于感测驱动操作和显示驱动操作来设置亮度恢复驱动操作，并且在亮度恢复驱动操作中，时序控制器11可以基于时序信号，例如垂直同步信号vsync和输入数据使能信号i-de生成用于控制数据ic 12的操作时序的第三数据控制信号ddc和用于控制栅极驱动器13的操作时序的第三栅极控制信号gdc。
46.时序控制器11可以基于栅极控制信号gdc和数据控制信号ddc分别地控制显示面板10的像素组线中的每一个的显示驱动时序、感测驱动时序和亮度恢复驱动时序，并且因此，在显示图像的中间，可以通过像素组线单元实时地感测像素pxl中的每一个的电特性。
47.在此，显示驱动操作可以指示基于逐线扫描(line progressive)方案在一帧中向像素组线供应用于显示驱动操作的第一数据电压(以下被称为显示数据电压)以使显示面板10能够再现输入图像的驱动操作。感测驱动操作可以表示将第二数据电压(以下被称为感测数据电压)施加至设置在特定像素组线(以下被称为感测像素组线)中的像素pxl以感测相应像素pxl的电特性的驱动操作。此外，亮度恢复驱动操作可以是通过将被施加了补偿增益的第三数据电压(以下称为亮度恢复数据电压)施加至已经完成感测操作的感测像素组线的像素pxl来补偿由感测操作导致的亮度损失的驱动操作。第三数据电压可以是通过向第一数据电压施加补偿增益而获得的电压，并且因此可以不同于第一数据电压。
48.时序控制器11可以控制面板驱动电路121和13中的每一个的操作使得在一帧的垂直有效时段中执行显示驱动操作，并且可以控制感测电路122以及面板驱动电路121和13中的每一个的操作使得在一帧的垂直有效时段之前的第一垂直空白时段中执行感测操作。此外，时序控制器11可以控制面板驱动电路121和13中的每一个的操作使得在感测驱动操作的结束时间与显示驱动操作的开始时间之间执行亮度恢复驱动操作。
49.垂直有效时段可以是将显示数据电压施加至在所有像素组线中设置的像素pxl的时段。第一垂直空白时段可以是显示数据电压的供应停止的时段，并且此外，第一垂直空白时段可以包括感测时段并且可以部分地包括亮度恢复时段。在感测时段中，感测数据电压可以被施加至在感测像素组线中设置的像素pxl，并且在感测时段之后的亮度恢复时段中，亮度恢复数据电压可以被施加至在感测像素组线中设置的像素pxl。
50.栅极驱动器13可以基于由时序控制器11的控制分别生成显示扫描信号scan、感测扫描信号和亮度恢复扫描信号。
51.为了实现显示驱动操作，在垂直有效时段中，栅极驱动器13可以基于依据延迟数据使能信号的第一栅极控制信号gdc来生成显示扫描信号scan，并且可以基于逐线扫描方案将显示扫描信号scan供应至栅极线17。
52.为了实现感测驱动操作，在垂直有效时段之前的第一垂直空白时段中，栅极驱动器13可以基于依据输入数据使能信号i-de的第二栅极控制信号gdc来生成感测扫描信号，并且可以将感测扫描信号供应至栅极线17，栅极线17连接至感测像素组线。
53.随后，为了实现亮度恢复驱动操作，栅极驱动器13可以基于依据输入数据使能信号i-de的第三栅极控制信号gdc来生成亮度恢复扫描信号，并且还可以将亮度恢复扫描信号供应至栅极线17，栅极线17连接至感测像素组线。
54.在每个第一垂直空白时段中感测驱动一个像素组线的情况下，可以基于多个第一垂直空白时段中的操作来随机地分布感测像素组线的位置。当感测像素组线的位置被随机地分布时，可以通过视觉整体效应来最小化识别感测像素组线的位置的不利影响。
55.可以基于面板(gip)类型的栅极驱动器将栅极驱动器13设置在显示面板10的非显示区域na中。
56.dac 121可以连接至数据线15。dac 121可以基于由时序控制器11的控制分别生成显示数据电压vdata、感测数据电压和亮度恢复数据电压。
57.为了实现显示驱动操作，在垂直有效时段中，dac 121可以基于依据延迟数据使能信号的第一数据控制信号ddc将延迟图像数据ddata转换为显示数据电压vdata，并且可以与显示扫描信号scan同步将显示数据电压vdata供应至数据线15。
58.为了实现感测驱动操作，在垂直有效时段之前的第一垂直空白时段中，dac 121可以基于依据输入数据使能信号i-de的第二数据控制信号ddc来生成感测数据电压，并且可以与感测扫描信号同步将感测数据电压供应至数据线15。
59.随后，为了实现亮度恢复驱动操作，dac 121可以基于依据输入数据使能信号i-de的第三数据控制信号ddc来生成亮度恢复数据电压，并且还可以与亮度恢复扫描信号同步将亮度恢复数据电压供应至数据线15。
60.在感测驱动操作中，感测电路122可以通过读出线16连接至感测像素组线的目标像素pxl。在包括在第一垂直空白时段中的感测时段中，感测电路122可以通过读出线16感测包括在目标像素pxl中的每一个中的驱动tft dt的电特性。感测电路122可以被实现为电压感测型，或者可以被实现为电流感测型。
61.感测电路122的电压感测型感测电路122可以包括采样电路和模拟数字转换器(adc)。采样电路可以直接采样存储在读出线16的寄生电容器中的目标像素pxl的特定节点电压。adc可以将通过由采样电路的采样而获得的模拟电压转换为数字感测值，并且可以将数字感测值传递至时序控制器11。
62.感测电路122的电流感测型感测电路122可以包括电流积分器、采样电路和adc。电流积分器可以对在目标像素pxl中流动的像素电流执行积分以输出感测电压。采样电路可以采样从电流积分器输出的感测电压。adc可以将通过由采样电路的采样而获得的模拟电压转换为数字感测值，并且可以将数字感测值传递至时序控制器11。
63.主机系统14的输出端子可以通过各种接口电路连接至时序控制器11。主机系统14可以基于输入图像来变化帧频率，并且可以与可变帧频率同步地将垂直同步信号vsync、输入数据使能信号i-de和输入图像数据idata传递至时序控制器11。主机系统14可以安装在系统板上。主机系统14可以包括：输入单元，其接收用户命令/数据；主功率单元，其生成主功率；可变刷新率(vrr)控制电路，其基于输入图像来变化帧频率；以及输出端子，其输出传递信号。主机系统14可以用应用处理器、个人计算机(pc)、机顶盒或图形处理器单元来实现，但是不限于此。
64.图4是示出在主机系统与时序控制器之间传递和接收基于可变帧频率的信号的示例的图。图5和图6是用于描述用于基于输入图像来变化帧频率的vrr技术的图。
65.参照图4，主机系统14可以使用基于视频电子标准协会(vesa)的vrr技术，并且可以包括vrr控制电路。主机系统14可以基于输入图像来变化帧频率。vrr技术可以基于输入图像来变化帧频率，并且因此可以防止撕裂现象并且可以提供更平滑的图像屏幕。
66.主机系统14中包括的vrr控制电路可以按帧单位检测输入图像的变化量，并且可以基于图像变化量来变化帧频率，从而解决诸如屏幕断开、屏幕抖动以及由快速的图像变化导致的输入延迟的问题。当图像变化量相对高时，vrr控制电路可以在预定的可变帧频率范围内增加帧频率。另一方面，当图像变化量相对低时，vrr控制电路可以在预定的可变帧频率范围内降低帧频率。例如，vrr控制电路可以基于图像变化量在大约40hz至大约240hz的频率内调整帧频率。可以基于模式和规格来不同地设置可变帧频率的范围。
67.如在图5中的，主机系统14可以固定垂直有效时段vap的长度，并且可以基于图像变化量来调整垂直空白时段vbp的长度，从而变化帧频率。为了实现与时序控制器11的平滑信号匹配，可以基于预定的可变帧频率范围内的最高帧频率将垂直有效时段vap的长度设置成固定。
68.为了调整垂直空白时段vbp的长度，主机系统14可以基于最高帧频率(例如，240hz)来设置和固定第一垂直空白时段vbp1，并且可以基于帧频率的降低来调整第二垂直空白时段vbp2的长度以从第一垂直空白时段vbp1增加。
69.例如，主机系统14可以设置垂直空白时段vbp使得垂直空白时段vbp仅包括第一垂直空白时段vbp1，从而实现如在图6中的144hz模式。主机系统14可以设置垂直空白时段vbp使得垂直空白时段vbp包括第一垂直空白时段vbp1和从第一垂直空白时段vbp1增加了“x”时段的第二垂直空白时段vbp2，从而实现100hz模式。主机系统14可以设置垂直空白时段vbp使得垂直空白时段vbp包括第一垂直空白时段vbp1和从第一垂直空白时段vbp1增加了“y”时段(y＞x)的第二垂直空白时段vbp2，从而实现80hz模式。此外，主机系统14可以设置垂直空白时段vbp使得垂直空白时段vbp包括第一垂直空白时段vbp1和从第一垂直空白时段vbp1增加了“z”时段(z＞y)的第二垂直空白时段vbp2，从而实现60hz模式。
70.图7至图9b是用于描述在外部补偿技术中的用于相对于感测像素组线的位置补偿亮度恢复时段的长度偏差的感测像素组线补偿(slc)技术的图。
71.slc技术可以在固定的帧频率环境(即，不管输入图像的变化量如何而固定帧频率的环境)中用简单的逻辑来实现。
72.例如，将描述如下情况：当帧频率环境是如在图7中的x hz的固定的帧频率环境时，在第n-1帧的垂直空白时段vbp中感测第m-1像素组线的像素(即，供应有scan(m-1)的像
素组线的像素)，并且在第n帧(x hz)的垂直空白时段vbp中感测第四像素组线的像素(即，供应有scan(4)的像素组线的像素)。
73.在第一显示时段dtme1中，第m-1像素组线的像素可以基于第m-1显示扫描信号scan(m-1)充电有显示数据电压(wt-dis操作)，并且然后可以在第一显示时段dtme1的其他时间基于显示数据电压维持发射状态(hld-dis操作)。第一显示时段dtme1可以与第n-1帧的垂直有效时段vap和垂直空白时段vbp部分交叠。
74.在第一显示时段dtme1之后的感测时段stme中，第m-1像素组线的像素可以基于感测扫描信号充电有感测数据电压(wt-sen操作)，并且然后将可以在非发射状态下被感测。感测时段stme可以在第n-1帧的垂直空白时段vbp中。
75.在感测时段stme之后的第一亮度恢复时段rtme1中，第m-1像素组线的像素可以基于亮度恢复扫描信号充电有亮度恢复数据电压(wt-rcv操作)，并且然后可以在第一亮度恢复时段rtme1的其他时间基于亮度恢复数据电压维持发射状态(hld-rcv操作)。第一亮度恢复时段rtme1可以与第n-1帧的垂直空白时段vbp和第n帧的垂直有效时段vap部分交叠。
76.在第二显示时段dtme2中，第四像素组线的像素可以基于第四显示扫描信号scan(4)充电有显示数据电压(wt-dis操作)，并且然后可以在第二显示时段dtme2的其他时间基于显示数据电压维持发射状态(hld-dis操作)。第二显示时段dtme2可以与第n帧的垂直有效时段vap和垂直空白时段vbp部分交叠。
77.在第二显示时段dtme2之后的感测时段stme中，第四像素组线的像素可以基于感测扫描信号充电有感测数据电压(wt-sen操作)，并且然后将可以在非发射状态下被感测。感测时段stme可以在第n帧的垂直空白时段vbp中。
78.在感测时段stme之后的第二亮度恢复时段rtme2中，第四像素组线的像素可以基于亮度恢复扫描信号充电有亮度恢复数据电压(wt-rcv操作)，并且然后可以在第二亮度恢复时段rtme2的其他时间基于亮度恢复数据电压维持发射状态(hld-rcv操作)。第二亮度恢复时段rtme2可以与第n帧的垂直空白时段vbp和第n 1帧的垂直有效时段vap部分交叠。
79.因为帧频率环境是固定的帧频率环境，所以第n-1帧的垂直空白时段vbp的长度可以与第n帧的垂直空白时段vbp的长度相同。此外，在第n-1帧的垂直空白时段vbp和第n帧的垂直空白时段vbp中的每一个中，感测时段stme可以具有相同的时间长度。此外，因为帧频率环境是固定的帧频率环境，所以对第m-1像素组线的像素执行的显示驱动操作、感测驱动操作和亮度恢复驱动操作所需的一帧的长度可以与对第四像素组线的像素执行的显示驱动操作、感测驱动操作和亮度恢复驱动操作所需的一帧的长度相同。
80.在第n-1帧的垂直空白时段vbp中，第m-1显示扫描信号scan(m-1)可以具有早于第四显示扫描信号scan(4)的相位的相位。因此，对于第m-1像素组线的像素，第一显示时段dtme1可以相对短，并且第一亮度恢复时段rtme1可以相对长。
81.在第n帧的垂直空白时段vbp中，第四显示扫描信号scan(4)可以具有迟于第m-1显示扫描信号scan(m-1)的相位的相位。因此，对于第四像素组线的像素，第二显示时段dtme2可以相对长，并且第二亮度恢复时段rtme2可以相对短。
82.然而，如在图8中的，在一个屏幕中的所有像素都显示具有相同亮度的图像的情况下，感测像素组线pxl-b的像素在垂直空白时段vbp中的感测时段stme期间可能不发光，并且因此可以实现比感测像素组线pxl-a的像素低“δl”的亮度。感测像素组线pxl-b可以是
图7的实施方式中的第m-1像素组线和第四像素组线。
83.在图7的实施方式中，第一亮度恢复时段rtme1和第二亮度恢复时段rtme2可以用于补偿亮度损失。第一亮度恢复时段rtme1和第二亮度恢复时段rtme2可以具有不同的时间长度，并且因此，可以向其不同地施加补偿增益。如在图8中的，当施加补偿增益时，亮度恢复时段中的亮度可以相对高于显示时段，并且因此，一个屏幕中的所有像素可以基本上实现相同的亮度。
84.补偿增益的大小和亮度恢复时段的时间长度之间可以具有反比例关系。所有感测像素组线可以具有含有相同长度的感测时段，而不管感测像素组线的相对位置如何，并且因此可以具有相同的亮度损失。然而，感测像素组线可以基于在其之间的相对位置而具有含有不同长度的亮度恢复时段，并且因此，可以将用于补偿亮度损失的补偿增益的大小不同地施加至感测像素组线。
85.如在图9a中的，补偿增益的大小可以针对基于一定时间大小而分组的亮度恢复块时段中的每一个来不同地设置。因此，可以简化补偿增益逻辑，并且补偿处理速度可以提高。
86.如在图9b中的，补偿增益的大小可以针对对于每个感测像素组线变化的每个亮度恢复时段不同地设置。因此，补偿的精度可以提高。
87.可以由时序控制器执行基于补偿增益对图像数据执行的校正操作。时序控制器还可以包括用于向图像数据施加补偿增益的slc补偿逻辑电路，该图像数据将要被施加至感测像素组线的像素。上面参照图7至图9b描述的slc技术可以在固定的帧频率环境中用简单的逻辑来实现。可以针对每个帧预定感测像素组线的位置，但是因为帧频率环境是固定的帧频率环境，所以尽管改变帧，也可以不改变同一感测像素组线所对应的亮度恢复时段的长度。也就是说，因为帧频率环境是固定的帧频率环境，所以亮度恢复时段可以被预先映射至感测像素组线的位置以具有不同的固定长度。此外，可以针对具有不同的固定长度的亮度恢复时段预先且不同地设置补偿增益。
88.图10是示出本公开内容的比较示例的图，其中同一感测像素组线所对应的亮度恢复时段的长度基于帧频率的变化而变化。
89.可能难以将上面参照图9a和9b所描述的slc技术施加至如在图10中的可变帧频率环境。这是因为同一感测像素组线所对应的亮度恢复时段的长度基于帧频率的变化而变化。
90.为了提供额外的描述，可以假设在帧频率为j hz的第n-1帧和帧频率为高于j hz的k hz的第n帧中的每一个中，依次感测第四像素组线的像素(即，供应有scan(4)的像素组线的像素)。
91.如上面参照图5和图6所述，在可变帧频率环境中，可以在第n-1帧和第n帧中相同地设置垂直有效时段vap和第一垂直空白时段vbp1中的每一个的时间长度，而不管帧频率的变化如何。因此，可以在第n-1帧和第n帧中相同地设置包括在第一垂直空白时段vbp1中的感测时段stme的长度。
92.另一方面，第二垂直空白时段vbp2可以被设置成在比第n帧具有相对较低的帧频率的第n-1帧中更长。第二垂直空白时段vbp2可以确定在第n-1帧和第n帧中的亮度恢复时段的长度。因此，对于相同的第四像素组线，第n-1帧的第一亮度恢复时段rtme1可以比第n
帧的第二亮度恢复时段rtme2更长。
93.在亮度恢复时段的长度基于帧频率以及感测像素组线的相对位置而更多地变化的可变帧频率环境中，基于帧频率的变化无法预测亮度恢复时段的长度变化，并且因此，不能施加slc技术。这将在下面另外描述。
94.时序控制器可以参考从主机系统传递的输入数据使能信号i-de来确定每个帧的帧频率，而不是从主机系统单独接收有关可变帧频率的信息。在特定帧中，时序控制器可以将输入数据使能信号i-de的过渡时段(即，存在在逻辑低电压与逻辑高电压之间交替生成脉冲的时段)确定为相应帧的垂直有效时段vap，并且可以将输入数据使能信号i-de的非过渡时段(即，仅维持逻辑低电压而没有脉冲的时段)确定为相应帧的垂直空白时段(包括第一垂直空白时段vbp1和第二垂直空白时段vbp2)。因此，时序控制器可能直到输入数据使能信号i-de的第一脉冲在第n帧中开始上升为止，才知道第n-1帧的第二垂直空白时段vbp2，并且此外，可能直到输入数据使能信号i-de的第一脉冲在第n 1帧中开始上升为止，才知道第n帧的第二垂直空白时段vbp2。换句话说，时序控制器可能无法基于第n-1帧的帧频率(j hz)预测第一亮度恢复时段rtme1的长度变化，并且因此，可能难以向第一亮度恢复时段rtme1施加适当的补偿增益。同样，时序控制器可能无法基于第n帧的帧频率(k hz)预测第二亮度恢复时段rtme2的长度变化，并且因此，可能难以向第二亮度恢复时段rtme2施加适当的补偿增益。
95.当没有基于适当的补偿增益来补偿同一感测像素组线所对应的第一亮度恢复时段rtme1和第二亮度恢复时段rtme2的长度偏差时，感测像素组线可能被识别为线模糊(line dim)。这样的问题的原因是因为具有固定长度的第一垂直空白时段vbp1和具有基于帧频率而变化的长度的第二垂直空白时段vbp2基于可变帧频率被相继布置在同一帧中。
96.图11是示出本公开内容的实施方式的图，其中同一感测像素组线所对应的亮度恢复时段的长度是恒定的，而不管帧频率的变化如何。图12示出了施加至图11的感测像素组线的数据电压和扫描信号的波形。
97.参照图11和图12，根据本公开内容的实施方式的电致发光显示设备可以用于即使在基于外部补偿方法补偿像素之间的电特性偏差的过程中基于输入图像变化帧频率时，也使得用户不能识别补偿像素的位置。换句话说，在根据本公开内容的实施方式的电致发光显示设备中，在可变帧频率环境中施加slc技术的情况下，同一像素组线所对应的亮度恢复时段的长度可以是恒定的，而不管帧频率的变化如何，并且因此，可以防止感测像素组线被识别为线模糊。
98.如在图11中的，在第n-1帧至第n 1帧具有不同帧频率(例如，“ihz”、“k hz”和“lhz”)的可变帧频率环境中，时序控制器可以将第n帧中的第一亮度恢复时段rtme1的长度和第n 1帧中的第二亮度恢复时段rtme2的长度设置成恒定的，而不管帧频率的变化如何。
99.在同一帧中，基于输入信号i-de和idata的延迟，时序控制器可以将用于感测驱动操作和亮度恢复驱动操作的第一垂直空白时段vbp1布置在维持显示状态的第二垂直空白时段vbp2之前，并且可以将维持显示状态的第二垂直空白时段vbp2布置在垂直有效时段vap之后。换句话说，当基于输入信号i-de和idata的延迟将以“vap-vbp1-vbp2”的顺序布置的一帧构造改变为“vbp1-vap-vbp2”的顺序时，同一像素组线所对应的亮度恢复时段的长度在第n帧和第n 1帧中可以相同。这是因为：第n帧中的第一亮度恢复时段rtme1的长度和
第n 1帧中的第二亮度恢复时段rtme2的长度被确定，而不管其长度基于帧频率的速率而变化的第二垂直空白时段vbp2如何。
100.为此，根据本公开内容的实施方式的电致发光显示设备可以包括显示面板(图1的10)、感测电路(图1的122)和多个面板驱动电路(图1的121和13)，并且此外，还可以包括主机系统(图1的14)和时序控制器(图1的11)。
101.在第n帧中，下面将简要描述与一帧构造改变(“vbp1-vap-vbp2”)相关联的电致发光显示设备的操作。
102.主机系统14可以与具有k hz的帧频率同步地输出第n帧的输入图像数据idata和输入数据使能信号i-de。
103.时序控制器11可以从主机系统14接收第n帧的输入图像数据idata和输入数据使能信号i-de。时序控制器11可以对第n帧的输入图像数据idata和输入数据使能信号i-de进行调制。换句话说，时序控制器11可以将第n帧的输入图像数据idata延迟第一垂直空白时段vbp1，并且可以将第n帧的输入数据使能信号i-de延迟第一垂直空白时段vbp1。可以基于可变帧频率的预定范围内的最高帧频率来设置第一垂直空白时段vbp1的长度，并且第一垂直空白时段vbp1的长度可以是固定的，而不管帧频率的变化如何。
104.在与第n帧对应的一帧周期中，基于第n帧的输入信号i-de和idata的延迟，时序控制器11可以将第一垂直空白时段vbp1重新布置在垂直有效时段vap之前，并且可以将第二垂直空白时段vbp2重新布置在垂直有效时段vap之后。第二垂直空白时段vbp2的长度可以基于帧频率的变化而变化。在可变帧频率的范围包括最低的第一帧频率和最高的第二帧频率的情况下，第二垂直空白时段vbp2的长度在第一帧频率中可以是最长的，并且在第二帧频率中可以是最短的。
105.时序控制器11可以基于第n帧的延迟数据使能信号d-de来生成第一栅极控制信号gdc和第一数据控制信号ddc。时序控制器11可以在第n帧的垂直有效时段vap期间向面板驱动电路121和13供应延迟图像数据ddata、第一栅极控制信号gdc和第一数据控制信号ddc。
106.时序控制器11可以基于第n帧的延迟数据使能信号d-de来生成第二栅极控制信号gdc、第二数据控制信号ddc、第三栅极控制信号gdc和第三数据控制信号ddc。时序控制器11可以在第n帧的第一垂直空白时段vbp1期间向面板驱动电路121和13供应第二栅极控制信号gdc、第二数据控制信号ddc、第三栅极控制信号gdc和第三数据控制信号ddc。
107.面板驱动电路121和13可以基于由时序控制器11的控制来驱动被指定为第n帧中的感测像素组线的第四像素组线的像素(供应有scan(4)的像素)(以下被称为目标像素)。
108.在第n帧的垂直有效时段vap中，面板驱动电路121和13可以基于第一栅极控制信号gdc和第一数据控制信号ddc来生成用于显示驱动操作的第一数据电压vdata1以及与第一数据电压vdata1同步的显示扫描信号p1。在第n帧的垂直有效时段vap中，面板驱动电路121和13可以将第一数据电压vdata1和显示扫描信号p1施加至目标像素(wt-dis操作)以显示驱动目标像素(hld-dis操作)。可以在第n帧的垂直有效时段vap中包括的显示时段dtme中执行wt-dis操作，并且可以在第n帧的垂直有效时段vap和第二垂直空白时段vbp2中执行hld-dis操作。
109.在第n帧的垂直有效时段vap之前的第一垂直空白时段vbp1中，面板驱动电路121和13可以基于第二栅极控制信号gdc和第二数据控制信号ddc来生成用于感测驱动操作的
第二数据电压vdata2以及与第二数据电压vdata2同步的感测扫描信号p2。在第n帧的第一垂直空白时段vbp1中，面板驱动电路121和13可以将第二数据电压vdata2和感测扫描信号p2施加至目标像素(wt-sen操作)以感测驱动目标像素。在感测驱动操作中，包括在目标像素中的多个驱动元件可以基于第二数据电压vdata2来操作，并且包括在目标像素中的多个不发光元件可能不发光。可以在包括在第一垂直空白时段vbp1中的感测时段stme中执行这种wt-sen操作。
110.在感测时段stme中，感测电路122可以感测包括在目标像素中的驱动元件的电特性(例如，阈值电压或电子迁移率)。
111.面板驱动电路121和13可以在第n帧的亮度恢复时段rtme中基于第三栅极控制信号gdc和第三数据控制信号ddc来生成用于亮度恢复驱动操作的第三数据电压vdata3以及与第三数据电压vdata3同步的亮度恢复扫描信号p3，该亮度恢复时段rtme在感测时段stme的结束时间与显示扫描信号p1的生成时间之间。用于亮度恢复驱动操作的第三数据电压vdata3可以是被施加补偿增益以便补偿在感测时段stme期间由不发光引起的亮度损失的数据电压。如在图9a和图9b中的，补偿增益可以被设置成相对于亮度恢复时段rtme的长度最短的像素组线(例如，第n帧中的供应有scan(1)的像素组线)最高，并且可以被设置成相对于亮度恢复时段rtme的长度最长的像素组线(例如，第n帧中的供应有scan(m)的像素组线)最低。面板驱动电路121和13可以在第n帧的亮度恢复时段rtme中向目标像素供应被施加了补偿增益的第三数据电压vdata3和亮度恢复扫描信号p3(wt-rcv操作)以亮度恢复驱动目标像素(hld-rcv操作)。可以在第n帧的第一垂直空白时段vbp1中执行这种wt-rcv操作，并且可以执行hld-rcv操作直到在第n帧的垂直有效时段vap中生成显示扫描信号p1为止。
112.如在图12中的，可以表示本实施方式的技术精神。
113.在图12中，第n帧的“k hz”可以是相对高于第n 1帧的“l hz”的帧频率。
114.参照图12，栅极驱动器(图1的13)可以在同一帧中将与感测数据电压vdata2同步的第一扫描信号(scan，p2)、与亮度恢复数据电压vdata3同步的第二扫描信号(scan，p3)以及与显示数据电压vdata1同步的第三扫描信号(scan，p1)依次输出至连接至一个像素的同一栅极线。在此，一个像素可以在可变帧频率环境中被驱动，并且例如，可以在第一帧(第n帧)中以第一帧频率(k hz)驱动，并且可以在第二帧(第n 1帧)中以低于第一帧频率(k hz)的第二帧频率(l hz)驱动。
115.基于上述的输入信号i-de和idata的延迟，第二扫描信号(scan，p3)的上升沿与第三扫描信号(scan，p1)的上升沿之间的间隔(即，亮度恢复时段)可以在第一帧和第二帧中相同。换句话说，亮度恢复时段可以是固定的，而不管帧频率的速率如何。
116.为此，第一扫描信号(scan，p2)和第二扫描信号(scan，p3)可以在第一垂直空白时段vbp1中输出，并且第三扫描信号(scan，p1)可以在时间上迟于第一垂直空白时段vbp1的垂直有效时段vap中输出。第一垂直空白时段vbp1的长度可以在第一帧和第二帧中相同，并且垂直有效时段vap的长度可以在第一帧和第二帧中相同。
117.此外，在时间上迟于垂直有效时段vap的第二垂直空白时段vbp2可以在该同一帧中，并且第二垂直空白时段vbp2的长度可以在第一帧和第二帧中不同。第二帧中的第二垂直空白时段vbp2的长度可以长于第一帧中的第二垂直空白时段vbp2的长度。
118.根据本实施方式，同一像素组线所对应的亮度恢复时段rtme1或rtme2的长度可以是恒定的，而不管帧频率的变化如何。这是因为：时序控制器11延迟每个帧的输入信号i-de和idata，并且因此确保具有固定长度的第一垂直空白时段vbp1在垂直有效时段vap之前，并且通过使用第一垂直空白时段vbp1来实现感测驱动操作和亮度恢复驱动操作。
119.根据本实施方式，因为亮度恢复时段的长度仅基于多个显示扫描信号scan(1)至scan(m)被供应的顺序而改变，并且不基于帧频率的变化而改变，所以时序控制器11可以将适合于亮度恢复时段的长度的补偿增益施加至图像数据，并且可以向面板驱动电路121和13供应被施加了补偿增益的图像数据。因此，面板驱动电路121和13可以生成被施加有适当的补偿增益的第三数据电压，并且可以将所生成的第三数据电压施加至感测像素组线的像素，从而防止感测像素组线被识别为线模糊。
120.图13是示出用于实现图11的技术精神的时序控制器11的内部构造的图。
121.参照图13，时序控制器11可以包括输入电路111、控制电路112、延迟电路113和信号输出电路114。
122.输入电路111可以通过接收端子从主机系统接收与可变帧频率同步的每个帧的输入图像数据idata、输入数据使能信号i-de和垂直同步信号vsync。
123.控制电路112可以检查输入信号idata、i-de和vsync中的每一个的转变和时序，并且可以基于输入信号idata、i-de和vsync来生成延迟控制信号ddt和感测控制信号sst。
124.延迟电路113可以基于延迟控制信号ddt将每个帧的输入图像数据idata延迟具有固定长度的第一垂直空白时段，并且可以将每个帧的输入数据使能信号i-de的过渡时段延迟第一垂直空白时段。延迟电路113可以通过使用时序控制器11外部的外部存储器来延迟输入图像数据idata和输入数据使能信号i-de，以生成延迟图像数据ddata和延迟数据使能信号d-de。此外，延迟电路113可以通过输出端子向信号输出电路114供应输入数据使能信号i-de、延迟数据使能信号d-de和延迟图像数据ddata。
125.在每个帧中，信号输出电路114可以生成用于控制面板驱动电路的操作时序的第一数据控制信号ddc至第三数据控制信号ddc以及第一栅极控制信号gdc至第三栅极控制信号gdc，使得感测驱动操作、亮度恢复驱动操作和显示驱动操作被依次执行。信号输出电路114可以将延迟图像数据ddata与第一数据控制信号ddc至第三数据控制信号ddc以及第一栅极控制信号gdc至第三栅极控制信号gdc一起供应至面板驱动电路。
126.根据本公开内容的实施方式，即使在基于外部补偿方法补偿像素之间的电特性偏差的过程中基于输入图像变化帧频率时，用户也不会识别补偿像素的位置。
127.根据本公开内容的效果不限于以上示例，并且在说明书中可以包括其他各种效果。
128.虽然已参考本公开内容的示例性实施方式具体示出和描述了本公开内容，但是本领域普通技术人员将理解，在不脱离如由所附权利要求书所限定的本公开内容的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。