一种积木式数电实验装置的制作方法

1.本发明涉及教学实验装置领域，尤其涉及一种用于数字电子技术教学的积木式数电实验装置。


背景技术：

2.数字电子技术是电类等专业学生的必修课，以实际逻辑芯片构成的电路实物进行演示，能够激发学生的学习兴趣，提高学习效果。目前常用的数电实验装置通常为综合实验箱，如专利号cn111696414a、cn210039319u等，在实际使用时存在以下不便：（1）体积较大，不便于携带；（2）将电路连接隐藏于箱体内，表面只有输入输出端口，无法直接观察到实际电路本身，在对数字逻辑关系进行实验时无法起到对实际电路的演示效果；（3）实验箱包含较多芯片和电路结构，演示某一数电逻辑关系时，学生的思维容易受到其他电路结构的干扰，即不太适合学生首次学习某一数电逻辑关系；（4）需要使用导线进行连接，操作耗时；且由于连线较多，容易连错；连接完成后线路复杂，也无法直观的看到信号的流向；不便于学生学习。
3.如果针对不同的数字逻辑关系分别开发实验装置，则成本较高，且无法互联以构造由多种数字逻辑关系构成的新的、综合性的电路，而积木式的数电实验装置能够有效的解决以上问题。然而，现有的积木式实验装置，如专利号cn208044939u，在对各积木块供电的同时，能够针对1路模拟信号进行处理，适用于模拟电子技术课程的教学；如专利号cn109192019a，将不同器件封装成了统一形式的积木块，以便于连接，积木块上的电路结构简单，适合于电路课程的教学；如专利号cn103495284a，侧重于积木块的连接结构设计，但并未给出电路连接关系。而数字逻辑关系通常具有较多信号引脚，不同信号引脚又具有不同的逻辑功能，电路连接关系复杂多变，无法简单的进行直接连接，因此大多数综合数电实验箱仍然采用导线进行连接。


技术实现要素：

4.为了解决现有技术存在的问题，本发明提供一种积木式数电实验装置。
5.本发明采取的技术方案是：一种积木式数电实验装置，其特征在于，所述装置包括至少一个输入板、至少一个输出板和至少一个核心板；所述输入板为pcb电路板，上部边缘设有第一输入连接器，下部边缘设有第二输入连接器，中部设有提供逻辑电平信号的输入电路模块；所述输出板为pcb电路板，上部边缘设有第一输出连接器，下部边缘设有第二输出连接器，中部设有显示逻辑电平信号的输出电路模块；所述核心板为pcb电路板，上部边缘设有第一核心连接器，下部边缘设有第二核心连接器，右部边缘设有第三核心连接器，左部边缘设有第四核心连接器，中部设有实现数字逻辑关系的核心电路模块。
6.所述第一输入连接器和第二核心连接器设有相同数量的多个引脚，包括用于传输电源正极、电源地的两个电源引脚，以及用于传输逻辑电平的多个信号引脚；在拼接时，所述第一输入连接器、第一输出连接器、第一核心连接器、第三核心连接器中的任意一个连接
器与第二输入连接器、第二输出连接器、第二核心连接器、第四核心连接器中的任意一个连接器对插连接，并将每个对应的引脚分别导通；第一输入连接器、第一输出连接器、第一核心连接器、第三核心连接器结构相同；第二输入连接器、第二输出连接器、第二核心连接器、第四核心连接器结构相同。
7.所述输入板中，第一输入连接器的每个引脚与第二输入连接器中对应位置的引脚分别电性连接；所述输出板中，第一输出连接器的每个引脚与第二输出连接器中对应位置的引脚分别电性连接。
8.所述输入电路模块由第一输入连接器或第二输入连接器的电源正极引脚、电源地引脚供电；所述输入板的多路逻辑电平信号中的每一路信号分别连接至第一输入连接器的每个信号引脚，还分别连接至第二输入连接器的每个信号引脚；所述输出电路模块由第一输出连接器或第二输出连接器的电源正极引脚、电源地引脚供电；所述输出板的多路逻辑电平信号中的每一路信号分别连接至第一输出连接器的每个信号引脚，还分别连接至第二输出连接器的每个信号引脚；所述核心电路模块，由第一核心连接器、第二核心连接器、第三核心连接器、第四核心连接器中的任意一个连接器的电源正极引脚、电源地引脚供电。
9.所述核心电路模块的输入、输出逻辑电平信号中，用于数字逻辑关系中数据输入的数据输入类逻辑电平信号连接至所述第二核心连接器，用于数字逻辑关系控制的控制输入类逻辑电平信号连接至所述第四核心连接器，表示数字逻辑关系中数据输出的数据输出类逻辑电平信号连接至所述第一核心连接器，表示数字逻辑关系状态的状态输出类逻辑电平信号连接至所述第三核心连接器；所述核心电路模块至少包含1路数据输入类逻辑电平信号或1路控制输入类逻辑电平信号，同时还至少包含1路数据输出类逻辑电平信号或1路状态输出类逻辑电平信号；所述数据输入类逻辑电平信号与所述第二核心连接器进行电气连接器时，数据输入类逻辑电平信号中的低位信号与所述第二核心连接器的低位信号引脚对齐，所述数据输出类逻辑电平信号与所述第一核心连接器进行电气连接器时，数据输出类逻辑电平信号中的低位信号与所述第一核心连接器的低位信号引脚对齐。
10.所述积木式数电实验装置还包括电源板，所述电源板为pcb电路板，上部边缘设有第一电源连接器，下部边缘设有第二电源连接器，右部边缘设有第三电源连接器，左部边缘设有第四电源连接器，中部设有电源指示的电源电路模块。
11.所述第一电源连接器包含电源正极引脚、电源地引脚，在拼接时与所述第二核心连接器、第二输入连接器、第二输出连接器、第四核心连接器中的任意一个连接器的电源正极引脚、电源地引脚对插互连；所述第二电源连接器包含电源正极引脚、电源地引脚，在拼接时与所述第一输入连接器、第一输出连接器、第一核心连接器、第三核心连接器中的任意一个连接器的电源正极引脚、电源地引脚对插互连；所述第三电源连接器、第四电源连接器至少包含电源正极引脚、电源地引脚，在拼接时与外部供电电源连接器对插互连；所述电源电路模块的电源正极和电源地分别连接至第一、第二、第三、第四电源连接器的电源正极引脚和电源地引脚。
12.所述积木式数电实验装置还包括扩展输入板，所述扩展板输入为pcb板，上部边缘设有所述第一扩展输入连接器，下部边缘设有第二扩展输入连接器，中部设有提供多路逻辑电平信号的扩展输入电路模块；所述第二扩展输入连接器包含至少1个电源正极引脚、至少1个电源地引脚、至少1个逻辑电平信号引脚；所述第二扩展输入连接器的至少1个电源正
极引脚、至少1个电源地引脚与所述第一扩展输入连接器的电源正极引脚、电源地引脚分别相连；所述第二扩展输入连接器的至少1个逻辑电平信号引脚与所述第一扩展输入连接器的用于传递逻辑电平信号的至少1个引脚相连。
13.所述积木式数电实验装置还包括时钟板，所述时钟板上部边缘设有第一时钟连接器，中部设有提供时钟信号的时钟电路模块；所述第一时钟连接器包含1个电源正极引脚、1个电源地引脚、1个逻辑电平信号引脚；所述时钟电路模块通过第一时钟连接器的电源正极引脚、电源地引脚供电，并通过逻辑电平信号引脚对外输出时钟信号；所述第一时钟连接器在拼接时与所述扩展输入板的第二扩展输入接器的部分或全部引脚对插互连。
14.所述第一输入连接器和第二核心连接器中用于传输逻辑电平的信号引脚的数量为八个。
15.所述输入板的输入电路模块由多个开关组成，开关数量为第一输入连接器的信号引脚数量；所述开关具有三个触点，每个开关的上触点分别与第一输入连接器的电源正极引脚和第二输入连接器的电源正极引脚相连，每个开关的下触点分别与第一输入连接器的电源地引脚和第二输入连接器的电源地引脚相连；每个开关的中触点分别与第一输入连接器对应的信号引脚和第二输入连接器对应的信号引脚相连。
16.所述输出板的输出电路模块由多个led及限流电阻组成，led及限流电阻数量均为第一输出连接器的信号引脚数量；每个led的负极分别与第一输出连接器的电源地引脚和第二输出连接器的电源地引脚相连，每个led的正极串接限流电阻后，每个限流电阻的另一端分别与第一输出连接器的对应信号引脚和第二输出连接器的对应信号引脚连接；第一输出连接器的电源正极引脚与第二输出连接器的电源正极引脚相连。
17.可选的，所述多个led及限流电阻的数量均为八个，并排列为数码管的形状。
18.所述输出板的输出电路模块由一个八段数码管及限流电阻组成；所述八段数码管的阴极分别与第一输出连接器的电源地引脚和第二输出连接器的电源地引脚相连，八段数码管的八个信号引脚分别串接限流电阻，每个限流电阻的另一端分别与第一输出连接器和第二输出连接器的对应信号引脚相连；第一输出连接器的电源正极引脚与第二输出连接器的电源正极引脚相连。
19.本发明的有益效果为：（1）体积小，便于携带；（2）直接由原始电路板、芯片构成，可直接观察到pcb电路板、电路连接关系、芯片封装外形、引脚等，在演示数字逻辑关系的同时，还能对pcb电路板构成、芯片的封装等内容进行教学演示；（3）具有积木式结构，演示某一数电逻辑关系时，可只用需要的模块进行演示，而无其他模块干扰，教学演示效果良好，尤其适合学生首次学习某一数电逻辑关系；（4）无需使用导线连接，操作简便；连接完成后可直观的查看信号流向，便于学生学习；（5）采用积木式结构，扩展性强，可方便的进行新的积木模块的开发；（6）还能够与其他电路实验装置进行连接，便于数电、模电的联合教学演示；（7）能够兼容绝大部分数电教学中常见的数字逻辑芯片，兼容性好；（8）核心板特殊的信号分类及引脚排布方式，使得多个核心板能够拼接成新的、有实际意义的数字逻辑电路，便于综合性的教学。
附图说明
20.图1为本发明提供的一种积木式数电实验装置示意图；
图2为本发明提供的第一种输入板的电气连接示意图；图3为本发明提供的第一种输出板的电气连接示意图；图4为本发明提供的第一种输入板、第一种输出板、第一种核心板及其拼接示意图；图5为本发明提供的第二种输出板示意图；图6为本发明提供的第三种输出板示意图；图7为本发明提供的第二种核心板示意图；图8为本发明提供的第四种核心板示意图；图9为本发明提供的第四种输入板、第三种核心板、电源板及其拼接示意图；图10为本发明提供的扩展输入板、时钟板及其拼接示意图；图11为本发明提供的积木式数电实验装置的一种拼接示意图；图12为本发明提供的积木式数电实验装置的另一种拼接示意图。
具体实施方式
21.以下结合附图和实施例对本发明作进一步说明：积木式数电实验装置包括至少一个输入板1、至少一个输出板2和至少一个核心板3。
22.参照图1，输入板1为pcb电路板，上部边缘设有第一输入连接器11，下部边缘设有第二输入连接器12，中部设有输入电路模块15，输入电路模块15具有提供逻辑电平信号的功能；输出板2为pcb电路板，上部边缘设有第一输出连接器21，下部边缘设有第二输出连接器22，中部设有输出电路模块25，输出电路模块25具有显示逻辑电平信号的功能；核心板3为pcb电路板，上部边缘设有第一核心连接器31，下部边缘设有第二核心连接器32，右部边缘设有第三核心连接器33，左部边缘设有第四核心连接器34，中部设有核心电路模块35，核心电路模块35具有实现数字逻辑关系的功能。
23.显而易见的，输入电路模块15可采用开关、按钮或其他具有相同功能的电路实现，还可以包括必要的电阻、电容等器件。输出电路模块25可采用发光二极管、数码管或其他具有相同功能的电路实现，还可以包括必要的电阻、电容等器件。核心电路模块35可采用一个或多个74系列逻辑芯片、4000系列逻辑芯片、分立器件等任意电路实现，还可以包括必要的电阻、电容等器件。
24.显而易见的，逻辑电平信号包括高电平和低电平；还可以包括高阻态。
25.显而易见的，核心板3实现的数字逻辑关系功能，为“与”、“或”、“非”三种基本逻辑关系或由三种基本逻辑关系组成的复合逻辑关系；如异或、编码、译码、数据选择、数据比较、数值计算、触发器、计数器、移位寄存器或其他自定义数字逻辑关系等。
26.输入板1、输出板2、核心板3的四角可设为弧形，以防止划伤；还可以在电路板四角开孔，以供使用铜柱对电路板进行支撑。
27.第一输入连接器11和第二核心连接器32具有相同数量的多个引脚，用于传递电源信号和逻辑电平信号，第一输入连接器11和第二核心连接器32能够对插互连并将对应的引脚分别导通，以传递电源信号和逻辑电平信号。第一输入连接器11、第一输出连接器21、第一核心连接器31、第三核心连接器33结构相同；第二输入连接器12、第二输出连接器22、第
二核心连接器32、第四核心连接器34结构相同。
28.输入板1的输入电路模块15能够同时通过第一输入连接器11和第二输入连接器12对外提供逻辑电平信号；输出板2的输出电路模块25能够接收来自第一输出连接器21或第二输出连接器22的逻辑电平信号进行显示；核心板3的核心电路模块35能够接收来自第二核心连接器32和/或第四核心连接器34的逻辑电平信号，进行数字逻辑关系处理后，通过第一核心连接器31和/或第三核心连接器33输出逻辑电平信号。
29.因为输入板1能够与核心板3拼接（通过第一输入连接器11与第二核心连接器32对插，或通过第一输入连接器11与第四核心连接器34对插实现）；因为输出板2能够与核心板3拼接（通过第二输出连接器22与第一核心连接器31对插，或通过第二输出连接器22与第三核心连接器33对插实现），从而，输入板1提供的逻辑电平信号能够传递到核心板3，核心板3经过数字逻辑关系转换后，通过输出板2显示逻辑电平信号。因为输入板1还能够与输出板2拼接（通过第一输入连接器11与第二输出连接器22对插，或通过第二输入连接器12与第一输出连接器21对插实现），从而输入板1提供的逻辑电平信号还能够通过输出板2进行显示。
30.将输入板1的第一输入连接器11的各个引脚和第二输入连接器12对应位置的引脚分别相连，从而输入板1还能够传递电源信号和逻辑电平信号；将输出板2的第一输出连接器21的各个引脚和第二输出连接器22对应位置的引脚分别相连，从而输出板2还能够传递电源信号和逻辑电平信号；进而能够实现积木间的逐级拼接。
31.显而易见的，第一输入连接器11、第一输出连接器21、第一核心连接器31、第三核心连接器33、第二输入连接器12、第二输出连接器22、第二核心连接器32、第四核心连接器34均可采用排针排座、磁性对接连接器、板对板连接器等能够对插连接的任意连接器实现。
32.下面结合实施例进行具体说明：实施例一本实施例给出了第一种输入板1001、第一种输出板2001、第一种核心板3001的具体实现方式及拼接方式。参照图4，第一种输入板1001的第一输入连接器11具有10个引脚；从左至右分别为电源正极引脚1121、电源地引脚1122，用于传输逻辑电平信号的第7信号引脚1117、第6信号引脚1116、第5信号引脚1115、第4信号引脚1114、第3信号引脚1113、第2信号引脚1112、第1信号引脚1111、第0信号引脚1110；电源地引脚1122与第7信号引脚1117间隔两个引脚的位置，以便区分电源信号和逻辑电平信号。第一种核心板3001的第二核心连接器32具有10个引脚；从左至右分别为电源正极引脚3221、电源地引脚3222，用于传输逻辑电平信号的第7信号引脚3217、第6信号引脚3216、第5信号引脚3215、第4信号引脚3214、第3信号引脚3213、第2信号引脚3212、第1信号引脚3211、第0信号引脚3210；电源地引脚3222与第7信号引脚3217间隔两个引脚的位置，以便区分电源信号和逻辑电平信号。第一输入连接器11与第二核心连接器32能够对插互连并将对应位置的每个引脚分别导通。
33.在本实施例中，第一输入连接器11、第一输出连接器21、第一核心连接器31、第三核心连接器33采用90度弯排针实现；第二输入连接器12、第二输出连接器22、第二核心连接器32、第四核心连接器34采用90度弯排座实现。
34.参照图2，第一种输入板1001中，第一输入连接器11的10个引脚与第二输入连接器12中对应位置的10个引脚分别电性连接；参照图3，第一种输出板2001中，第一输出连接器21的10个引脚与第二输出连接器22中对应位置的10个引脚分别电性连接。
35.参照图2、图4，第一种输入板1001的中部通过由八个开关（分别为第7开关157、第6开关156、第5开关155、第4开关154、第3开关153、第2开关152、第1开关151、第0开关150）构成的第一输入电路模块1501实现提供八路逻辑电平信号的功能。每个开关具有相似的电气连接结构，以标记为157的第7开关为例进行说明：第7开关157具有两个档位、三个触点；其中，上触点同时与第一输入连接器11的电源正极引脚1121和第二输入连接器12的电源正极引脚1221相连，下触点同时与第一输入连接器11的电源地引脚1122和第二输入连接器12的电源地引脚1222相连，中触点同时与第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217相连；当第7开关157拨到上档位时将上触点与中触点导通，第一种输入板1001通过第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217对外输出高电平，即电源正极信号；拨到下档位时将下触点与中触点导通，第一种输入板1001通过第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217对外输出低电平，即电源地信号。由于第一输入连接器11和第二输入连接器12的电源正极引脚和电源地引脚也分别相连，使得第一种输入板1001还能够传递电源信号。
36.参照图4，在第一种输入板1001的pcb电路板上，通过丝印层对第一种输入板1001各功能模块进行标注，对第一输入连接器11和第二输入连接器12的各引脚自左至右分别标注为vcc、gnd、s7至s0；对八个开关（标记为157、156、155、154、153、152、151、150）自左至右分别标注为s7至s0，以便于使用者将各开关与连接器各引脚相对应，并在开关旁边标注h、l，以区分开关的不同状态所代表的逻辑电平状态。
37.参照图3、图4，第一种输出板2001中部通过由八个led模块（分别为第七led模块257、第六led模块256、第五led模块255、第四led模块254、第三led模块253、第二led模块252、第一led模块251、第零led模块250）构成的第一输出电路模块2501实现显示八路逻辑电平信号的功能。每个led模块具有相似的电气连接结构，以第七led模块257为例进行说明：第七led模块257包括发光led及限流电阻，发光led的负极同时与第一输出连接器21的电源地引脚2122和第二输出连接器22的电源地引脚2222相连；发光led的正极串接限流电阻，限流电阻的另一端同时与第一输出连接器21的第7信号引脚2117和第二输出连接器22的第7信号引脚2217相连；第一输出连接器21的电源正极引脚2121与第二输出连接器22的电源正极引脚2221相连；当第一输出连接器21的第7信号引脚2117或第二输出连接器22的第7信号引脚2217接收到高电平信号时，发光led导通并发光，代表高电平；当第一输出连接器21的第7信号引脚2117或第二输出连接器22的第7信号引脚2217接收到低电平信号时，发光led不导通并熄灭，代表低电平；由于第一输出连接器21的第7信号引脚2117与第二输出连接器22的第7信号引脚2217连通，使得第一种输出板2001还能够传递逻辑电平信号。由于第一输出连接器21和第二输出连接器22的电源正极引脚和电源地引脚也分别相连，使得第一种输出板2001还能够传递电源信号。
38.显而易见的，八个led模块还可以采用共阳极的电气连接方式进行连接。
39.参照图4，在第一种输出板2001的pcb电路板上，通过丝印层对第一种输出板2001各功能模块进行标注，对第一输出连接器21和第二输出连接器22的各引脚自左至右分别标注为vcc、gnd、l7至l0；对八个led分别标注为l7至l0；以便于使用者将各led与连接器各引脚相对应。
40.参照图4，第一种核心板3001的第一核心电路模块3501，能够实现特定数字逻辑关
系功能，即接收输入逻辑电平信号，按照特定的数字逻辑关系，变换为输出逻辑电平信号。将第一核心电路模块3501的输入、输出逻辑电平信号划分为数据输入类、控制输入类、数据输出类和状态输出类共计四种类型的信号。
41.第一种核心板3001的第二核心连接器32用于传递数据输入类逻辑电平信号，第四核心连接器34用于传递控制输入类逻辑电平信号，第一核心连接器31用于传递数据输出类逻辑电平信号，第三核心连接器33用于传递状态输出类逻辑电平信号。第一核心电路模块3501至少包含1路数据输入类逻辑电平信号或1路控制输入类逻辑电平信号，同时还至少包含1路数据输出类逻辑电平信号或1路状态输出类逻辑电平信号。
42.在本实施例中，第一核心电路模块3501具有实现优先编码器的数字逻辑关系功能。参照图4，第一核心电路模块3501由一个逻辑芯片35010构成，逻辑芯片35010的型号为cd4532。逻辑芯片35010具有16个引脚，其引脚编号与信号功能分别为：引脚p1、p2、p3、p4为编码输入信号（第4至第7），引脚p5为使能信号，引脚p6、p7为编码输出信号2和1，引脚p8为电源地，引脚p9为编码输出信号0，引脚p10、p11、p12、p13为编码输入信号（第0至第3），引脚p14、p15为状态指示信号，引脚p16为电源正极。
43.逻辑芯片35010的电源引脚的电气连接关系如下：参照图4（未给出引脚连线），逻辑芯片35010的电源正极引脚p16分别同时连接至第一核心连接器31的电源正极引脚3121、第二核心连接器32的电源正极引脚3221、第三核心连接器33的电源正极引脚3321、第四核心连接器34的电源正极引脚3421；逻辑芯片35010的电源地引脚p8分别同时连接至第一核心连接器31的电源地引脚3122、第二核心连接器32的电源地引脚3222、第三核心连接器33的电源地引脚3322、第四核心连接器34的电源地引脚3422；因此，逻辑芯片35010可通过第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34中的任意一个连接器的电源正极引脚、电源地引脚供电，且电源信号能够通过四个连接器进行传输。
44.将逻辑芯片35010的输入输出逻辑电平信号划分为：（1）数据输入类：八路编码输入信号（第0至第7），对应引脚p10、p11、p12、p13、p1、p2、p3、p4，并命名为（i0至i7）；（2）控制输入类：一路使能信号，对应引脚p5，并命名为ei；（3）数据输出类：三路编码输出信号（第0至第2），对应引脚p9、p7、p6，并命名为（y0至y2）；（4）状态输出类：两路状态指示信号，对应引脚p14、p15，并命名为gs、eo。
45.逻辑芯片35010的输入输出逻辑电平信号引脚的电气连接关系如下：参照图4（未给出引脚连线），（1）数据输入类信号（i0至i7）所在引脚分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213、第4信号引脚3214、第5信号引脚3215、第6信号引脚3216、第7信号引脚3217；（2）控制输入类信号ei所在引脚连接至第四核心连接器34的第0信号引脚3410；（3）数据输出类信号（y0至y2）所在引脚分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112；（4）控制输出类信号gs、eo所在引脚分别连接第三核心连接器33的第0信号引脚3310、第1信号引脚3311。
46.参照图4，在第一种核心板3001的pcb电路板上，通过丝印层对第一种核心板3001的各功能模块进行标注，对第一种核心板3001的第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34的电源正极引脚、电源地引脚分别标注为vcc、gnd；对第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34的用于传输
逻辑电平信号的引脚标注为其所连接的逻辑芯片35010对应引脚的信号功能名称，对连接器中未使用的引脚则不标注。将逻辑芯片35010各引脚对应的信号功能名称标注于逻辑芯片35010的引脚旁边。在逻辑芯片35010的下侧标注所实现的逻辑功能“优先编码器”，上侧标注逻辑芯片35010的型号，其中保留代表逻辑功能的数字，代表电气特性或生产厂家等信息的“cd”用“x”替代，即标注“x4532”。显而易见的，也可采用其他具有相同逻辑功能的芯片实现本实施例所述第一种核心板3001的逻辑功能，如mc14532b等。
47.本实施例还给出了采用一个第一种核心板3001、两个第一种输入板1001、两个第一种输出板2001进行拼接，对优先编码器数字逻辑关系进行演示的拼接实例。参照图4，第一种核心板3001的左侧和下侧拼接有两个第一种输入板1001，第一种核心板3001的上侧和右侧拼接有两个第一种输出板2001。通过拨动左侧第一种输入板1001的标注为s0的开关150，即可控制优先编码器的使能；通过拨动下侧第一种输入板1001中标注为s0至s7的八个开关（标记为150、151、152、153、154、155、156、157），即可控制八位编码输入信号（i0至i7）；通过上侧第一种输出板2001中标注为l0至l7的八个led模块（标记为250、251、252、253、254、255、256、257），即可观察到优先编码器的二进制编码结果；通过右侧第一种输出板2001中标注为l0的led模块250，即可观察到优先编码器的编码输入中是否有有效电平，通过右侧第一种输出板2001中标注为l1的led模块251，即可观察到优先编码器的使能输出状态。
48.将本实施例中的第一种核心板3001、第一种输入板1001、第一种输出板2001换为其他核心板、输入板、输出板，采用类似的拼接原理，即可实现不同的数字逻辑关系演示功能。
49.实施例二本实施例给出了第二种输入板1002（未给出图示）的实现方式。本实施例与第一种输入板1001结构类似，其区别在于：所采用的八个开关的类型不同。以第7开关157为例进行说明：第二种输入板1002的开关具有三个档位、三个触点，当第7开关拨到上档位时将上触点与中触点导通，第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217输出高电平，即电源正极信号；拨到下档位时将下触点与中触点导通，第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217输出低电平，即电源地信号；拨到中档位时中触点不与上触点导通，也不与下触点导通，第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217输出高阻态。由于第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217相连，当第7开关拨到中档位时，还能够将逻辑电平信号从第一输入连接器11的第7信号引脚1117传递到第二输入连接器12的第7信号引脚1217，或将逻辑电平信号从第二输入连接器12的第7信号引脚1217传递到第一输入连接器11的第7信号引脚1117。即第二种输入板1002能够提供高电平、低电平、高阻态三种状态；并能够传递电源信号和逻辑电平信号。
50.实施例三本实施例给出了第三种输入板（未给出图示）的实现方式。本实施例与第一种输入板1001结构类似，其区别在于：第三种输入板的输入电路模块采用八个按钮及电阻实现提供八路逻辑电平信号的功能。按钮按下时，第一输入连接器和第二输入连接器输出高电平，按钮不按时输出低电平。显而易见的，也可以实现按钮按下时输出低电平，按钮不按时输出
高电平。
51.实施例四本实施例给出了第二种输出板2002的实现方式。参照图5，本实施例与第一种输出板2001结构类似，其区别在于：八个led模块的位置排布不同、丝印层标注不同。在本实施例中，八个led模块的排布方式与八段数码管的排布方式相同，即第零led模块250、第一led模块251、第二led模块252、第三led模块253、第四led模块254、第五led模块255、第六led模块256排布为“8”字形，第七led模块257排布在“8”字形的右下角，代表“小数点”。通过丝印层绘制“8”字形状，并在第零led模块250、第一led模块251、第二led模块252、第三led模块253、第四led模块254、第五led模块255、第六led模块256、第七led模块257的旁边分别标注为a、b、c、d、e、f、g、dp；在第一输出连接器21和第二输出连接器22的第0信号引脚、第1信号引脚、第2信号引脚、第3信号引脚、第4信号引脚、第5信号引脚、第6信号引脚、第7信号引脚旁边分别标注为a、b、c、d、e、f、g、dp；以便于将各led与连接器各引脚相对应。
52.本实施例提供的第二种输出板2002能够演示八段数码管的工作原理。
53.实施例五本实施例给出了第三种输出板2003的实现方式。参照图6，本实施例与第一种输出板2001结构类似，其区别在于：第三种输出板2003中部的第三输出电路模块2503通过一个八段数码管及限流电阻实现显示八路逻辑电平的功能。八段数码管的阴极同时与第一输出连接器21的电源地引脚2122、第二输出连接器22的电源地引脚2222连接，八段数码管的a、b、c、d、e、f、g、dp信号引脚分别串接限流电阻，限流电阻的另一端与第一输出连接器21的第0信号引脚2110、第1信号引脚2111、第2信号引脚2112、第3信号引脚2113、第4信号引脚2114、第5信号引脚2115、第6信号引脚2116、第7信号引脚2117连接，还同时与第二输出连接器22的第0信号引脚2210、第1信号引脚2211、第2信号引脚2212、第3信号引脚2213、第4信号引脚2214、第5信号引脚2215、第6信号引脚2216、第7信号引脚2217连接。第一输出连接器21的电源正极引脚2121与第二输出连接器22的电源正极引脚2221相连。
54.本实施例提供的第三种输出板2003能够以数码管形式显示逻辑电平信号。
55.实施例六本实施例给出了一种实现“与”逻辑关系功能的核心板的实现方式。参照图7，本实施例与第一种核心板3001结构类似，其区别在于：所实现的数字逻辑关系功能及核心电路模块不同。在本实施例中，第二种核心板3002的第二核心电路模块3502由一片逻辑芯片35020构成，型号为74hc08，实现四路2输入与门的数字逻辑关系功能。逻辑芯片35020具有14个引脚，其引脚编号与信号功能分别为：引脚p1、p2、p3为第一路与门的数据输入信号a、b及数据输出信号y，引脚p4、p5、p6为第二路与门的数据输入信号a、b及数据输出信号y，引脚p7为电源地，引脚p8、p9、p10为第三路与门的数据输出信号y及数据输入信号a、b，引脚p11、p12、p13为第四路与门的数据输出信号y及数据输入信号a、b，引脚p14为电源正极。
56.逻辑芯片35020的电源引脚的电气连接关系如下：参照图7（未给出引脚连线），逻辑芯片35020的电源正极引脚p14、电源地引脚p7分别同时连接至第一、第二、第三、第四核心连接器的电源正极引脚和电源地引脚；因此，逻辑芯片35020可由第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34中的任意一个连接器的电源正极引脚、电源地引脚供电，且电源信号能够通过四个连接器进行传输。
57.逻辑芯片35020的输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：参照图7（未给出引脚连线），（1）数据输入类：第一、二、三、四路每个逻辑门的数据输入信号a、b，对应引脚p1、p2、p4、p5、p9、p10、p12、p13，命名为1a、1b、2a、2b、3a、3b、4a、4b；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213、第4信号引脚3214、第5信号引脚3215、第6信号引脚3216、第7信号引脚3217；（2）控制输入类：无；（3）数据输出类：第一、二、三、四路每个逻辑门的数据输出信号y，对应引脚p3、p6、p8、p11，命名为1y、2y、3y、4y；分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113；（4）状态输出类：无。
58.参照图7，在第二种核心板3002的pcb电路板上，通过丝印层对第二种核心板3002的各功能模块进行标注，标注方式与第一种核心板3001类似，在此不再赘述。在逻辑芯片35020下侧标注所实现的逻辑功能“四路2输入与门”，上侧标注逻辑芯片35020的型号，其中保留代表逻辑功能的数字，代表电气特性或生产厂家等信息的“hc”用“x”替代，即标注“74x08”。
59.显而易见的，也可采用其他具有相同逻辑功能的芯片实现本实施例第二种核心板3002的逻辑功能，如74ls08等。本实施例提供的第二种核心板3002，配合输入板、输出板，能够演示四路2输入与门的逻辑功能。
60.实施例七将数字逻辑关系的输入输出逻辑电平信号划分为数据输入类、控制输入类、数据输出类、状态输出类四种，并在核心板3周围设置四个核心连接器用于连接信号，使得核心板3之间能够互相拼接，以实现新的、有意义的复合逻辑关系。对于数字电子技术教学中大部分常用的数字逻辑关系，其输入逻辑电平信号数量通常在1-16路之间，输出逻辑电平信号数量通常在1-16路之间，采用本发明提供的信号划分方法，使得每种类别的逻辑电平信号数量不多于八路，因此将第一核心连接器31、第二核心连接器32、第三核心连接器33和第四连接器34中用于传输逻辑电平信号的引脚数目设置为八个，既能满足数字逻辑关系的输入输出的数目需求，又能够节约成本；数目过少则无法涵盖常用数字逻辑关系需求，数目过多则导致部分引脚空置，浪费资源。
61.控制输入类逻辑电平信号为控制类的输入信号：如使能、复位、置位、时钟、选通等。状态输出类逻辑电平信号为状态类的输出信号：如进位指示等。数据输入类逻辑电平信号和数据输出类逻辑电平信号为数据类的输入、输出信号：如译码输入、编码输入、数值输入、译码输出、编码输出、结果输出等。
62.将第一种核心板3001中的第一核心电路模块3501改为由其他逻辑芯片实现，并相应改变引脚的电气连接关系，即可实现其他数字逻辑关系。对于数字电子技术教学中常用的数字逻辑关系，采用的芯片型号及其电源引脚，以及其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：核心板3的核心电路模块35或构成核心电路模块35的逻辑芯片的电源引脚的电气连接关系均相同：参照图4，第一核心连接器31的电源正极引脚3121与第二核心连接器32的电源正极引脚3221、第三核心连接器33的电源正极引脚3321、第四核心连接器34的电源正极引脚3421分别相连，并同时与核心电路模块35或构成核心电路模块35的逻辑芯片的电源正极引脚相连；第一核心连接器31的电源地引脚3122与第二核心连接器32的电源地引脚
3222、第三核心连接器33的电源地引脚3322、第四核心连接器34的电源地引脚3422分别相连，并同时与核心电路模块35或构成核心电路模块35的逻辑芯片的电源地引脚相连；核心电路模块35或构成核心电路模块35的逻辑芯片能够通过第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34中的任意一个连接器供电；第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34还能够传递电源信号。
63.核心板3的核心电路模块35或构成核心电路模块35的逻辑芯片的输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：对于简单逻辑关系，数据输入类信号：各路逻辑门的输入信号；数据输出类信号：各路逻辑门的输出信号；控制输入类信号：无；状态输出类信号：无。
64.例1.1，四路2输入与门数字逻辑关系，芯片型号74hc08，其输入输出逻辑电平信号的种类划分及引脚电气连接关系，参考第二种核心板3002。
65.例1.2，六反相器数字逻辑关系，芯片型号74hc04，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：第一、二、三、四、五、六路每个逻辑门的数据输入信号a，对应引脚p1、p3、p5、p9、p11、p13，命名为1a、2a、3a、4a、5a、6a；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213、第4信号引脚3214、第5信号引脚3215；（2）控制输入类：无；（3）数据输出类：第一、二、三、四、五、六路每个逻辑门的数据输出信号y，对应引脚p2、p4、p6、p8、p10、p12，命名为1y、2y、3y、4y、5y、6y；分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113、第4信号引脚3114、第5信号引脚3115；（4）状态输出类：无。
66.对于编码逻辑关系，数据输入类信号：编码输入信号；数据输出类信号：编码输出信号；控制输入类信号：使能信号；状态输出类信号：状态指示信号。
67.例2.1，8线-3线优先编码器数字逻辑关系，芯片型号cd4532，其输入输出逻辑电平信号的种类划分及引脚电气连接关系，参考第一种核心板3001。
68.对于译码逻辑关系，数据输入类信号：译码入信号；数据输出类信号：译码输出信号；控制输入类信号：使能信号；状态输出类信号：无。
69.例3.1，3线-8线译码器数字逻辑关系，芯片型号74hc138，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：译码输入信号0、1、2，对应引脚p1、p2、p3，命名为a0、a1、a2；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212；（2）控制输入类：3路使能信号，对应引脚p4、p5、p6，命名为e1非、e2非、e3，分别连接至第四核心连接器34的第0信号引脚3410、第1信号引脚3411、第2信号引脚3412；（3）数据输出类：译码输出信号（第0至第7）对应引脚p15、p14、p13、p12、p11、p10、p9、p7，命名为y0非、y1非、y2非、y3非、y4非、y5非、y6非、y7非；分别连接第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113、第4信号引脚3114、第5信号引脚3115、第6信号引脚3116、第7信号引脚3117；（4）状态输出类：无。
70.例3.2，七段共阴极显示译码器数字逻辑关系，芯片型号cd4511，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：bcd码输入信号（第0至第3），对应引脚p7、p1、p2、p6，命名为d0、d1、d2、d3；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213；（2）控制输入类：锁存、
灭灯、灯测试信号，对应引脚p5、p4、p3，命名为le、bl非、lt非，连接至第四核心连接器34的第0信号引脚3410、第1信号引脚3411、第2信号引脚3412；（3）数据输出类：数码管驱动信号，对应引脚p13、p12、p11、p10、p9、p15、p14，命名为a、b、c、d、e、f、g；分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113、第4信号引脚3114、第5信号引脚3115、第6信号引脚3116；（4）状态输出类：无。
71.对于数据选择逻辑关系，数据输入类信号：数据输入信号；数据输出类信号：数据输出信号；控制输入类信号：地址选择信号、使能信号；状态输出类信号：无。
72.例4.1，8选1数据选择器数字逻辑关系，芯片型号74hc151，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：数据输入信号第0至第7对应引脚p4、p3、p2、p1、p15、p14、p13、p12，命名为d0、d1、d2、d3、d4、d5、d6、d7；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213、第4信号引脚3214、第5信号引脚3215、第6信号引脚3216、第7信号引脚3217；（2）控制输入类：三路地址选择信号、1路使能信号，对应引脚p11、p10、p9、p7，命名为s0、s1、s2、e非，分别连接至第四核心连接器34的第0信号引脚3410、第1信号引脚3411、第2信号引脚3412、第3信号引脚3413；（3）数据输出类：数据输出信号及其反相，对应引脚p5、p6，命名为y、y非；分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111；（4）状态输出类：无。
73.对于运算逻辑关系，数据输入类信号：数值输入信号；数据输出类信号：结果输出信号；控制输入类信号：输入状态信号；状态输出类信号：结果状态信号。
74.例5.1，四位数值加法器数字逻辑关系，芯片型号74hc283，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：四位数值a和四位数值b，对应引脚p5、p3、p14、p12、p6、p2、p15、p11，命名为a0、a1、a2、a3、b0、b1、b2、b3；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213、第4信号引脚3214、第5信号引脚3215、第6信号引脚3216、第7信号引脚3217；（2）控制输入类：低位向高位的进位信号，对应引脚p7，命名为“c-1”，连接至第四核心连接器34的第0信号引脚3410；（3）数据输出类：四路运算结果输出信号，对应引脚p4、p1、p13、p10，命名为s0、s1、s2、s3；分别连接至第一核心连接器的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113；（4）状态输出类：进位指示信号，对应引脚p9，命名为co；连接至第三核心连接器33的第0信号引脚3310。
75.对于触发器逻辑关系，数据输入类信号：数据输入信号；数据输出类信号：数据输出信号；控制输入类信号：复位、置位、时钟信号；状态输出类信号：无。
76.例6.1，双d触发器数字逻辑关系，芯片型号74hc74，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：第一、二路触发器的数据输入信号d，对应引脚p2、p12，命名为1d、2d；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211；（2）控制输入类：第一路触发器的置位信号、复位信号，第二路输出器的置位信号、复位信号；对应引脚p4、p1、p10、p13，命名为1s非、1r非、2s非、2r非，分别连接至第四核心连接器34的第0信号引脚3410、第1信号引脚3411、第2信号引脚3412、第3信号引脚3413；第一、二路触发器的时钟信号，对应引脚p3、p11，命名为1cp、2cp，分别连接至第四核心连接器34的第6信号引脚3416、第7信号引脚3417；（3）数据输出类：第一路触发器的输出信号及其反变量，第二路触发器的输出信号及其反变量；对应引脚p5、p6、p9、p8，命名为1q、1q非、
2q、2q非，连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113；（4）状态输出类：无。
77.对于移位寄存器逻辑关系，数据输入类信号：预置数输入信号；数据输出类信号：并行输出信号；控制输入类信号：移位控制信号、清零信号、移位输入信号；状态输出类信号：无。
78.例7.1，4位双向移位寄存器数字逻辑关系，芯片型号74hc194，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：四路并行预置数输入信号，对应引脚p3、p4、p5、p6，命名为d0、d1、d2、d3；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213；（2）控制输入类：两路移位控制信号、1路清零信号、1路右移输入信号、1路左移输入信号；对应引脚p9、p10、p1、p2、p7，命名为s0、s1、cr非、dsr、dsl，分别连接至第四核心连接器34的第0信号引脚3410、第1信号引脚3411、第2信号引脚3412、第3信号引脚3413、第4信号引脚3414；1路时钟信号，对应引脚p11，命名为cp，连接第四核心连接器34的第7信号引脚3417；（3）数据输出类：四路并行输出信号；对应引脚p15、p14、p13、p12，命名为q0、q1、q2、q3，分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113；（4）状态输出类：无。
79.对于计数器逻辑关系，数据输入类信号：预置数输入信号；数据输出类信号：计数结果输出信号；控制输入类信号：使能、复位、置位、置数、时钟信号；状态输出类信号：进位指示信号。
80.例8.1，4位二进制异步清零计数器数字逻辑关系，芯片型号74hc161，其输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：四路预置数输入信号，对应引脚p3、p4、p5、p6，命名为d0、d1、d2、d3；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213；（2）控制输入类：1路置数信号、1路清零信号、两路使能信号；对应引脚p9、p1、p7、p10，命名为pe非、cr非、cep、cet，分别连接至第四核心连接器34的第0信号引脚3410、第1信号引脚3411、第2信号引脚3412、第3信号引脚3413；1路时钟信号，对应引脚p2，命名为cp，连接至第四核心连接器34的第7信号引脚3417；（3）数据输出类：四路计数结果输出信号；对应引脚p14、p13、p12、p11，命名为q0、q1、q2、q3，分别连接至第一核心连接器31的第0信号引脚3110、第1信号引脚3111、第2信号引脚3112、第3信号引脚3113；（4）状态输出类：1路进位指示信号，对应引脚p15，命名为tc，连接至第三核心连接器33的第0信号引脚3310。
81.显而易见的，其丝印层对应标注内容也随之改变。对于功能命名中含有“非”的，在丝印层上标注时以上划线表达，如lt非，标注为。结合逻辑关系引脚功能，对逻辑芯片的引脚功能进行命名，并对各个核心连接器引脚、逻辑芯片引脚的功能命名进行标注，能够让使用者直观的理解对应引脚的信号功能及连接关系。
82.实施例八本实施例给出了一种实现d触发器功能的核心板3003、第四种输入板1004、电源板4的实现方式。参照图9右侧，为本实施例提供的第三种核心板3003，与第一种核心板3001结构类似，其区别在于：所实现的数字逻辑关系功能及核心电路模块不同。在本实施例中，第三种核心板3003的第三核心电路模块3503由一片逻辑芯片35030构成，型号为74hc74，实现
双d触发器的数字逻辑关系功能；逻辑芯片35030的输入输出逻辑电平信号的种类划分及引脚电气连接关系，参考实施例七中的例6.1。显而易见的，也可采用其他具有相同逻辑功能的芯片实现本实施例第三种核心板3003的逻辑功能，如74ls74等。本实施例提供的第三种核心板3003，配合输入板、输出板，能够演示d触发器的逻辑功能。
83.当数字逻辑关系实现时序逻辑功能，且其时钟信号包含n路（n小于等于8），则第n路、第n-1路、直至第1路时钟信号，分别连接至第四核心连接器34的第7信号引脚3417、第6信号引脚3416、直至第8-n信号引脚；如实施例七中的例6.1、例7.1、例8.1。对于数电教学中常用的时序逻辑电路，其所包含的时钟数量通常不超过4路。
84.参照图9左侧，为本实施例提供的第四种输入板1004，与第一种输入板1001结构类似，其区别在于：第四种输入板1004的第四输入电路模块1504采用两个按钮及电阻以及六个开关，实现提供八路逻辑电平信号的功能。第7按钮1571同时通过第一输入连接器11的第7信号引脚1117和第二输入连接器12的第7信号引脚1217对外输出逻辑电平信号；第6按钮1561同时通过第一输入连接器11的第6信号引脚1116和第二输入连接器12的第6信号引脚1216对外输出逻辑电平信号；六个开关（第5开关155、第4开关154、第3开关153、第2开关152、第1开关151、第0开关150）分别通过第一输入连接器11的第5信号引脚1115、第4信号引脚1114、第3信号引脚1113、第2信号引脚1112、第1信号引脚1111、第0信号引脚1110以及第二输入连接器12的第5信号引脚1215、第4信号引脚1214、第3信号引脚1213、第2信号引脚1212、第1信号引脚1211、第0信号引脚1210对外输出逻辑电平信号。
85.在第一输入连接器11的第7信号引脚1117、第6信号引脚1116，以及第二输入连接器12的第7信号引脚1217、第6信号引脚1216采用按钮对外输出逻辑电平信号，可通过一次按压操作来提供时钟边沿信号，以避免将开关拨入到另一档位再拨回原档位的多步操作。
86.参照图9左侧，在第四种输入板1004的pcb电路板上，通过丝印层对第四种输入板1004的各功能模块进行标注，其标注方式与第一种输入板1001类似，不同之处在于对第7按钮1571、第6按钮1561分别标注为sw7、sw6，以区分按钮和开关产生的电平、边沿状态。
87.由于输入板1、输出板2、核心板3的各个连接器均具有电源正极引脚和电源地引脚，且能够传递电源信号，因此可采用直流稳压电源、电池等，适配引脚后通过任意一对电源引脚直接供电。考虑到手机、手机充电适配器及充电线的普及，本发明还提供一种电源板4，可通过手机充电适配器及充电线为本发明所述的装置供电。
88.参照图9下侧，为本实施例提供的一种电源板4，上部边缘设有第一电源连接器41，下部边缘设有第二电源连接器42，右部边缘设有第三电源连接器43，左部边缘设有第四电源连接器44，中部设有电源电路模块45。第一电源连接器41和第二电源连接器42均包含两个引脚，分别为电源正极引脚4121、4221和电源地引脚4122、4222；第一电源连接器41的电源正极引脚4121和电源地引脚4122能够与第二输入连接器12、第二输出连接器22、第二核心连接器32、第四核心连接器34的电源正极引脚、电源地引脚对插互连，并将对应位置的引脚导通，以传递电源信号；第二电源连接器42的电源正极引脚4221和电源地引脚4222能够与第一输入连接器11、第一输出连接器21、第一核心连接器31、第三核心连接器33的电源正极引脚、电源地引脚对插互连，并将对应位置的引脚导通，以传递电源信号。
89.第三电源连接器43、第四电源连接器44可采用常见的与手机充电器适配的电源连接器实现。
90.电源电路模块45由led及限流电阻构成，用于电源指示，当有电源供应时，led点亮，无电源供应时，led熄灭。
91.第一电源连接器41的电源正极引脚4121同时与第二电源连接器42、第三电源连接器43、第四电源连接器44的电源正极引脚相连，还同时与电源电路模块45的电源正极引脚相连；第一电源连接器41的电源地引脚4122同时与第二电源连接器42、第三电源连接器43、第四电源连接器44的电源地引脚相连，还同时与电源电路模块45的电源地引脚相连。因此电源电路模块45可通过第一电源连接器41、第二电源连接器42、第三电源连接器43、第四电源连接器44中的任意一个电源连接器供电，同时，四个电源连接器还能够传递电源信号。
92.在本实施例中，第一电源连接器41采用90度弯排针实现，第二电源连接器42采用90度弯排座实现，第三电源连接器43采用microusb连接器实现，第四电源连接器44采用usb-typec连接器实现。显而易见的，第三电源连接器43、第四电源连接器44还可采用miniusb、5mm电源插座等常见的电源连接器实现。
93.参照图9，第四种输入板1004拼接于第三种核心板3003的左侧，可通过两个按钮提供时钟边沿信号，通过六个开关提供逻辑电平信号，电源板4拼接于第三种核心板3003的下侧，为拼接后的组合体供电。
94.实施例九本实施例给出了一种扩展输入板6及一种时钟板5的实现方式。参照图10上侧，为本实施例提供的一种扩展输入板6，所述扩展输入板6上部边缘设有第一扩展输入连接器61，下部边缘设有第二扩展输入连接器62，中部设有扩展输入电路模块65。第一扩展输入连接器61与第一输入连接器11结构相同。扩展输入电路模块65及其电气连接关系与第一种输入板1001的第一输入电路模块1501类似，但仅包含七个开关，即第0开关150、第1开关151、第2开关152、第3开关153、第4开关154、第5开关155、第6开关156；且通过第一扩展输入连接器61的第0信号引脚6110、第1信号引脚6111、第2信号引脚6112、第3信号引脚6113、第4信号引脚6114、第5信号引脚6115、第6信号引脚6116对外提供逻辑电平信号。
95.第二扩展输入连接器62由三个子连接器实现，每个子连接器均具有3个引脚，其中的两个引脚用于传输电源信号，另一个引脚用于传输逻辑电平信号，三个子连接器间隔排布。第一扩展输入连接器61的电源正极引脚6121分别与第二扩展输入连接器62的电源正极引脚6201、6205、6209相连；第一扩展输入连接器61的电源地引脚6122分别与第二扩展输入连接器62的电源地引脚6202、6204、6207相连；第一扩展输入连接器61的第7信号引脚6117分别与第二扩展输入连接器62的信号引脚6203、6206、6208相连。因此，扩展输入板6能够将第二扩展输入连接器62的接收的外部时钟信号，通过第一扩展输入连接器61传递至所拼接的核心板3或输出板2，同时还能输出七路逻辑电平信号以及传递电源信号。
96.显而易见的，第二扩展输入连接器62可采用排针排座、磁性对接连接器、板对板连接器等能够对插连接的任意连接器实现。在本实施例中，第二扩展输入连接器62采用3个90度弯排座实现。
97.参照图10下方，为本实施例提供的一种时钟板5，能够对外提供时钟信号。时钟板5的上部边缘设有第一时钟连接器51，中部设有时钟电路模块55。第一时钟连接器51用于传输电源信号和时钟信号，具有3个引脚，分别为电源正极引脚5121、电源地引脚5122、信号引脚5117。第一时钟连接器51能够与第二扩展输入连接器62的三个子连接器中的任意一个对
插互连，并将相应的引脚导通。显而易见的，第一时钟连接器51可采用排针排座、磁性对接连接器、板对板连接器等能够对插连接的任意连接器实现。在本实施例中，第一时钟连接器51采用90度弯排针实现。
98.时钟电路模块55通过第一时钟连接器51的电源正极引脚5121、电源地引脚5122供电，并通过信号引脚5117对外提供1路时钟信号。显而易见的，时钟电路模块55可采用ne555芯片、74hc00等芯片及必要的电阻、电容器件实现。在本实施例中，时钟电路模块55由ne555芯片以及必要的电阻电容器件实现。
99.参照图10，扩展输入板6的第二扩展输入连接器62的三个子连接器的引脚排布如下：自左至右，第一个子连接器的引脚排布为电源正极引脚6201、电源地引脚6202、信号引脚6203，第二个子连接器的引脚排布为电源地引脚6204、电源正极地引脚6205、信号引脚6206，第三个子连接器的引脚排布为电源地引脚6207、信号引脚6208、电源正极引脚6209。采用这种排布方式，能够涵盖电源正极引脚、电源地引脚、信号引脚的所有排布方式；例如，扩展输入板6能够通过第二扩展输入连接器62的第一个子连接器与时钟板5的第一时钟连接器51拼接。对于本发明之外的其他实验箱电路模块，如红外计数模拟电路模块，如果其输出引脚排布为电源正极引脚、信号引脚、电源地引脚，只需要将该红外计数模拟电路模块从正面翻转至背面，其引脚排布即为电源地引脚、信号引脚、电源正极引脚，即可通过第二扩展输入连接器62的第三个子连接器与扩展输入板6拼接，为扩展输入板6提供时钟信号。
100.实施例十本实施例给出了一种实现密码锁逻辑关系功能的核心板3004实现方式。参照图8，本实施例与第一种核心板3001结构类似，其区别在于：第四种核心板3004的第四核心电路模块3504由两片型号为74hc175和1片型号为74hc85的逻辑芯片构成，实现密码锁功能，芯片间的连接方式可按需设置。第四核心电路模块3504可由第一核心连接器31、第二核心连接器32、第三核心连接器33、第四核心连接器34中的任意一个核心连接器进行供电。
101.第四核心电路模块3504的输入输出逻辑电平信号的种类划分及引脚电气连接关系如下：（1）数据输入类：四路密码输入信号d0、d1、d2、d3，四路密码设置信号m0、m1、m2、m3；分别连接至第二核心连接器32的第0信号引脚3210、第1信号引脚3211、第2信号引脚3212、第3信号引脚3213、第4信号引脚3214、第5信号引脚3215、第6信号引脚3216、第7信号引脚3217；（2）控制输入类：1路密码设置的确认信号，1路密码输入的确认信号；分别连接至第四核心连接器34的第7信号引脚3417、第6信号引脚3416；（3）数据输出类：1路开锁指示；连接至第一核心连接器31的第0信号引脚3110；（4）状态输出类：无；可在第四种核心板3004下侧拼接第一种输入板1001，左侧拼接第四种输入板1004，上侧拼接第一种输出板2001。演示时，拨动拼接的第一种输入板1001中标注为s4、s5、s6、s7的开关（标记为154、155、156、157），设置好预设的密码，点击拼接的第四种输入板1004中标注为sw7的按钮（标记为1571），产生的时钟边沿信号使第四核心电路模块3504锁存设定好的密码，然后将拼接的第一种输入板1001中标注为s4、s5、s6、s7（标记为154、155、156、157）打乱位置；通过拼接的第一种输入板1001中标注为s0、s1、s2、s3的开关（标记为150、151、152、153）输入开锁密码，然后点击拼接的第四种输入板1004的标注为sw6的按钮（标记为1561），使第四核心电路模块3504锁存输入的密码并与预设密码比较，如果相同，则通过拼接的第一种输出板2001中标注为l0的第零led模块250的发光led点亮来指示开锁成
功。
102.实施例十一本实施例给出了采用多个输入板、核心板、输出板进行复合拼接，演示复杂数字逻辑关系的实例。参照图11，以第一种核心板3001为中心，下方拼接有第一种输入板1001，左方拼接有第一种输入板1001，右方依次拼接有第一种输出板2001、电源板4，上方依次拼接有第二种输入板1002、第五种核心板3005、第一种输出板2001、第二种输出板2002、第三种输出板2003；第五种核心板3005左侧拼接有第一种输入板1001。第五种核心板3005的核心电路模块采用1片型号为cd4511的逻辑芯片构成，其输入输出逻辑电平信号的种类划分及引脚电气连接关系，参考实施例七中的例3.2，实现七段共阴极显示译码的数字逻辑关系。
103.通过第一种核心板3001左方和下方所拼接的两个第一种输入板1001，可控制使能信号和编码输入信号，通过右方拼接的第一种输出板2001，可观察编码输出的状态指示eo、gs。由于第一种核心板3001的编码输出结果信号为y0、y1、y2，共有3位（参考实施例一），而第五种核心板3005的输入为4位bcd码（分别为d0、d1、d2、d3，参考实施例七中的例3.2），因此通过第二种输入板1002将编码输出结果传递至第五种核心板3005。将第二种输入板1002的第0开关、第1开关、第2开关拨动到中间档位，此时第二种输入板1002的第一输入连接器的第0信号引脚、第1信号引脚、第2信号引脚与第二输入连接器的第0信号引脚、第1信号引脚、第2信号引脚分别导通，且既不与电源正极信号连接，也不与电源地信号连接，因此能够将第一种核心板3001的编码输出结果信号y0、y1、y2传递至第五种核心板3005的4位bcd输入的低3位d0、d1、d2；将第二种输入板1002的第3开关拨动到下档位，此时，第二种输入板1002的第一输入连接器的第3信号引脚输出低电平，即第五种核心板3005的4位bcd输入的最高位d3为低电平。通过第五种核心板3005将编码输出结果进行显示译码后，可通过对比第一种输出板2001、第二种输出板2002、第三种输出板2003的显示，在演示编码数字逻辑关系的同时，还能对数码管的显示原理进行演示。由于第五种核心板3005为七段共阴极显示译码，而第一种输出板2001、第二种输出板2002、第三种输出板2003能够显示八路逻辑电平信号，因此能够覆盖七路逻辑电平信号的显示。
104.由于各核心板、输入板、输出板的所有连接器的电源正极引脚和电源地引脚均相连，可通过任意的一对电源正极引脚和电源地引脚对所有电路板供电，也可通过电源板4进行供电。
105.实施例十二本实施例给出了采用多个输入板、核心板、输出板进行复合拼接，演示复杂数字逻辑关系的另一实例。参照图12，时钟板5右侧依次拼接有扩展输入板6、第一种输出板2001、第六种核心板3006、第一种输出板2001、电源板4；第六种核心板3006下侧拼接有第一种输入板1001，上侧依次拼接有第一种输出板2001、第七种核心板3007、第一种输出板2001；第七种核心板3007的左侧拼接有第一种输入板1001，右侧拼接有第一种输出板2001。第六种核心板3006的核心电路模块采用一片型号为74hc161的逻辑芯片构成，其输入输出逻辑电平信号的种类划分及引脚电气连接关系，参考实施例七中的例8.1，实现计数器的数字逻辑关系；第七种核心板3007的核心电路模块采用一片型号为74hc138的逻辑芯片构成，其输入输出逻辑电平信号的种类划分及引脚电气连接关系，参考实施例七中的例3.1，实现译码的数字逻辑关系。
106.计数功能演示：时钟板5为第六种核心板3006提供1路时钟信号，扩展输入板6的开关150、开关151、开关152、开关153提供第六种核心板3004的其他四路控制输入信号（两路使能、1路清零、1路置位），并通过扩展输入板6右侧的第一种输出板2001将包括时钟信号在内的五路控制输入信号进行显示，第六种核心板3006下方的第一种输入板1001提供预置数输入；第六种核心板3006右方的第一种输出板2001通过第零led模块250提供进位指示。第六种核心板3006上方的第一种输出板2001的第零led模块250、第一led模块251、第二led模块252、第三led模块253提供计数结果输出，同时还将信号传递至第七种核心板3007。通过改变与第六种核心板3006直接或间接连接的扩展输入板6、第一种输入板1001的开关状态，即可实现计数演示功能。
107.流水灯功能演示：第七种核心板3007将计数结果进行译码，并通过第七种核心板3007上方的第一种输出板2001显示译码输出。当计数值为0时，第七种核心板3007的三路数据输入信号a2、a1、a0为000，译码输出信号为11111110，从而第七种核心板3007上方第一种输出板2001中第零led模块250的发光led熄灭，第一led模块251至第七led模块257的发光led点亮，当计数值为1时，译码输出信号为11111101，从而第一led模块251的发光led，其他led模块的发光led点亮，以此类推，每个时钟周期有1个发光led熄灭，并向左移动。由于第六种核心板3006输出为四路，即q3、q2、q1、q0（参考实施例七中的例8.1），而第七种核心板3007输入为三路，即a2、a1、a0，因此传递到第七种核心板3007的输入信号为q2、q1、q0，从而当计数到7时，即q3、q2、q1、q0输出为0111时，第七种核心板3007的输入信号a2、a1、a0为111，译码输出信号为01111111，即第七led模块257的发光led熄灭；下一时钟周期计数值为8，即q3、q2、q1、q0为1000，对于第七种核心板3007，输入信号a2、a1、a0为000，从而译码输出信号为11111110；继而往复循环。
108.在本实施例中，所有的输入板、输出板、核心板通过电源板，由手机充电适配器及充电线供电。
109.在对常用逻辑关系的输入输出逻辑电平信号按照数据输入类、控制输入类、数据输出类、状态输出类进行划分及电气连接时，其数据输出类信号和数据输入类信号，被连接至核心板的第一核心连接器和第二核心连接器，且电气连接时低位对齐：即数字逻辑关系的数据输入信号和数据输出信号的低位引脚连接至第一核心连接器、第二核心连接器的低位信号引脚，高位引脚连接至高位信号引脚；因此，当两个核心板进行拼接时，若第一个核心板的输出信号数量大于等于第二个核心板的输入信号数量时，可直接拼接，如实施例十二；否则，可在二者之间加入第二种输入板，通过第二种输入板为其余的输入信号提供逻辑电平，如实施例十一。
110.综上，输入板、输出板、核心板等拼接时，能够构成有意义的复合逻辑关系演示电路。