一种无过冲快速启动带隙基准电路、芯片及电子设备的制作方法

1.本发明涉及一种无过冲快速启动带隙基准电路，同时也涉及包括该无过冲快速启动带隙基准电路的集成电路芯片及相应的电子设备，属于模拟集成电路技术领域。


背景技术：

2.随着集成电路技术的不断发展，电子设备越来越追求低功耗以及低延时的性能。当电子设备处于空闲状态时，整个系统中各个电路模块均处于关断状态，能够有效地降低待机功耗；当使能信号来临时，整个系统中各个电路模块能够快速启动进入正常的工作状态。因此，电子设备对启动过程的要求越来越高。带隙基准电路作为整个模拟电路系统中最重要的一个组成部分，它的启动时间将在很大程度上影响整个系统的启动速度。
3.在授权公告号为cn111142602b的中国发明专利中，公开了一种带隙基准电压源快速启动电路。该电路包含pmos管pm1和pm2、nmos管nm1、耗尽型nmos管nm2和电流源；其中，nm1和nm2的栅极连接有ponrst信号；ponrst信号在高电平阶段时，nm1和nm2开启，电流源电流ibias通过pm1在与nm1的漏极对应的节点处产生偏置电压pbias_setup，使运算放大器的输出端所对应的pbias信号的电压与偏置电压pbias_setup相等。
4.在上述带隙基准电压源快速启动电路中，采用偏置电流源去启动电压基准源，可以消除电压过冲现象。该电路虽然取得了一定的效果，但电路实现需要理想的电流源；其次，该电路还需要外部的使能信号开启或关断，增加了电路实现的复杂程度；再次，该电路的启动快慢严重依赖于运算放大器的带宽，而运算放大器无疑需要消耗更多的功耗来实现高带宽。


技术实现要素：

5.本发明所要解决的首要技术问题在于提供一种无过冲快速启动带隙基准电路（简称带隙基准电路）。该带隙基准电路能够在所有pvt（工艺、电源电压、温度）条件下，实现快速无过冲的启动。
6.本发明所要解决的另一技术问题在于提供一种包括无过冲快速启动带隙基准电路的集成电路芯片及相应的电子设备。
7.为了实现上述目的，本发明采用下述的技术方案：根据本发明实施例的第一方面，提供一种无过冲快速启动带隙基准电路，包括偏置电流产生单元101和基准核心单元102，所述偏置电流产生单元101的输出端与所述基准核心单元102的输入端相连接；其中，所述偏置电流产生单元101产生与电源电压无关并且具有零温度系数的偏置电流，作为所述基准核心单元102的输入信号；所述基准核心单元102根据所述偏置电流产生预充电电流，并采用预充电方式实现无过冲的快速启动。
8.其中较优地，所述偏置电流产生单元101包括第一启动电路201和偏置电流产生电
路202；其中，所述第一启动电路201的输出端与所述偏置电流产生电路202的输入端相连接。
9.其中较优地，所述第一启动电路201包括启动电流产生支路301、比例镜像注入支路302和反馈电流关断控制支路303；其中，所述启动电流产生支路301产生启动电流，所述比例镜像注入支路302将所述启动电流比例镜像后注入到所述偏置电流产生电路202中，所述反馈电流关断控制支路303在所述偏置电流产生电路202完成启动后，利用反馈电流关断控制的作用将该比例镜像注入电流最终减小为零。
10.其中较优地，所述偏置电流产生电路202包括第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6，以及第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第十三pmos管mp13；其中，第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6组成共源共栅结构的nmos电流比例镜像对管，第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6组成共源共栅结构的pmos电流比例镜像对管，第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4组成共源共栅结构的pmos电流比例镜像对管。
11.其中较优地，所述偏置电流产生电路202还包括第一电阻r1、第二电阻r2和第三电阻r3；其中，第一电阻r1的一端连接第三pmos管mp3的源极，另一端连接电源端；第二电阻r2的一端连接第五nmos管mn5的漏极，另一端分别与第六pmos管mp6的漏极及第五pmos管mp5的栅极连接；第三电阻r3的一端分别连接第六nmos管mn6的漏极与第四nmos管mn4的栅极，另一端分别连接第六nmos管mn6的栅极及第四pmos管mp4的漏极。
12.其中较优地，所述第一电阻r1、所述第二电阻r2以及所述第三电阻r3分别具有不同的温度系数。
13.其中较优地，所述基准核心单元102包括第二启动电路401和基准核心电路402；其中，所述第二启动电路401的输出端与所述基准核心电路402的输入端相连接。
14.其中较优地，所述第二启动电路401包括偏置电流注入支路501、比例镜像注入支路502和反馈电流关断控制支路503；其中，所述偏置电流注入支路501接收所述偏置电流产生单元101输出的偏置电流；所述比例镜像注入支路502将所述偏置电流比例镜像后形成预充电电流并注入到所述基准核心电路402中；所述反馈电流关断控制支路503在基准核心电路402完成启动后，将预充电电流减小为零。
15.其中较优地，所述预充电电流分为三路；其中，第一路预充电电流为第三十三pmos管mp13的漏极输出电流，注入到基准核心电路402的输出端；第二路预充电电流为第三十四pmos管mp14的漏极输出电流，注入到基准核心电路402中的第一运算放大器的同相输入端；第三路预充电电流为第三十五pmos管mp15的漏极输出电流，注入到基准核心电路402中的第一运算放大器的反相输入端。
16.其中较优地，所述反馈电流关断控制支路503由第二十二nmos管mn2和第三十一pmos管mp11、第三十二pmos管mp12组成；其中，第二十二nmos管mn2的漏极与第三十一pmos管mp11的漏极、第三十二pmos管mp12的栅极和漏极相连接，第三十一pmos管mp11的源极连接电源端，第三十一pmos管mp11的栅极与基准核心电路402中的第一运算放大器的输出端连接；当所述基准核心电路402启动完成时，第三十一pmos管mp11上的电流大于第二十
二nmos管mn2上的电流，第三十二pmos管mp12的栅极电压拉升至vdd，将所述预充电电流减小为零。
17.根据本发明实施例的第二方面，提供一种集成电路芯片，包括上述的无过冲快速启动带隙基准电路。
18.根据本发明实施例的第三方面，提供一种电子设备，包括上述的无过冲快速启动带隙基准电路。
19.与现有技术相比较，本发明所提供的无过冲快速启动带隙基准电路一方面通过采用自偏置的共源共栅电流镜结构和具有不同温度系数类型的电阻，实现了偏置电流与电源电压无关并且具有零温度系数的特性；另一方面，通过采用预充电的方式，加速运算放大器的环路偏置点电压和输出电压的建立过程，从而实现了带隙基准电路能够在所有pvt（工艺、电源电压、温度）下无过冲的快速启动, 使电子设备具有低功耗以及低延时的性能。
附图说明
20.图1为本发明所提供的无过冲快速启动带隙基准电路的电路原理框图；图2为本发明实施例中，偏置电流产生单元的电路原理图；图3为本发明实施例中，基准核心单元的电路原理图；图4为本发明实施例中，偏置电流随温度变化的曲线对比图；图5为本发明实施例中，在不同pvt下偏置电流随温度变化的曲线图；图6为本发明实施例中，无过冲启动电压波形与过冲启动电压波形对比图；图7为本发明实施例中，在不同pvt下带隙基准电路启动电压波形图；图8为采用本无过冲快速启动带隙基准电路的电子设备的示例图。
具体实施方式
21.下面结合附图和具体实施例对本发明的技术方案做进一步的详细说明。
22.如图1所示，本发明实施例提供的无过冲快速启动带隙基准电路100，包括偏置电流产生单元101和基准核心单元102。其中，偏置电流产生单元101的输出端与基准核心单元102的输入端相连接。偏置电流产生单元101产生与电源电压无关并且具有零温度系数的偏置电流i
bias
，作为基准核心单元102的输入信号。基准核心单元102根据输入的偏置电流i
bias
产生预充电电流以及运算放大器工作所需的电流，并采用预充电方式实现无过冲的快速启动。
23.下面，对偏置电流产生单元101和基准核心单元102的电路结构及其工作原理进行详细说明。
24.在本发明的一个实施例中,偏置电流产生单元101包括第一启动电路201和偏置电流产生电路202。其中，第一启动电路201的输出端与偏置电流产生电路202的输入端相连接。偏置电流产生电路202产生与电源电压无关并且具有零温度系数的偏置电流i
bias
，该偏置电流i
bias
为基准核心单元102的输入信号。
25.第一启动电路201包括启动电流产生支路301、比例镜像注入支路302和反馈电流关断控制支路303。启动电流产生支路301产生启动电流；比例镜像注入支路302将启动电流比例镜像后注入到偏置电流产生电路202中。反馈电流关断控制支路303在偏置电流产生电
路202完成启动后，利用反馈电流关断控制的作用将该比例镜像注入电流最终减小为零。
26.如图2所示，在本发明的一个实施例中,启动电流产生支路301由第十一pmos管mp11、第十二pmos管mp12，第一nmos管mn1以及第一开关管组成。其中，第一开关管接收使能信号的输入，第一开关管一端连接第十二pmos管mp12的漏极，第十二pmos管mp12的漏极与栅极短接，第十二pmos管mp12的源极连接第十一pmos管mp11的漏极，第十一pmos管mp11的漏极与栅极短接，第十一pmos管mp11的源极连接电源端vdd。第一开关管另一端连接第一nmos管mn1的漏极，第一nmos管mn1的漏极与栅极短接, 第一nmos管 mn1的源极连接公共接地端vss。
27.当电路未使能时，即en＝0v，第一开关管关断，第一开关管所在支路电流为零，不产生启动电流；当电路使能时，即en＝vdd，第一开关管导通，第一开关管所在支路产生启动电流，该启动电流输入至比例镜像注入支路302。
28.在本发明的一个实施例中,比例镜像注入支路302由第一nmos管mn1、第二nmos管mn2以及第八pmos管mp8、第九pmos管mp9、第十pmos管mp10组成。其中，第一nmos管mn1、第二nmos管mn2组成nmos电流比例镜像对管，第八pmos管mp8、第九pmos管mp9、第十pmos管mp10组成pmos电流比例镜像对管。具体地说，第二nmos管mn2的栅极连接第一nmos管mn1的栅极，第二nmos管mn2的源极连接公共接地端vss，第二nmos管mn2的漏极连接第八pmos管mp8的栅极，第八pmos管mp8的源极连接电源端vdd，第八pmos管mp8的漏极与栅极短接，第九pmos管mp9、第十pmos管mp10的源极分别连接电源端vdd，第九pmos管mp9、第十pmos管mp10的栅极均与第二nmos管mn2的漏极连接，第九pmos管mp9的漏极、第十pmos管mp10的漏极分别连接至偏置电流产生电路202。
29.当电路未使能时，第九pmos管mp9、第十pmos管mp10无电流注入到偏置电流产生电路202中；当电路使能时，nmos电流比例镜像对管(mn1、mn2)和pmos电流比例镜像对管(mp8、mp9、mp10)，将第一开关管所在支流的启动电流进行比例镜像后分两路注入到偏置电流产生电路202中，使第四nmos管mn4、第六nmos管mn6的栅极电压快速上升。
30.在本发明的一个实施例中,反馈电流关断控制支路303由第二nmos管mn2和第七pmos管mp7、第八pmos管mp8组成。其中，第七pmos管mp7的源极连接电源端vdd，第七pmos管mp7的漏极与第八pmos管mp8的漏极、栅极及第二nmos管mn2的漏极连接，第七pmos管mp7的栅极连接至偏置电流产生电路202。
31.根据kcl（基尔霍夫）定律，可知i
mn2
＝i
mp7
＋i
mp8
。当偏置电流产生电路202未启动完成时，第七pmos管mp7上的电流小于第二nmos管mn2上的电流，即i
mp7
《i
mn2
，此时i
mp8
被比例镜像后产生两路注入电流，注入到偏置电流产生电路202中。当偏置电流产生电路启动完成时，第七pmos管mp7上的电流大于第二nmos管mn2上的电流，即i
mp7
》i
mn2
,将第八pmos管mp8栅极电压拉升至电源端vdd，从而i
mp7
＝i
mn2
，此时i
mp8
＝0，即比例镜像注入电流减小为零。
32.在本发明的一个实施例中,偏置电流产生电路202由第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6，以及第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第十三pmos管mp13，以及第一电阻r1、第二电阻r2、第三电阻r3组成。其中，第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6组成共源共栅结构的nmos电流比例镜像对管，第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6组成共源共栅结构的pmos电流比例镜像对管，第一
pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4组成共源共栅结构的pmos电流比例镜像对管。具体地说，第三nmos管mn3的栅极和第四nmos管mn4的栅极相连接后共同连接比例镜像注入支路302的一路输出即第十pmos管mp10的漏极，第三nmos管mn3的源极和第四nmos管mn4的源极分别连接公共接地端vss，第三nmos管mn3的漏极与第五nmos管mn5的源极连接，第四nmos管mn4的漏极与第六nmos管mn6的源极连接，第五nmos管mn5的栅极和第六nmos管mn6的栅极相连接后共同连接比例镜像注入支路302的另一路输出即第九pmos管mp9的漏极，第六nmos管mn6的漏极与第四nmos管mn4的栅极及第三电阻r3连接，第三电阻r3的另一端连接第六nmos管mn6的栅极及第四pmos管mp4的漏极，第四pmos管mp4的栅极与第六pmos管mp6的栅极及第二pmos管mp2的栅极连接，第四pmos管mp4的源极与第三pmos管mp3的漏极连接，第三pmos管mp3的栅极与第五pmos管mp5的栅极及第一pmos管mp1的栅极连接, 第三pmos管mp3的源极与第一电阻r1连接，第一电阻r1的另一端连接电源端vdd；第五nmos管mn5的漏极与第二电阻r2及第四pmos管mp4的栅极连接，第二电阻r2的另一端分别与第六pmos管mp6的漏极及第五pmos管mp5的栅极连接，第六pmos管mp6的源极与第五pmos管mp5的漏极连接，第五pmos管mp5的源极连接电源端vdd；第五pmos管mp5的栅极一方面与反馈电流关断控制支路303中第七pmos管mp7的栅极连接，另一方面与第十三pmos管mp13的漏极连接，第十三pmos管mp13的源极连接电源端vdd，第十三pmos管mp13的栅极连接使能信号输入端en；第一pmos管mp1的源极连接电源端vdd，第一pmos管mp1的漏极连接第二pmos管mp2的源极，第二pmos管mp2的漏极连接基准核心单元102的输入端，即输入偏置电流i
bias
。
33.当电路未使能时，即en＝0v，第十三pmos管mp13导通，使得第三pmos管mp3、第五pmos管mp5的栅极拉升至高电位，因此第五pmos管mp5、第六pmos管mp6所在支路的电流均为零电流。此时，第四nmos管mn4、第六nmos管mn6的栅极处于低电位状态，整个电路均处在稳定的零电流状态中。当电路使能时，即en＝vdd，第十三pmos管mp13关断，此时比例镜像注入支路302将镜像注入电流注入到第四nmos管mn4、第六nmos管mn6所在支路，共源共栅结构的电流比例镜像对管第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6，将比例镜像复制注入电流而导致第五pmos管mp5、第六pmos管mp6、第二电阻r2、第五nmos管mn5、第三nmos管mn3支路上产生电流，第五pmos管mp5、第六pmos管mp6的栅极电压将会被下拉。同理，共源共栅结构的电流比例镜像对管第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6，再次比例镜像复制第五pmos管mp5、第六pmos管mp6所在支路的电流，第三pmos管mp3、第四pmos管mp4形成的电流与第十pmos管mp10和第九pmos管mp9注入的电流相叠加，并再次被第五nmos管mn5、第三nmos管mn3所在支路复制形成正反馈，使偏置电流快速建立。随着第五pmos管mp5、第六pmos管mp6、第二电阻r2、第五nmos管mn5、第三nmos管mn3所在支路电流的增大，电流比例镜像对管第七pmos管mp7将第五pmos管mp5、第六pmos管mp6所在支路的电流比例镜像后注入到第二nmos管mn2的漏端。当i
mp7
＞i
mn2
时，第八pmos管mp8的栅极电压被迅速拉升至vdd，则i
mp7
＝i
mn2
，根据i
mn2
＝i
mp8
＋i
mp7
得出i
mp8
＝0，因此第九pmos管mp9、第十pmos管mp10注入到第四nmos管mn4、第六nmos管mn6所在支路的注入电流减小为零，使偏置电流产生单元101进入正常工作状态。
34.同时，一方面共源共栅型的偏置电流结构保证了产生的偏置电流和电源电压无关；另一方面，第一电阻r1、第二电阻r2以及第三电阻r3分别采用了不同温度系数的电阻类型。例如，第一电阻r1可以选择正温度系数的电阻，第二电阻r2和第三电阻r3可以选择负温
度系数的电阻；或者，第一电阻r1可以选择负温度系数的电阻，第二电阻r2和第三电阻r3可以选择正温度系数的电阻，从而保证所产生的偏置电流能够具有零温度系数的特性。最后，共源共栅结构的电流镜像对管第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4，将偏置电流比例镜像形成输出的偏置电流i
bias
，提供给基准核心单元102。
35.如图3所示，在本发明的一个实施例中，基准核心单元102包括第二启动电路401和基准核心电路402。其中，第二启动电路401的输出端与基准核心电路402的输入端相连接。第二启动电路401接收偏置电流产生单元101输出的偏置电流i
bias
，将偏置电流i
bias
比例镜像后产生预充电电流并注入到基准核心电路402中，预充电电流最终因反馈电流关断控制的作用减小为零；基准核心电路402接收预充电电流后，产生无过冲快速启动的输出电压。
36.在本发明的一个实施例中,第二启动电路401包括偏置电流注入支路501、比例镜像注入支路502和反馈电流关断控制支路503；偏置电流注入支路501接收偏置电流产生单元101输出的偏置电流i
bias
；比例镜像注入支路502将i
bias
电流比例镜像后形成预充电电流并注入到基准核心电路402中；反馈电流关断控制支路503在基准核心电路402完成启动后，将预充电电流减小为零。
37.在本发明的一个实施例中，偏置电流注入支路501由第二十一nmos管mn1以及第二开关管（switch）组成。其中，第二开关管接收使能信号的输入，它的一端连接偏置电流产生单元101的输出端，另一端连接第二十一nmos管mn1的漏极。第二十一nmos管mn1的源极连接公共接地端vss，第二十一nmos管mn1的漏极与栅极短接，第二十一nmos管mn1的栅极与比例镜像注入支路502中第二十二nmos管mn2的栅极连接。
38.当电路未使能时，即en＝0v，第二开关管关断，第二开关管所在支路的电流为零，其他支路的电流均为零；当电路使能时，即en＝vdd，第二开关管导通，偏置电流产生电路单元101输出的i
bias
电流通过第二开关管注入到第二十一nmos管mn1中。
39.在本发明的一个实施例中,比例镜像注入支路502包括第二十一nmos管mn1、第二十二nmos管mn2以及第三十二pmos管mp12、第三十三pmos管mp13、第三十四pmos管mp14、第三十五pmos管mp15组成。其中，第二十一nmos管mn1、第二十二nmos管mn2组成nmos电流比例镜像对管；第三十二pmos管mp12、第三十三 pmos管mp13、第三十四pmos管mp14、第三十五pmos管mp15组成pmos电流比例镜像对管。具体地说，第二十一nmos管mn1的栅极连接第二十二nmos管mn2的栅极，第二十二nmos管mn2的源极连接公共接地端vss，第二十二nmos管mn2的漏极与第三十二pmos管mp12的漏极及栅极、第三十三pmos管mp13的栅极、第三十四pmos管mp14的栅极、第三十五pmos管mp15的栅极相连接，第三十二pmos管mp12的源极、第三十三pmos管mp13的源极、第三十四pmos管mp14的源极、第三十五pmos管mp15的源极均与电源端vdd相连接，第三十三pmos管mp13的漏极与基准核心电路402的输出端vref连接，第三十四pmos管mp14的漏极与基准核心电路402中的第一运算放大器opa的同相输入端va连接，第三十五pmos管mp15的漏极与基准核心电路402中的第一运算放大器opa的反相输入端vb连接。
40.当电路未使能时，即en＝0v，第二开关管关断，第二十一nmos管mn1、第二十二nmos管mn2所在支路的电流均为零，因此第三十三pmos管mp13、第三十四pmos管mp14和第三十五pmos管mp15无电流注入到第一运算放大器opa 的同相输入端va、反相输入端vb以及基准核心电路402的输出端vref中。当电路使能时，即en＝vdd，第二开关管导通,偏置电流产生电路单元101输出的i
bias
电流注入到第二十一nmos管mn1中, 电流比例镜像对管第二十一
nmos管mn1、第二十二nmos管mn2，以及电流比例镜像对管第三十二pmos管mp12、第三十三pmos管mp13、第三十四pmos管mp14、第三十五pmos管mp15，将i
bias
电流进行比例镜像复制后形成三路预充电电流。其中，第一路预充电电流即第三十三pmos管mp13的漏极输出电流，注入到基准核心电路402的输出端vref，使输出电压快速上升；第二路预充电电流即第三十四pmos管mp14的漏极输出电流，注入到基准核心电路402中的第一运算放大器opa的同相输入端va；第三路预充电电流即第三十五pmos管mp15的漏极输出电流，注入到基准核心电路402中的第一运算放大器opa的反相输入端vb，使第一运算放大器opa所控制的环路电压快速建立，从而快速启动带隙基准电路。
41.在本发明的一个实施例中,反馈电流关断控制支路503由第二十二nmos管mn2和第三十一pmos管mp11、第三十二pmos管mp12组成；第二十二nmos管mn2的漏极与第三十一pmos管mp11的漏极、第三十二pmos管mp12的栅极和漏极相连接，第三十一pmos管mp11的源极连接电源端vdd，第三十一pmos管mp11的栅极与基准核心电路402中的第一运算放大器opa的输出端v_bias连接。
42.根据kcl（基尔霍夫）定律，可知i
mn2
＝i
mp11
＋i
mp12
，当基准核心电路402未启动完成时，第三十一pmos管mp11上的电流小于第二十二nmos管mn2上的电流，即i
mp11
《i
mn2
。此时，i
mp12
被比例镜像形成预充电电流, 注入到基准核心电路402中。当基准核心电路402启动完成时，第三十一pmos管mp11上的电流大于第二十二nmos管mn2上的电流，即i
mp11
》i
mn2
，则第三十二pmos管mp12的栅极电压拉升至电源端vdd，从而i
mp11
＝i
mn2
，此时i
mp12
＝0，即预充电电流减小为零。
43.在本发明的一个实施例中,基准核心电路402由第二十一pmos管mp1、第二十二pmos管mp2、第二十三pmos管mp3、第二十四pmos管mp4、第二十五pmos管mp5、第二十六pmos管mp6、第二十七pmos管mp7、第二十八pmos管mp8、第二十九pmos管mp9、第三十pmos管mp10,以及第二十一电阻r1、第二十二电阻r2,以及第一三极管q1、第二三极管q2、第三三极管q3、第四三极管q4、第五三极管q5，以及第一电容c1，以及第一运算放大器opa组成；第一三极管q1的基极和集电极与公共接地端vss连接，第一三极管q1的发射极与第二三极管q2的基极及第二十一pmos管mp1的漏极连接，第二十一pmos管mp1的源极与第三十pmos管mp10的漏极连接，第三十pmos管mp10的源极与电源端vdd连接；第二三极管q2的集电极与公共接地端vss连接，第二三极管q2的发射极与第一运算放大器opa的反相输入端vb及第二十二pmos管mp2的漏极连接，第二十二pmos管mp2的源极与第二十九pmos管mp9的漏极连接，第二十九pmos管mp9的源极与电源端vdd连接；第三三极管q3的基极和集电极与公共接地端vss连接，第三三极管q3的发射极与第四三极管q4的基极及第二十四pmos管mp4漏极连接，第二十四pmos管mp4的源极与第二十七pmos管mp7的漏极连接，第二十七pmos管mp7的源极与电源端vdd连接；第四三极管q4的集电极与公共接地端vss连接，第四三极管q4的发射极与第二十二电阻r2连接，第二十二电阻r2的另一端与第一运算放大器opa的同相输入端va及第二十三pmos管mp3的漏极连接，第二十三pmos管mp3的源极与第二十八pmos管mp8的漏极连接，第二十八pmos管mp8的源极与电源端vdd连接；第五三极管q5的基极和集电极与公共接地端vss连接，第五三极管q5的发射极与第二十一电阻r1连接，第二十一电阻r1的另一端与第二十五pmos管mp5的漏极及输出端vref连接，第二十五pmos管mp5的源极与第二十六pmos管mp6的漏极连接，第二十六pmos管mp6的源极与电源端vdd连接；第一电容c1的一端与公共接
地端vss连接，第一电容c1的另一端与输出端vref连接。第一运算放大器opa的输出端v_bias与第二十六pmos管mp6的栅极、第二十七pmos管mp7的栅极、第二十八pmos管mp8的栅极、第二十九pmos管mp9的栅极、第三十pmos管mp10的栅极连接。第二十一pmos管mp1的栅极、第二十二pmos管mp2的栅极、第二十三pmos管mp3的栅极、第二十四pmos管mp4的栅极、第二十五pmos管mp5的栅极分别与信号输入端vb1连接。
44.当电路未使能时，即en＝0v，电路中所有支路电流为零。当电路使能时，即en＝vdd，比例镜像注入支路502的三路预充电电路分别注入到第一运算放大器opa 的同相输入端va、反相输入端vb以及基准核心电路402的输出端vref处，使同相输入端va、反相输入端vb的电压快速升高，从而加速第一运算放大器opa的环路偏置点电压的建立过程。第一运算放大器opa的输出电压v_bias从vdd开始下降，由v_bias电压提供偏置信号的第二十六pmos管mp6、第二十七pmos管mp7、第二十八pmos管mp8、第二十九pmos管mp9、第三十pmos管mp10以及第三十一pmos管mp11的各个支路产生电流，第二十八pmos管mp8、第二十九pmos管mp9支路的电流和比例镜像注入支路502注入到同相输入端va、反相输入端vb的预充电电流叠加后,进一步加速同相输入端va、反相输入端vb的电压建立过程。在第一运算放大器opa环路向稳定状态建立的过程中，由于比例镜像注入支路502中的第三十三pmos管mp13注入的预充电电流和由v_bias偏置形成的第二十六pmos管mp6支路电流的叠加，使输出电压快速上升。同时，在带隙基准电路的输出电压不断建立的过程中，由于反馈电流关断控制支路503的作用，预充电电流逐渐降低至零，保证了整体电路中各个偏置点电压和输出电压能够快速稳定下来。
45.下面，通过图4～图7所示的对比实验进一步验证本发明所提供的带隙基准电路的优异性能。
46.图4为本发明实施例中，偏置电流随温度变化的曲线对比图。从本发明中的偏置电流随温度变化的曲线与现有技术中的偏置电流随温度变化的曲线对比可以看出，本发明中的偏置电流具有零温度系数的特性，与现有技术中的偏置电流相比变化更小。
47.图5为本发明实施例中，在不同pvt下偏置电流随温度变化的曲线图。如图5所示，在不同的pvt条件下，本发明中的偏置电流都具有零温度系数的特性。
48.图6为本发明实施例中，无过冲启动电压波形与过冲启动电压波形对比图。如图6所示，本发明所提供的带隙基准电路在使能之后，电压波形直接向1.2v接近并且快速稳定在1.2v；现有技术中的过冲启动电路在使能之后，电压波形超过基准电压达到2.6v左右最后才稳定在1.2v。
49.图7为本发明实施例中，在不同pvt下带隙基准电路启动电压波形图。如图7所示，本发明所提供的带隙基准电路的输出电压能够在不同的pvt下实现无过冲快速启动。
50.另外，本发明实施例中提供的无过冲快速启动带隙基准电路可以被用在集成电路芯片中。对于该集成电路芯片中无过冲快速启动带隙基准电路的具体结构，在此不再一一详述。
51.上述无过冲快速启动带隙基准电路还可以被用在电子设备中，作为模拟集成电路的重要组成部分。这里所说的电子设备是指可以在移动环境中使用，支持gsm、edge、td_scdma、tdd_lte、fdd_lte等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明实施例提供的技术方案也适用于其他模拟集成电路应用的
场合，例如通信基站等。
52.如图8所示，该电子设备至少包括处理器和存储器，还可以根据实际需要进一步包括通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口。其中，存储器、通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口均与该处理器连接。存储器可以是静态随机存取存储器（sram）、电可擦除可编程只读存储器（eeprom）、可擦除可编程只读存储器（eprom）、可编程只读存储器（prom）、只读存储器（rom）、磁存储器、快闪存储器等，处理器可以是中央处理器（cpu）、图形处理器（gpu）、现场可编程逻辑门阵列（fpga）、专用集成电路（asic）、数字信号处理（dsp）芯片等。其它通信组件、传感器组件、电源组件、多媒体组件等均可以采用通用部件实现，在此就不具体说明了。
53.与现有技术相比较，本发明所提供的无过冲快速启动带隙基准电路一方面通过采用自偏置的共源共栅电流镜结构和具有不同温度系数类型的电阻，实现了偏置电流与电源电压无关并且具有零温度系数的特性；另一方面，通过采用预充电的方式，加速运算放大器的环路偏置点电压和输出电压的建立过程，从而实现了带隙基准电路能够在所有pvt下无过冲的快速启动, 使电子设备具有低功耗以及低延时的性能。
54.以上对本发明所提供的无过冲快速启动带隙基准电路、芯片及电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。