半导体封装结构及其形成方法与流程

1.本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。


背景技术：

2.混合接合(hybrid bonding)的铜-铜(cu-to-cu)的对接方式可以避免传统的焊料(solder)结构因节距(pitch)太小而容易发生桥接问题，有助于整体半导体封装结构尺寸的微缩与电性性能的提升等优势。然而，金属接合需要使用高温(约270℃)高压制程，在该制程中将因各材料间的cte(coefficient ofthermal expansion，热膨胀系数)不匹配而导致芯片产生翘曲(warpage)，进而造成材料破裂(crack)或线路断裂等问题。此外，铜-铜混合接合需要使用3道cmp(chemical mechanical polishing，化学机械抛光)制程，这直接增加了整体结构的制造成本。
3.现行的解决方法之一是在焊盘(pad)上制作纳米线(nanowire)，以做为电性接合件而有效降低接合温度，避免产生翘曲问题。然而，纳米线方法会面临如下问题：
4.(1)参考图1a所示，纳米线与纳米线接合时，纳米线11之间的空隙无法让底部填充物(underfill)21流过而容易形成空洞(void)15。
5.(2)参考图1b所示，纳米线11直接接合相对的焊盘22时，会因为纳米线的共面性(coplanarity)问题而无法使每个纳米线都完全接合，如高度较小的纳米线11与焊盘22之间形成间隔25而未接触。若施加压力则可能会将纳米线11挤压至侧边的导电柱(pillar)23或纳米线11而造成短路29，如图1c所示。


技术实现要素：

6.针对相关技术中的上述问题，本发明提出一种半导体封装结构及其形成方法。
7.根据本发明实施例的一个方面，提供了一种半导体封装结构，包括：第一芯片，具有凹槽和第一连接件；第二芯片，与第一芯片相对设置，第二芯片具有与第一连接件接合的第二连接件；其中，在第一连接件和第二连接件中的至少一个处设置有多个纳米线，多个纳米线位于凹槽内。
8.在一些实施例中，第一连接件或第二连接件中的任何一个包括焊盘或导电柱。
9.在一些实施例中，多个纳米线与相对的第一连接件或第二连接件物理接触。
10.在一些实施例中，在第一连接件和第二连接件处设置有多个纳米线，第一连接件处的多个纳米线和第二连接件处的多个纳米线彼此交错设置。
11.在一些实施例中，纳米线的端部与相对的第一连接件或第二连接件之间具有间隔。
12.在一些实施例中，第一芯片和第二芯片之间设置有底部填充物，以将第一芯片粘合至第二芯片。
13.在一些实施例中，纳米线由单一材料构成。
14.在一些实施例中，纳米线由异质材料构成。
15.在一些实施例中，纳米线包括铜材料和金属间化合物。
16.在一些实施例中，纳米线全部由金属间化合物构成。
17.在一些实施例中，多个纳米线中的部分纳米线被挤压而形成横向偏移的纳米线，横向偏移的纳米线位于凹槽内。
18.根据本发明实施例的另一个方面，提供了一种形成半导体封装结构的方法，包括：在第一芯片中形成暴露第一连接件的凹槽；在凹槽中形成具有多个开口的图案化的第一掩模层；在多个开口中填入纳米线材料以形成位于凹槽内的多个第一纳米线；将多个第一纳米线接合至第二芯片的第二连接件。
19.在一些实施例中，在接合多个第一纳米线之前还包括：在第二芯片的第二连接件上方形成图案化的第二掩模层；形成位于第二连接件上的多个第二纳米线。
20.在一些实施例中，在形成第一掩模层或第二掩模层之后，将光刻胶覆盖在第一芯片和第二芯片上方，其中，光刻胶暴露出凹槽和第二连接件上方的多个开口；在形成多个纳米线之后，去除光刻胶以及光刻胶下方的第一掩模层或第二掩模层。
21.在一些实施例中，形成图案化的第一掩模层或第二掩模层包括：在凹槽中或第二连接件上方溅射形成al层；在al层中形成为多个开口。
22.在一些实施例中，在al层中形成为多个开口包括：执行阳极氧化制程在al层的表面形成氧化膜；施加直流电压进行化学反应形成阳极氧化铝；利用铬酸及磷酸的混合液去除阳极氧化铝而形成具有多个开口的阳极氧化铝模板；利用草酸对多个开口进行扩孔操作。
23.在一些实施例中，多个第一纳米线和多个第二纳米线由单一材料构成。
24.在一些实施例中，多个第一纳米线或多个第二纳米线由异质材料形成。
25.在一些实施例中，异质材料包括铜材料和镓材料，其中，铜材料位于镓材料与第一连接件或第二连接件之间。
26.在一些实施例中，在将多个第一纳米线接合至多个第二纳米线之后，形成金属间化合物。
附图说明
27.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
28.图1a至图1c分别示出了现有使用纳米线的接合方法的多个问题。
29.图2a和图2b分别示出了不同实施例的半导体封装结构的第一芯片与第二芯片接合之前的示意图。
30.图3a和图3b示出了不同实施例的半导体封装结构的第一芯片与第二芯片接合之后的示意图。
31.图4a和图4b分别示出了本发明实施例的半导体封装结构的第一芯片与第二芯片接合之前和接合之后的示意图。
32.图5a至图5f示出了本发明实施例的形成半导体封装结构的方法的多个阶段的示意图。
具体实施例
33.下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
34.本发明的实施例提供了半导体封装结构。图2a和图2b分别示出了不同实施例的半导体封装结构的第一芯片与第二芯片接合之前的示意图。如图2a和图2b所示，半导体封装结构中的第一芯片110位于第二芯片210上方，并且第一芯片110的下表面与第二芯片210的上表面相对。第一芯片110中具有第一连接件120。第二芯片210中具有与第一连接件120相对设置的第二连接件220。在示出的实施例中，第一连接件120为焊盘，第二连接件220为导电柱。在其他实施例中，第一连接件120和第二连接件220可以是焊盘和导电柱中的任何一种。
35.根据本发明的实施例，在第一连接件120和第二连接件220中的至少一个处设置有多个纳米线130，第一连接件120和第二连接件220将通过多个纳米线130相互接合，以将第一芯片110接合至第二芯片210。在一些实施例中，纳米线130可由单一材料构成，例如cu。在以下说明书中，将设置在第一连接件120处的纳米线130称为第一纳米线131，将设置在第二连接件220处的纳米线130称为第二纳米线132，并且第一纳米线131和第二纳米线132可以统称为纳米线130。第一连接件120处设置有多个第一纳米线131，并且第二连接件220处设置有多个第二纳米线132。在图2a所示的实施例中，第一连接件120和第二连接件220处都设置有多个纳米线。在其他实施例中，也可以只在第一连接件120处设置第一纳米线131，或者只在第二连接件220处设置第二纳米线132。例如，在图2b所示的实施例中，只在第一连接件120处设置多个第一纳米线131。在未示出的实施例中，也可以只在第二连接件220处设置第二纳米线132。
36.第一芯片110的下表面处具有凹槽142，凹槽142暴露出第一连接件120的一部分，第一连接件120处的多个第一纳米线131位于凹槽142内并与暴露的第一连接件120连接。多个第一纳米线131与诸如导电柱的第二连接件220相对。在图2a所示的实施例中，第一连接件120处的多个第一纳米线131和第二连接件220处的多个第二纳米线132彼此交错设置，也就是说，第二纳米线132位于相邻的第一纳米线131之间的位置处。在这样的实施例中，当第一连接件120接合至第二连接件220之后，多个第一纳米线131与多个第二纳米线132的接合可以是第一纳米线131的侧壁与相应的第二纳米线132的侧壁接触，并且第一纳米线131的底端与第二连接件220之间具有间隔(未接触)，第二纳米线132的顶端与第一连接件120之间具有间隔(未接触)。在其他实施例中，当第一连接件120接合至第二连接件220之后，多个第一纳米线131和/或多个第二纳米线132可以与相对的第一连接件120和/或第二连接件220物理接触。例如在图2b所示的实施例中，多个第一纳米线131可以与第二连接件220物理接触。
37.图3a和图3b示出了不同实施例的半导体封装结构的第一芯片与第二芯片接合之
后的示意图。如图3a所示，左侧的第二连接件220因为制程发生偏移，使得接合后的纳米线130会往偏移方向向外挤压形成纳米线横向偏移部分135。挤压形成的纳米线横向偏移部分135会包覆第二连接件220的一部分。例如图3a所示出的，第二连接件220向凹槽142的右侧偏移，使得纳米线130向右侧挤压而在右侧形成较多的纳米线横向偏移部分135，右侧的纳米线横向偏移部分135包覆了第二连接件220的上部部分。
38.如图3b所示，在第二连接件220不等高的情况下，如右侧的第二连接件220比左侧的第二连接件220高。接合后，右侧高的第二连接件220处则会有较多的纳米线130向外挤压而形成较多的纳米线横向偏移部分135，反之，左侧低的第二连接件220处有较少的纳米线横向偏移部分135向外挤出。如图3a和图3b所示，由于纳米线130位于凹槽142内，所以即使纳米线130因对接挤压形成纳米线横向偏移部分135，纳米线横向偏移部分135也会位于凹槽142内，而不会与相邻的第二电连接件220上的纳米线130桥接(bridge)，避免了线路短路，并且可适用于细节距接合(fine pitch bonding)制程。
39.图4a和图4b分别示出了本发明实施例的半导体封装结构的第一芯片与第二芯片接合之前和接合之后的示意图。参考图4a所示，第二纳米线132是由异质材料构成。在其他实施例中，第一纳米线131也可以是由异质材料构成。异质材料的第二纳米线132可以包括铜材料139和镓(ga)材料138。铜材料139位于ga材料138和第二连接件220之间。在这样的实施例中，在将第一纳米线131与第二纳米线132接合之后形成imc(intermetallic compound，金属间化合物)136，如图4b所示。在一些实施例中，如图4b中左侧的第二连接件220与第一连接件120之间的纳米线所示，纳米线130之间的接合界面中间处形成imc。纳米线130的铜材料139位于imc 136与第一连接件120之间以及imc 136与第二连接件220之间。在一些实施例中，如图4b中右侧的第二连接件220与第一连接件120之间的纳米线所示，在接合之后纳米线全部形成imc 136。
40.在一些实施例中，第一芯片110和第二芯片210之间可以设置底部填充物(未示出)，以将第一芯片110粘合至第二芯片210。由于纳米线位于凹槽142内，所以纳米线可以不与底部填充物接触。
41.根据本发明的实施例还提供了一种形成半导体封装结构的方法。图5a至图5f示出了本发明实施例的形成半导体封装结构的方法的多个阶段的示意图。图5a至图5e示出了在第二连接件220上形成多个第二纳米线132的各个阶段的示意图。以下将参考图5a至图5e来说明形成多个第二纳米线132的过程，并且形成多个第一纳米线131的过程可以与形成多个第二纳米线132的过程类似。
42.如图5a所示，在第二芯片210的第二连接件220上方形成掩模层510。在一些实施例中，掩模层510是al(铝)层，并且可以在第二芯片210和第二连接件220上方溅射(sputter)电镀形成al层。另外，可以先在第二芯片上方形成晶种层(seed layer)250，之后在晶种层250上设置诸如导电柱的第二连接件220。然后，在晶种层250与第二连接件220上以溅射电镀形成al层。
43.如图5b所示，图案化掩模层510，而形成具有多个开口512的图案化的掩模层510。开口512位于第二连接件220上。另外也在除第二连接件220以外的其他位置形成掩模层510中的开口512。后续将利用图案化的掩模层510形成位于第二连接件220上的多个第二纳米线132。
44.在掩模层510是al层的实施例中，使用阳极氧化铝(anodic aluminum oxide，aao)模板来形成纳米线结构。在al层中开设多个开口而形成aao模板的过程包括：执行阳极氧化制程在al层的表面形成氧化膜；施加直流电压进行电化学反应形成阳极氧化铝；利用铬酸及磷酸的混合液去除阳极氧化铝而形成具有多个开口的aao模板；再利用草酸对多个开口进行扩孔操作，扩孔后的开口512为直径100nm的圆形孔洞。
45.如图5c所示，将光刻胶覆盖在第二芯片210上方。光刻胶520暴露出第二连接件220上方的多个开口512，并遮挡不形成第二纳米线132的区域。
46.如图5d所示，于图案化的掩模层510的多个开口512中填入纳米线材料以形成位于第二连接件220上的多个第二纳米线132。例如，可以通过溅射电镀在aao模板的圆形开口内填充纳米线材料。纳米线材料可以是金属，例如cu，或者cu和ga。
47.如图5e所示，在形成多个第二纳米线132之后，去除光刻胶520以及光刻胶520下方的aao模板之掩模层510。例如，使用酸性溶液去除aao模板。
48.利用图5a至图5e的过程在第一连接件处形成多个第一纳米线131，如图5f所示。形成多个第一纳米线131的过程可以包括：在第一芯片110处形成暴露的第一连接件120的凹槽142；在第一芯片110的下表面和凹槽142内形成晶种层250，晶种层250覆盖在凹槽142内的第一连接件120上；参照图5a至图5e的方法在凹槽142内形成多个第一纳米线131并去除凹槽142外不必要的晶种层250。
49.然后，参考图5f，通过将第一纳米线131与第二纳米线132对接来接合第一连接件120和第二连接件220。在对接第一纳米线131和第二纳米线132之后，可以第一芯片110和第二芯片210之间可以设置底部填充物(未示出)或粘合层，以将第一芯片110粘合至第二芯片210。由于纳米线位于凹槽142内，所以纳米线可以不与底部填充物或粘合层接触。通过图5a至图5f所描述的方法形成的封装结构可以具有以上关于图3a和图3b所讨论的益处。
50.上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。