高稳定发光二极管芯片及其制造方法与流程

1.本公开涉及半导体技术领域，特别涉及一种高稳定发光二极管芯片及其制造方法。


背景技术：

2.发光二极管(英文：light emitting diode，简称：led)是一种能发光的半导体器件。通过采用不同的半导体材料和结构，led能够覆盖从紫外到红外的全色范围，已经被广泛地应用在显示、装饰、通讯等经济生活中。
3.芯片是led的核心器件，相关技术中，led芯片包括衬底、n型半导体层、有源层、p型半导体层、n型电极、p型电极、绝缘层和焊点；n型半导体层、有源层和p型半导体层依次层叠在衬底的表面上；p型半导体层上设有延伸至n型半导体层的凹槽，n型电极设置在凹槽内的n型半导体层上，p型电极设置在p型半导体层上；绝缘层铺设在凹槽内和n型电极上，以及p型半导体层和p型电极上。其中，绝缘层上开始设有延伸至n型电极和延伸至p型电极的导电孔，焊点位于绝缘层表面以及导电孔内，与对应的n型电极或p型电极电连接。通过设置焊点以便于将led芯片通过回流焊接的方式焊接到电路板上。随着显示市场的精细化，对于芯片的尺寸要求越来越高，当芯片尺寸很小时电极对光线的阻挡已经非常严重，这时候亮度就无法满足显示的需求，于是产生了mini led芯片。
4.mini led的焊点通常是需要整个露在外面以方便后续焊接，但是mini led中金属的侧壁比较陡峭。这种露出的焊点在使用时就会有水汽等污染物缓慢从其侧面渗入，然后就会对界面造成腐蚀等问题，最后导致芯片可靠性下降，这样就不利于产品的推广。


技术实现要素：

5.本公开实施例提供了一种高稳定发光二极管芯片及其制造方法，可以防止水汽等污染物从保护层与圆台结构的侧壁之间渗入，从而可以提高发光二极管芯片的可靠性。所述技术方案如下：
6.一方面，提供了一种高稳定发光二极管芯片，所述高稳定发光二极管芯片包括衬底、n型半导体层、有源层、p型半导体层、n型电极、p型电极、绝缘层和焊点；所述n型半导体层、所述有源层和所述p型半导体层依次层叠在所述衬底的表面上；所述p型半导体层上设有延伸至所述n型半导体层的凹槽，所述n型电极设置在凹槽内的所述n型半导体层上，所述p型电极设置在所述p型半导体层上；所述绝缘层铺设在所述凹槽内和所述n型电极上，以及所述p型半导体层和所述p型电极上，其特征在于：
7.所述绝缘层上开设有延伸至所述n型电极的第一导电孔和延伸至所述p型电极的第二导电孔，所述焊点包括第一焊点和第二焊点，所述第一焊点位于所述第一导电孔内以及所述绝缘层表面，与对应的所述n型电极电连接，所述第二焊点位于所述第二导电孔内以及所述绝缘层表面，与对应的所述p型电极电连接；所述第一焊点和所述第二焊点的位于所述绝缘层表面的部分均为圆台结构，且沿芯片的层叠方向，所述圆台结构的横截面直径逐
渐减小；
8.所述高稳定发光二极管芯片还包括保护层，保护层铺设在绝缘层的除所述焊点的设置区域之外的所有区域上，且部分所述保护层还包覆在所述第一焊点和所述第二焊点的圆台结构的侧壁上。
9.可选地，所述圆台结构的侧壁与所述圆台结构的底面之间的夹角为α，35
°
≤α＜45
°
。
10.可选地，所述第一焊点和所述第二焊点均为ti/al/ti/au层叠结构。
11.可选地，所述保护层包括依次层叠的第一子层、第二子层、第三子层、第四子层和第五子层，所述第一子层和第五子层均为采用等离子体增强化学的气相沉积法制备的氧化硅层，所述第二子层和所述第四子层均为采用ald方法制备的氧化硅层，所述第三子层为采用原子层沉积法制备的氧化铝层。
12.可选地，所述第一子层与所述第五子层的厚度相同，所述第二子层与所述第四子层的厚度相同，所述第一子层的厚度大于所述第二子层的厚度，所述第二子层的厚度大于所述第三子层的厚度。
13.可选地，所述保护层的总厚度为400～1000nm。
14.另一方面，提供了一种高稳定发光二极管芯片的制造方法，提供一衬底；
15.在所述衬底上依次生长n型半导体层、有源层和p型半导体层；
16.在所述p型半导体层上开设延伸至所述n型半导体层的凹槽；
17.在所述p型半导体层上形成p型电极，在所述凹槽内的所述n型半导体层上形成n型电极；
18.所述凹槽内和所述n型电极上，以及所述p型半导体层和所述p型电极上形成绝缘层；
19.在所述绝缘层上开设延伸至所述n型电极的第一导电孔和延伸至所述p型电极的第二导电孔；
20.在所述第一导电孔内和所述绝缘层表面形成与所述n型电极电连接的第一焊点，在所述第二导电孔内和所述绝缘层表面形成与所述p型电极电连接的第二焊点，所述第一焊点和所述第二焊点的位于所述绝缘层表面的部分均为圆台结构，且沿芯片的层叠方向，所述圆台结构的横截面直径逐渐减小；
21.在所述绝缘层的除所述焊点的设置区域之外的所有区域上形成保护层，且部分所述保护层还包覆在所述第一焊点和所述第二焊点的圆台结构的侧壁上。
22.可选地，所述在所述第一导电孔内和所述绝缘层表面形成与所述n型电极电连接的第一焊点，在所述第二导电孔内和所述绝缘层表面形成与所述p型电极电连接的第二焊点，包括：
23.在所述绝缘层表面形成设定图形的光刻胶；
24.在所述第一导电孔内、以及在所述第一导电孔周围没有光刻胶覆盖的所述绝缘层上形成第一焊点；
25.在所述第二导电孔内、以及在所述第二导电孔周围没有光刻胶覆盖的所述绝缘层上形成第二焊点；
26.去除所述光刻胶。
27.可选地，所述在所述第一导电孔内、以及在所述第一导电孔周围没有光刻胶覆盖的所述绝缘层上形成第一焊点，包括：
28.采用真空蒸镀金属薄膜工艺，以50
°
倾角的镀锅，在所述第一导电孔内、以及在所述第一导电孔周围没有光刻胶覆盖的所述绝缘层上，依次沉积ti、al、ti、au金属层，形成所述第一焊点；
29.采用ar等离子体轰击所述第一焊点，使得所述第一焊点的圆台结构的侧壁与所述圆台结构的底面之间的夹角为α，35
°
≤α＜45
°
。
30.可选地，所述在所述绝缘层的除所述焊点的设置区域之外的所有区域上形成保护层，包括：
31.采用等离子体增强化学的气相沉积法制备第一子层，所述第一子层为氧化硅层；
32.采用原子层沉积法在所述第一子层上依次制备第二子层、第三子层和第四子层，所述第二子层为氧化硅层，所述第三子层为氧化铝层，所述第四子层为氧化硅层；
33.采用等离子体增强化学的气相沉积法在所述第四子层上制备第五子层，所述第五子层为氧化硅层。
34.本公开实施例提供的技术方案带来的有益效果是：
35.通过将焊点的位于绝缘层表面的部分均为圆台结构，圆台结构的侧壁为斜面，侧壁的角度更为平缓。则保护层与圆台结构的侧壁之间为斜面配合，接触面积更大，且紧密性更好，即使芯片在使用时有水汽等污染物，也难以从保护层与圆台结构的侧壁之间渗入，从而可以提高发光二极管芯片的可靠性。
附图说明
36.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1是本公开实施例提供的一种高稳定发光二极管芯片的结构示意图；
38.图2是本公开实施例提供的一种保护层的结构简图；
39.图3是本公开实施例提供的一种焊点的分布示意图；
40.图4是本公开实施例提供的一种高稳定发光二极管芯片的制造方法流程图；
41.图5是本公开实施例提供的另一种高稳定发光二极管芯片的制造方法流程图。
具体实施方式
42.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
43.图1是本公开实施例提供的一种高稳定发光二极管芯片的结构示意图，如图1所示，该高稳定发光二极管芯片100包括衬底1、n型半导体层2、有源层3、p型半导体层4、n型电极5、p型电极6、绝缘层7和焊点。n型半导体层2、有源层3和p型半导体层4依次层叠在衬底1的表面1a上。p型半导体层4上设有延伸至n型半导体层2的凹槽。n型电极5设置在凹槽内的n型半导体层上2，p型电极6设置在p型半导体层4上。绝缘层7铺设在凹槽内和n型电极5上，以
及p型半导体层4和p型电极6上。
44.绝缘层7上开设有延伸至n型电极5的第一导电孔7a和延伸至p型电极6的第二导电孔7b。焊点包括第一焊点91和第二焊点92，第一焊点91位于第一导电孔7a内以及绝缘层7表面，与对应的n型电极5电连接。第二焊点92位于第二导电孔7b内以及绝缘层7表面，与对应的p型电极6电连接。
45.第一焊点91和第二焊点92的位于绝缘层7表面的部分均为圆台结构，且沿芯片的层叠方向，圆台结构的横截面直径逐渐减小。
46.高稳定发光二极管芯片还包括保护层8，保护层8铺设在绝缘层7的除焊点的设置区域之外的所有区域上，且部分保护层8还包覆在第一焊点91和第二焊点92的圆台结构的侧壁上。
47.本公开实施例通过将焊点的位于绝缘层表面的部分均为圆台结构，圆台结构的侧壁为斜面，侧壁的角度更为平缓。则保护层与圆台结构的侧壁之间为斜面配合，接触面积更大，且紧密性更好，即使芯片在使用时有水汽等污染物，也难以从保护层与圆台结构的侧壁之间渗入，从而可以提高发光二极管芯片的可靠性。
48.可选地，圆台结构的侧壁与圆台结构的底面之间的夹角为α，35
°
≤α＜45
°
。
49.若圆台结构的侧壁与圆台结构的底面之间的夹角过大，则无法起到提高保护层与圆台结构的侧壁之间的紧密性的作用。若圆台结构的侧壁与圆台结构的底面之间的夹角过小，又难以制造。
50.示例性地，如图1所示，第一焊点91的位于绝缘层7表面的部分均为第一圆台结构91a，且沿芯片的层叠方向，第一圆台结构91a的横截面直径逐渐减小。第一圆台结构91a侧壁与第一圆台结构91a的底面之间的夹角为α1，α1＝35
°
。
51.第二焊点92的位于绝缘层7表面的部分均为第二圆台结构92a，且沿芯片的层叠方向，第二圆台结构92a的横截面直径逐渐减小。第二圆台结构92a侧壁与第二圆台结构92a的底面之间的夹角为α2，α2＝35
°
。
52.可选地，第一焊点91和第二焊点92均为ti/al/ti/au层叠结构。
53.其中，第一层为ti层，ti的粘附性较好，有利于将焊点牢牢固定在芯片表面。第二层al层和最后一层au层之间设有一层ti层，有利于保证焊点内部的结构强度。最后一层为au层，可以避免焊点表面氧化。
54.示例性地，第一焊点91和第二焊点92中第一层ti层的厚度为20nm，第二层al层的厚度为1000nm，第三层ti层的厚度为100nm，第四层au层的厚度为600nm。
55.图2是本公开实施例提供的一种保护层的结构简图，如图2所示，保护层8包括依次层叠的第一子层81、第二子层82、第三子层83、第四子层84和第五子层85。第一子层81和第五子层85均为采用等离子体增强化学的气相沉积(plasma enhanced chemical vapor deposition，pecvd)法制备的氧化硅层，第二子层82和第四子层84均为采用原子层沉积(atomic layer deposition，ald)法制备的氧化硅层。第三子层83为采用ald方法制备的氧化铝层。
56.上述结构的保护层中，氧化硅可以和下面的半导体层粘附的比较牢固，而采用ald法形成的氧化铝(即第三子层83)则可以起到较好的阻挡作用，使得焊点容易覆盖的很紧密，从而可以进一步防止水汽的侵入。
57.可选地，第一子层81与第五子层85的厚度相同，第二子层82与第四子层84的厚度相同，第一子层81的厚度大于第二子层82的厚度，第二子层82的厚度大于第三子层83的厚度。
58.示例性地，第一子层81和第五子层85的厚度为200nm，第二子层82和第四子层84的厚度为30nm，第三子层83的厚度为20nm。
59.可选地，保护层8的总厚度为400～1000nm。
60.在本公开实施例的一种实现方式中，高稳定发光二极管芯片可以为氮化镓基的蓝绿光芯片。此时，衬底可以为蓝宝石衬底，n型半导体层可以为n型掺杂的gan层，厚度为4000nm。有源层可以包括多个周期交替生长的ingan阱层和gan垒层，阱层的厚度为3～5nm，垒层的厚度为7～8nm。p型半导体层可以为掺mg的gan层，厚度为5000nm。
61.在本公开实施例的另一种实现方式中，高稳定发光二极管芯片可以为铝镓铟磷基的红光芯片。此时，衬底为可以为蓝宝石衬底，n型半导体层为n型掺杂的algainp层，厚度为4000nm。有源层可以包括多个周期交替生长阱层和垒层，且阱层为al
x
ga
1-x
inp层，垒层为alyga
1-y
inp层，x＜y，阱层的厚度为3～5nm，垒层的厚度为7～8nm。p型半导体层为p型掺杂的gap层，厚度为5000nm。
62.可选地，n型电极5可以为auge层，p型电极6可以为aube层。
63.可选地，绝缘层7包括依次层叠的钝化层和分布式布拉格反射层。
64.其中，钝化层为氧化硅层，厚度为400～600nm，如500nm。氧化硅的硬度较大，可以对芯片进行有效保护。分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层，氧化硅层和氧化钛层的数量为30个～40个，如36个。反射波长可以按620nm设置。
65.图3是本公开实施例提供的一种焊点的分布示意图，参见图3，第一焊点91和第二焊点92间隔设置在绝缘层7上。第一焊点91和第二焊点92在绝缘层7上的设置区域大小相同，且第一焊点91和第二焊点92在绝缘层7上的正投影不重合，方便与电路板形成稳定的电连接。
66.本公开实施例提供了一种高稳定发光二极管芯片的制造方法，适用于制作图1所示的高稳定发光二极管芯片。图4是本公开实施例提供的一种高稳定发光二极管芯片的制造方法流程图，参见图4，该制造方法包括：
67.步骤401、提供一衬底。
68.其中，衬底可以为蓝宝石衬底。
69.步骤402、在衬底上依次生长n型半导体层、有源层和p型半导体层。
70.可选地，该步骤402可以包括：
71.采用金属有机化合物化学气相沉淀(英文：metal-organic chemical vapor deposition，简称：mocvd)技术在衬底上依次生长n型半导体层、有源层和p型半导体层。
72.步骤403、在p型半导体层上开设延伸至n型半导体层的凹槽。
73.可选地，该步骤403可以包括：
74.采用光刻技术在p型半导体层上形成图形化光刻胶；
75.采用感应耦合等离子体刻蚀(英文：inductively coupled plasma，简称：icp)技术在p型半导体层上开设延伸至n型半导体层的凹槽；其中，刻蚀深度可以为5um。
76.步骤404、在p型半导体层上形成p型电极，在凹槽内的n型半导体层上形成n型电
极。
77.可选地，步骤404包括：
78.采用光刻技术在p型半导体层上形成负性光刻胶；
79.采用蒸发技术在负性光刻胶、p型半导体层上形成电极材料；
80.去除负性光刻胶、以及负性光刻胶上的电极材料，p型半导体层上的电极材料形成p型电极。
81.可选地，p型电极为aube层。
82.可选地，步骤404包括：
83.采用光刻技术在凹槽内的n型半导体层上形成负性光刻胶；
84.采用蒸发技术在负性光刻胶、凹槽内的n型半导体层上形成电极材料；
85.去除负性光刻胶、以及负性光刻胶上的电极材料，凹槽内的n型半导体层上的电极材料形成n型电极。
86.可选地，n型电极为auge层。
87.步骤405、在凹槽内和n型电极上，以及p型半导体层和p型电极上形成绝缘层。
88.在本公开实施例中，绝缘层包括依次层叠的钝化层和分布式布拉格反射层。其中，钝化层为氧化硅层，厚度为400～600nm，如500nm。氧化硅的硬度较大，可以对芯片进行有效保护。分布式布拉格反射层包括交替层叠的氧化硅层和氧化钛层，氧化硅层和氧化钛层的数量为30个～40个，如36个。
89.示例性地，可以采用pecvd(plasma enhanced chemical vapor deposition，等离子体增强化学的气相沉积)法形成钝化层。
90.示例性地，可以采用离子源辅助的蒸镀技术形成dbr层。其中，dbr层包括交替层叠的氧化硅层和氧化钛层。氧化硅层和氧化钛层的周期数可以为32。
91.步骤406、在绝缘层上开设延伸至n型电极的第一导电孔和延伸至p型电极的第二导电孔。
92.可选地，可以采用干法刻蚀技术在方法在绝缘层上分别开设延伸至n型电极的第一导电孔和延伸至p型电极的第二导电孔。
93.步骤407、在第一导电孔内和绝缘层表面形成与n型电极电连接的第一焊点，在第二导电孔内和绝缘层表面形成与p型电极电连接的第二焊点。
94.其中，第一焊点和第二焊点的位于绝缘层表面的部分均为圆台结构，且沿芯片的层叠方向，圆台结构的横截面直径逐渐减小。
95.步骤408、在绝缘层的除焊点的设置区域之外的所有区域上形成保护层，使得部分保护层包覆在第一焊点和第二焊点的圆台结构的侧壁上。
96.本公开实施例通过将焊点的位于绝缘层表面的部分均为圆台结构，圆台结构的侧壁为斜面，侧壁的角度更为平缓。则保护层与圆台结构的侧壁之间为斜面配合，接触面积更大，且紧密性更好，即使芯片在使用时有水汽等污染物，也难以从保护层与圆台结构的侧壁之间渗入，从而可以提高发光二极管芯片的可靠性。
97.本公开实施例提供了另一种高稳定发光二极管芯片的制造方法，适用于制作图1所示的高稳定发光二极管芯片。图5是本公开实施例提供的另一种高稳定发光二极管芯片的制造方法流程图，参见图5，该制造方法包括：
98.步骤501、提供一衬底。
99.其中，衬底可以为蓝宝石衬底。
100.步骤502、对衬底进行图形化处理。
101.示例性地，图形化处理后的衬底表面具有多个间隔均布的锥形凸起，每个锥形凸起的底部直径均为1.3～1.7um，每个锥形凸起的高度均为0.8～1.2um。
102.在本公开实施中，步骤502可以为可选步骤。
103.步骤503、在衬底上依次生长n型半导体层、有源层和p型半导体层。
104.可选地，该步骤503可以与步骤402相同，在此不再详述。
105.步骤504、在p型半导体层上开设延伸至n型半导体层的凹槽。
106.可选地，该步骤504可以与步骤403相同，在此不再详述。
107.步骤505、在p型半导体层上形成p型电极，在凹槽内的n型半导体层上形成n型电极。
108.可选地，该步骤505可以与步骤404相同，在此不再详述。
109.步骤506、在凹槽内和n型电极上，以及p型半导体层和p型电极上形成绝缘层。
110.可选地，该步骤506可以与步骤405相同，在此不再详述。
111.步骤507、在绝缘层上开设延伸至n型电极的第一导电孔和延伸至p型电极的第二导电孔。
112.可选地，该步骤507可以与步骤406相同，在此不再详述。
113.步骤508、在第一导电孔内和绝缘层表面形成与n型电极电连接的第一焊点，在第二导电孔内和绝缘层表面形成与p型电极电连接的第二焊点。
114.其中，第一焊点和第二焊点的位于绝缘层表面的部分均为圆台结构，且沿芯片的层叠方向，圆台结构的横截面直径逐渐减小。
115.示例性地，步骤508可以包括：
116.第一步、在绝缘层表面形成设定图形的光刻胶。
117.第二步、在第一导电孔内、以及在第一导电孔周围没有光刻胶覆盖的绝缘层上形成第一焊点。
118.在本公开实施例中，第二步可以包括：
119.采用真空蒸镀金属薄膜工艺，以50
°
倾角的镀锅，在第一导电孔内、以及在第一导电孔周围没有光刻胶覆盖的绝缘层上，依次沉积ti、al、ti、au金属层，形成第一焊点；
120.采用ar等离子体轰击第一焊点，使得第一焊点的圆台结构的侧壁与圆台结构的底面之间的夹角为α，35
°
≤α＜45
°
。
121.第三步、在第二导电孔内、以及在第二导电孔周围没有光刻胶覆盖的绝缘层上形成第二焊点。
122.示例性地，第三步中形成第二焊点的过程与第二步中形成第一焊点的过程相同。本公开实施例在此不再赘述。
123.第四步、去除光刻胶。
124.可选地，第一焊点和第二焊点均为ti/al/ti/au层叠结构。
125.示例性地，第一焊点和第二焊点中第一层ti层的厚度为20nm，第二层al层的厚度为1000nm，第三层ti层的厚度为100nm，第四层au层的厚度为600nm。
126.步骤509、在绝缘层的除焊点的设置区域之外的所有区域上形成保护层，使得部分保护层包覆在第一焊点和第二焊点的圆台结构的侧壁上。
127.示例性地，步骤509可以包括：
128.采用pecvd法制备第一子层，第一子层为氧化硅层；
129.采用ald法在第一子层上制备第二子层，第二子层为氧化硅层；
130.采用ald法在第二子层上制备第三子层，第三子层为氧化铝层；
131.采用ald法在第三子层上制备第四子层，第四子层为氧化硅层；
132.采用pecvd法在第四子层上制备第五子层，第五子层为氧化硅层。
133.可选地，第一子层与第五子层的厚度相同，第二子层与第四子层的厚度相同，第一子层的厚度大于第二子层的厚度，第二子层的厚度大于第三子层的厚度。
134.示例性地，第一子层和第五子层的厚度为200nm，第二子层和第四子层的厚度为30nm，第三子层的厚度为20nm。
135.可选地，保护层的总厚度为400～1000nm。
136.步骤510、减薄衬底。
137.在本公开实施例中，减薄后的衬底的最终厚度约为60～120um，例如80um。在保证支撑强度的情况下，减少光线在衬底内的损失。
138.可选地，该制造方法还可以包括：
139.对衬底进行隐形切割划裂。
140.实际应用中，切割可以先利用隐形切割技术进行划裂，再劈开即可，有利于提高亮度。隐形切割时，可以从芯片的背面射入激光光子，激光波长可以为1024nm。
141.本公开实施例通过将焊点的位于绝缘层表面的部分均为圆台结构，圆台结构的侧壁为斜面，侧壁的角度更为平缓。则保护层与圆台结构的侧壁之间为斜面配合，接触面积更大，且紧密性更好，即使芯片在使用时有水汽等污染物，也难以从保护层与圆台结构的侧壁之间渗入，从而可以提高发光二极管芯片的可靠性。
142.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。