栅驱动器和包括该栅驱动器的显示装置的制作方法

栅驱动器和包括该栅驱动器的显示装置
1.本技术要求2020年7月24日提交的韩国专利申请第10-2020-0092561号的优先权以及所有权益，其内容通过引用整体并入本文。
技术领域
2.本公开涉及一种显示装置，并且更具体地，涉及一种栅驱动器和包括该栅驱动器的显示装置。


背景技术：

3.显示装置通常包括用于将数据信号供应到数据线的数据驱动器、用于将扫描信号供应到扫描线的扫描驱动器、用于将发射控制信号供应到发射控制线的发射驱动器以及连接到数据线、扫描线和发射控制线的像素。
4.扫描驱动器和发射驱动器可以包括产生扫描信号和发射控制信号的级。级可以包括多个晶体管和电容器，并且可以产生其中输入信号基于多个时钟信号而被偏移的输出信号。


技术实现要素：

5.在显示装置的扫描驱动器和发射驱动器的级中，当停止产生输出信号时，例如，当输出信号(栅信号、扫描信号或发射控制信号)以低电平输出时，级内的电容器可能由被供应到级的时钟信号重复地充电/放电，并且因此，由电容器产生的电流可能影响时钟信号的瞬变时间和波形。
6.本公开的实施例提供了一种栅驱动器，包括使用起始脉冲输出反相进位信号的第一级以及基于进位信号和反相进位信号而输出栅信号的第二级。
7.本公开的另一实施例提供了一种包括该栅驱动器的显示装置。
8.在本公开的实施例中，一种栅驱动器，包括：第一级和第二级。在这种实施例中，第一级和第二级中的每一个包括输出电路、第一输入端子、第二输入端子、第三输入端子，第一输出端子以及第二输出端子，输出电路基于第一节点的电压和第二节点的电压而输出扫描信号、进位信号和反相进位信号，扫描信号和进位信号从第一输出端子输出，反相进位信号从第二输出端子输出。在这种实施例中，第一级进一步包括：第一输入电路，第一输入电路基于起始脉冲和被供应到第一级的第二输入端子的信号而控制第一级的第一节点的电压和第一级的第二节点的电压。在这种实施例中，第二级进一步包括：第二输入电路，第二输入电路基于从第一级的输出电路供应的第一进位信号和第一反相进位信号以及被供应到第二级的第二输入端子的信号而控制第二级的第一节点的电压和第二级的第二节点的电压。在这种实施例中，第二级从属地连接到第一级。
9.根据实施例，第一输入电路可以包括：第一输入晶体管，连接在第一级的被供应有起始脉冲的第一输入端子和第一级的第一节点之间，并且包括连接到第一级的第二输入端子的栅电极；第二输入晶体管，连接在第一级的第二输入端子和第一级的第二节点之间，并
且具有连接到第一级的第一节点的栅电极；以及第三输入晶体管，连接在第一电源和第一级的第二节点之间，并且包括连接到第一级的第二输入端子的栅电极。
10.根据实施例，第二输入电路可以包括：第一晶体管，连接在第二级的被供应有第一进位信号的第一输入端子和第二级的第一节点之间，并且包括连接到第二级的第二输入端子的栅电极；以及第二晶体管，连接在第二级的被供应有第一反相进位信号的附加输入端子和第二级的第二节点之间，并且包括连接到第二级的第二输入端子的栅电极。
11.根据实施例，第一级和第二级中的每一个可以进一步包括：控制电路，控制电路基于被供应到第三输入端子的信号而控制第三节点的低电平电压；以及稳定电路，电连接在第一输入电路或第二输入电路与包括第四节点的输出电路之间，其中，稳定电路可以限制第一节点的压降量和第二节点的压降量。
12.根据实施例，输出电路可以包括：第四晶体管，连接在第一电源和第一输出端子之间，并且包括连接到第三节点的栅电极；第五晶体管，连接在第二电源和第一输出端子之间，并且包括连接到第四节点的栅电极；第六晶体管，连接在第四节点和第五节点之间，并且包括连接到第三输入端子的栅电极；第七晶体管，连接在第五节点和第三输入端子之间，并且包括连接到第六节点的栅电极；第八晶体管，连接在第二电源和第四节点之间，并且包括连接到第一节点的栅电极；第一电容器，连接在第五节点和第六节点之间，以及第二电容器，连接在第二电源和第四节点之间。
13.根据实施例，第二输出端子可以连接到第五节点。
14.根据实施例，第二输出端子可以连接到第四节点。
15.根据实施例，稳定电路可以包括：第十晶体管，连接在第一节点和第三节点之间，并且包括接收第一电源的电压的栅电极；以及第十一晶体管，连接在第二节点和第六节点之间，并且包括接收第一电源的电压的栅电极。
16.根据实施例，控制电路可以包括：第九晶体管，包括连接到第三输入端子的第一电极和连接到第三节点的栅电极；以及第三电容器，连接在第九晶体管的第二电极和第九晶体管的栅电极之间。
17.根据实施例，第一级和第二级中的每一个可以进一步包括：初始化电路，该初始化电路在初始化时段期间将第二电源的电压供应到第一节点。
18.根据实施例，第二级的初始化电路可以包括：第十二晶体管，连接在第二电源和第一节点之间，并且包括接收复位信号的栅电极。
19.根据实施例，第二级的初始化电路可以进一步包括：第十三晶体管，连接在第四节点和被供应有复位信号的第四输入端子之间，并且包括连接到第四输入端子或第一电源的栅电极。
20.根据实施例，第一级的初始化电路可以包括：第十二晶体管，连接在第二电源和第一节点之间，并且包括接收复位信号的栅电极。
21.根据实施例，第一级的初始化电路可以进一步包括：第十三晶体管，连接在第十二晶体管和第二电源之间，并且包括连接到第三输入端子的栅电极。
22.根据实施例，第二级的初始化电路可以包括：串联连接在第二电源和第一节点之间的第十二晶体管和第十三晶体管，以及串联连接在第一电源和第四节点之间的第十四晶体管和第十五晶体管。在这种实施例中，第十二晶体管的栅电极可以连接到第二输入端子
和第三输入端子中的一个，并且第十三晶体管的栅电极可以连接到第二输入端子和第三输入端子中的另一个。在这种实施例中，第十四晶体管的栅电极可以连接到第二输入端子和第三输入端子中的一个，并且第十五晶体管的栅电极可以连接到第二输入端子和第三输入端子中的另一个。
23.根据实施例，第一级和第二级可以在初始化时段期间同时输出具有高电平的扫描信号，第一级的第二输入端子和第二级的第三输入端子可以接收第一时钟信号，并且第一级的第三输入端子和第二级的第二输入端子可以接收第二时钟信号。
24.根据实施例，控制电路可以进一步包括：第十六晶体管，连接在第二电源和第九晶体管的第二电极之间，并且包括连接到第二节点的栅电极。
25.根据实施例，控制电路可以进一步包括：串联连接在第一输入端子和第九晶体管的栅电极之间的第十六晶体管和第十七晶体管，以及第十八晶体管，连接在第九晶体管的栅电极和第三节点之间，并且包括连接到第九晶体管的栅电极的栅电极。
26.根据实施例，控制电路可以进一步包括：第十九晶体管，连接在第二电源和第九晶体管的第二电极之间，并且包括连接到第二节点的栅电极。
27.在本公开的实施例中，一种显示装置，包括：像素；包括第一级和第二级的栅驱动器；以及数据驱动器，数据驱动器通过数据线将数据信号供应到像素。在这种实施例中，第一级和第二级中的每一个包括输出电路、第一输入端子、第二输入端子、第三输入端子、第一输出端子以及第二输出端子，输出电路基于第一节点的电压和第二节点的电压而输出扫描信号、进位信号和反相进位信号，扫描信号和进位信号从第一输出端子输出，反相进位信号从第二输出端子输出。在这种实施例中，第一级进一步包括：第一输入电路，第一输入电路基于起始脉冲和被供应到第一级的第二输入端子的信号而控制第一级的第一节点的电压和第一级的第二节点的电压。在这种实施例中，第二级进一步包括：第二输入电路，第二输入电路基于从第一级的输出电路供应的第一进位信号和第一反相进位信号以及被供应到第二级的第二输入端子的信号而控制第二级的第一节点的电压和第二级的第二节点的电压。在这种实施例中，第二级可以从属地连接到第一级。
28.栅驱动器和包括该栅驱动器的显示装置的实施例可以包括基于起始脉冲而输出进位信号和反相进位信号的第一级，以及基于进位信号和反相进位信号而输出扫描信号(和/或发射控制信号)的第二级。在这些实施例中，从第二级从属地连接并且顺序地输出扫描信号(和/或发射控制信号)的剩余级可以具有与第二级相同的结构。
29.因此，在这些实施例中，当输出第二级至第n(其中，n是大于2的整数)级中的每一个的对应的输出信号(进位信号和扫描信号)的低电平时，第二节点的电压可以稳定地维持在高电平处。
30.因此，可以在其中输出信号以低电平输出的时段期间有效地防止第一电容器的不期望的充电/放电操作，并且因此，可以减小用于取消充电/放电操作的功耗。在这些实施例中，可以防止或最小化由于电容器的充电/放电引起的等效阻抗的变化。因此，可以改善第一时钟信号、第二时钟信号和输出信号的上升/下降速度，并且可以减小电压脉动。
31.因此，在这些实施例中，栅驱动器(扫描驱动器和/或发射驱动器)可以被稳定地应用于高速驱动，并且可以改善显示装置的图像质量。
附图说明
32.通过参照附图进一步详细描述本公开的实施例，本公开的以上和其他特征将变得更明显，其中：
33.图1是图示根据实施例的显示装置的框图；
34.图2a是图示根据本公开的实施例的扫描驱动器(栅驱动器)的框图；
35.图2b是图示图2a的扫描驱动器的实施例的框图；
36.图3是图示图2a的扫描驱动器中所包括的第一级和第二级的实施例的电路图；
37.图4是图示用于驱动图3的第一级的信号的实施例的信号时序图；
38.图5是图示用于驱动图3的第二级的信号的实施例的信号时序图；
39.图6是图示在初始化时段中用于驱动图2a的扫描驱动器的信号的实施例的信号时序图；
40.图7是图示在初始化时段中用于驱动图2a的扫描驱动器的信号的可替代实施例的信号时序图；
41.图8是图示图3的第二级的可替代实施例的电路图；
42.图9是图示图3的第二级的另一可替代实施例的电路图；
43.图10是图示图3的第二级的又一可替代实施例的电路图；
44.图11是图示图3的第一级的可替代实施例的电路图；
45.图12是图示图2a的扫描驱动器中所包括的第一级和第二级的可替代实施例的电路图；
46.图13是图示用于驱动图12的第二级的信号的实施例的信号时序图；
47.图14是图示图12的第二级的可替代实施例的电路图；
48.图15是图示图12的第二级的另一可替代实施例的电路图；
49.图16是图示图12的第一级的可替代实施例的电路图；
50.图17是图示图2a的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图；
51.图18是图示用于驱动图17的第二级的信号的实施例的信号时序图；
52.图19是图示图17的第二级的可替代实施例的电路图；
53.图20是图示图17的第一级的可替代实施例的电路图；
54.图21是图示图2a的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图；
55.图22是图示用于驱动图21的第二级的信号的实施例的信号时序图；
56.图23是图示图21的第二级的可替代实施例的电路图；
57.图24是图示图21的第一级的可替代实施例的电路图；
58.图25是图示根据本公开的可替代实施例的扫描驱动器的框图；
59.图26是图示图25的扫描驱动器中所包括的第一级和第二级的实施例的电路图；
60.图27是图示在初始化时段中用于驱动图25的扫描驱动器的信号的实施例的信号时序图；
61.图28a和图28b是图示图26的第一级的可替代实施例的电路图；
62.图29是图示图26的第二级的可替代实施例的电路图；
63.图30是图示图25的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图；
64.图31是图示图25的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图；并且
65.图32是图示图25的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图。
具体实施方式
66.现在，将在下文中参照其中示出了各个实施例的附图更完全地描述本发明。然而，本发明可以以许多不同形式体现，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以使本公开将是透彻的和完整的，并且将向本领域技术人员完全地传达本发明的范围。贯穿全文，相同的附图标记指相同的元件。
67.将理解，当元件被称为在另一元件“上”时，它可以直接在该另一元件上，或者可以在它们之间存在中间元件。相反，当元件被称为“直接”在另一元件“上”时，不存在中间元件。
68.将理解，尽管术语“第一”、“第二”、“第三”等可以在本文用于描述各种元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应受这些术语限制。这些术语仅用于区分一个元件、部件、区域、层或区段与另一元件、部件、区域、层或区段。因此，下面讨论的第一元件、部件、区域、层或区段可以被称作第二元件、部件、区域、层或区段而不脱离本文的教导。
69.本文使用的术语仅是为了描述具体实施例的目的并且不意在限制。如本文所使用的，“一”、“该”和“至少一个”不表示数量的限制，并且意在包括单数和复数两者，除非上下文另外明确指示。例如，“一元件”具有与“至少一个元件”相同的含义，除非上下文另外明确指示。“至少一个”不应被解释为限于“一”。“或”意味着“和/或”。如本文所使用的，术语“和/或”包括关联的所列项中的一个或多个的任何和所有组合。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”规定了所述特征、区域、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、区域、整数、步骤、操作、元件、部件和/或其群组的存在或添加。
70.此外，诸如“下”或“底”以及“上”或“顶”的相对术语可以在本文用于描述如图中所图示的一个元件与另一元件的关系。将理解，除了图中所描绘的定向之外，相对术语意在包括装置的不同定向。例如，如果各图中的一幅图中的装置被翻转，则被描述为在其他元件“下”侧的元件将随后被定向在其他元件的“上”侧。因此，术语“下”可以取决于图的具体定向而包括“下”和“上”的定向两者。类似地，如果各图中的一幅图中的装置被翻转，则被描述为在其他元件“下面”或“下方”的元件将随后被定向在其他元件“上面”。因此，术语“下面”或“下方”可以包括上面和下面的定向两者。
71.考虑到所讨论的测量以及与具体量的测量相关联的误差(即，测量系统的限制)，如本文所使用的“大约”或“近似”包括所述值并且意味着在如由本领域普通技术人员所确定的具体值的可接受偏差范围内。例如，“大约”可以意味着在一个或多个标准偏差内或者在所述数值的
±
30％、20％、10％或5％内。
72.除非另外限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域普通技术人员通常所理解的含义相同的含义。将进一步理解，诸如那些在常用词典中限定的术语应被解释为具有与相关领域以及本公开的上下文中它们的含义一致的含义，并且将不以理想化或过度正式的意义解释，除非本文明确地如此限定。
73.下文中，将参照附图详细描述本公开的实施例。在附图中，相同的附图标记用于指示相同的部件，并且将省略或简化相同的部件的任何重复描述。
74.图1是图示根据实施例的显示装置的框图。
75.参照图1，显示装置1000的实施例可以包括像素单元100、扫描驱动器200(或第一栅驱动器)、发射驱动器300(或第二栅驱动器)、数据驱动器400以及时序控制器500。
76.在实施例中，扫描驱动器200和发射驱动器300可以由单个栅驱动器的部分定义。下文中，为了方便描述，将详细描述其中扫描驱动器200和发射驱动器300共同定义(或被共同称为)栅驱动器的实施例。
77.显示装置1000可以根据驱动条件而以各种驱动频率(图像刷新速率或屏幕刷新速率)显示图像。驱动频率是数据信号基本上写入像素px的驱动晶体管的频率。驱动频率也被称为例如屏幕扫描速率或屏幕刷新频率，并且表示显示屏幕刷新一秒的频率。显示装置1000可以根据各种驱动频率而显示图像。
78.像素单元100显示图像。像素单元100可以包括连接到数据线dl1至dlm、扫描线sl1至sln以及发射控制线el1至eln的像素px。像素px可以从外面接收第一驱动电源vdd、第二驱动电源vss和初始化电源的电压。
79.在这种实施例中，像素px可以根据像素电路结构而连接到至少一条扫描线sli、至少一条数据线dlj和至少一条发射控制线eli。像素px可以包括驱动晶体管、由n型晶体管和p型晶体管中的至少一个实现的多个开关晶体管以及发光元件。
80.时序控制器500可以从诸如外部图形装置的图像源接收输入控制信号和输入图像信号。时序控制器500基于输入图像信号而产生适用于像素单元100的操作条件的图像数据rgb，并且将图像数据rgb提供到数据驱动器400。时序控制器500可以基于输入控制信号而产生用于控制扫描驱动器200的驱动时序的第一控制信号scs、用于控制发射驱动器300的驱动时序的第二控制信号ecs以及用于控制数据驱动器400的驱动时序的第三控制信号dcs，并且可以将第一控制信号scs、第二控制信号ecs和第三控制信号dcs分别提供到扫描驱动器200、发射驱动器300和数据驱动器400。
81.扫描驱动器200可以从时序控制器500接收第一控制信号scs。扫描驱动器200可以响应于第一控制信号scs而将扫描信号供应到扫描线sl1至sln。第一控制信号scs可以包括用于扫描信号的起始脉冲和多个时钟信号。
82.发射驱动器300可以从时序控制器500接收第二控制信号ecs。发射驱动器300可以响应于第二控制信号ecs而将发射控制信号供应到发射控制线el1至eln。第二控制信号ecs可以包括用于发射控制信号的起始脉冲和多个时钟信号。
83.数据驱动器400可以从时序控制器500接收第三控制信号dcs。数据驱动器400可以响应于第三控制信号dcs而将图像数据rgb转换成模拟数据信号(数据电压)，并且将数据信号供应到数据线dl1至dlm。
84.在实施例中，如图1中所示，扫描驱动器200和发射驱动器300中的每一个可以是单
个配置，但是本公开不限于此。可替代地，扫描驱动器200可以包括分别供应不同波形的扫描信号中的至少一个的多个扫描驱动器。在实施例中，扫描驱动器200和发射驱动器300中的至少一部分可以集成到一个驱动电路或模块等中。
85.在实施例中，显示装置1000可以进一步包括电源。电源可以将用于驱动像素px的第一驱动电源vdd的电压和第二驱动电源vss的电压供应到像素单元100。
86.图2a是图示根据本公开的实施例的扫描驱动器(栅驱动器)的框图。
87.在图2a中，为了方便图示和描述，示出了四个级以及从其输出的扫描信号。
88.在图2a中，示出了栅驱动器的扫描驱动器200，但是栅驱动器的发射驱动器300可以具有与图2a中所示的扫描驱动器200的结构基本上相同的结构。
89.参照图2a，扫描驱动器200的实施例可以包括多个级st1至st4。级st1至st4可以分别连接到对应的扫描线sl1至sl4，并且可以基于时钟信号clk1和clk2而输出扫描信号。
90.第一级st1和第二级st2可以具有彼此不同的电路配置。第二级st2可以从属地连接到第一级st1。第三级st3可以从属地连接到第二级st2，并且第四级st4可以从属地连接到第三级st3。在这种实施例中，第一级st1至第四级st4可以彼此级联。第二级st2至第四级st4可以具有基本上彼此相同的配置。
91.在实施例中，扫描驱动器200的结构也可以被应用于参照图1所述的发射驱动器300。在这种实施例中，扫描线sl1至sl4可以被发射控制线替换。
92.级st1至st4中的每一个可以包括第一输入端子101和201、第二输入端子102和202、第三输入端子103和203、第四输入端子104和204、第一输出端子105和205以及第二输出端子106和206。在实施例中，第二级st2至第四级st4可以进一步包括第五输入端子208(或者附加输入端子)。
93.第一级st1的第一输入端子101可以接收起始脉冲ssp。第二级st2至第四级st4的第一输入端子201可以接收前一级的进位信号cr1至cr3。
94.第一级st1的第二输入端子102可以接收第一时钟信号clk1，并且第三输入端子103可以接收第二时钟信号clk2。
95.在实施例中，第2k级(其中，k是大于1的整数)的第二输入端子202可以接收第二时钟信号clk2，并且第三输入端子203可以接收第一时钟信号clk1。在这种实施例中，第2k 1级的第二输入端子202可以接收第一时钟信号clk1，并且第2k 1级的第三输入端子203可以接收第二时钟信号clk2。
96.在其中显示图像的正常驱动期间，第一时钟信号clk1和第二时钟信号clk2具有相同的周期以及彼此不重叠的相位。在一个实施例中，例如，第二时钟信号clk2可以被设置为从第一时钟信号clk1偏移大约半个周期的信号。
97.第四输入端子104可以接收复位信号rst。复位信号rst可以是全局信号或公共信号，并且可以被共同供应到所有级st1至st4。
98.输出信号out1至out4以及进位信号cr1至cr4可以输出到第一输出端子105和205。输出信号out1至out4以及进位信号cr1至cr4可以分别基本上彼此相同。在实施例中，输出信号out1至out4可以作为扫描信号被提供到第一扫描线sl1至第四扫描线sl4。
99.在实施例中，第一级st1中产生的第一进位信号cr1可以被供应到第二级st2的第一输入端子201。在这种实施例中，第二级st2中产生的第二进位信号cr2可以被供应到第三
级st3的第一输入端子201。
100.反相进位信号crb1至crb4可以输出到第二输出端子106和206。反相进位信号crb1至crb4可以分别具有与进位信号cr1至cr4的波形不同的波形。在实施例中，第一反相进位信号crb1可以被供应到第二级st2的第五输入端子208。在这种实施例中，第二反相进位信号crb2可以被供应到第三级st3的第五输入端子208。
101.在实施例中，级st1至st4接收第一电源(图3的vgl)的电压和第二电源(图3的vgh)的电压。第一电源的电压和第二电源的电压可以具有直流(dc)电压电平。第二电源的电压可以被设置为大于第一电源的电压。
102.在这种实施例中，第一级st1可以是接收起始脉冲ssp的初始级，并且第二级st2可以是除了第一级st1之外的级中的任何一级。
103.图2b是图示图2a的扫描驱动器的实施例的框图。
104.在图2b中，相同的附图标记用于与参照图2a所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。在实施例中，除了其中第一级st1不连接到扫描线的配置之外，图2b的扫描驱动器200a可以具有与图2a的扫描驱动器200的配置基本上相同或相似的配置。
105.参照图2b，扫描驱动器200a可以包括多个级st1至st4。
106.第一级st1和第二级st2可以具有彼此不同的电路配置。第二级st2至第四级st4可以具有基本上彼此相同的电路配置。
107.第一级st1的第一输出端子105可以电连接到第二级st2的第一输入端子201。第一级st1可以不输出栅信号(例如，扫描信号)，并且第二级st2可以连接到第一扫描线sl1且可以输出第一扫描信号(或输出信号out1)。在这种实施例中，第一级st1可以仅执行基于起始脉冲而产生被供应到第二级st2的第一进位信号cr1和第一反相进位信号crb1的功能。
108.在这种实施例中，扫描信号可以从具有相同结构的级输出，并且被供应到扫描线的扫描信号的波形可以是一致的。
109.图3是图示图2a的扫描驱动器中所包括的第一级和第二级的实施例的电路图。
110.参照图2a和图3，第一级st1和第二级st2的实施例可以分别包括输入电路11和21、输出电路12和22、控制电路14和24、稳定电路15和25以及初始化电路16和26。
111.在这种实施例中，第k级(其中，k是大于2的整数)可以具有与第二级st2相同的配置，并且将省略其任何重复详细描述。
112.第一时钟信号clk1可以被供应到第一级st1的第二输入端子102，并且第二时钟信号clk2可以被供应到第二级st2的第二输入端子202。
113.首先，将详细描述第一级st1。第一级st1可以包括第一输入电路11、第一输出电路12、第一控制电路14、第一稳定电路15和第一初始化电路16。
114.第一输入电路11可以基于被供应到第一输入端子101的起始脉冲ssp和被供应到第二输入端子102的第一时钟信号clk1而控制第一节点nn1的电压和第二节点nn2的电压。第一输入电路11可以包括第一晶体管t1(或第一输入晶体管)、第二晶体管t2(或第二输入晶体管)和第三晶体管t3(或第三输入晶体管)。
115.第一晶体管t1可以连接在第一输入端子101和第一节点nn1之间。第一晶体管t1可以包括连接到第二输入端子102的栅电极。当第一时钟信号clk1具有栅导通电平(例如，低
电平)时，第一晶体管t1可以导通以将第一输入端子101和第一节点nn1彼此电连接。
116.第二晶体管t2可以连接在第二输入端子102和第二节点nn2之间。第二晶体管t2可以包括连接到第一节点nn1的栅电极。第二晶体管t2可以基于第一节点nn1的电压而导通或关断。
117.在实施例中，第二晶体管t2可以包括彼此串联连接的多个子晶体管。子晶体管中的每一个可以包括共同连接到第一节点nn1的栅电极(例如，具有子晶体管的晶体管将被称为具有双栅结构的晶体管)。因此，在这种实施例中，可以最小化由于第二晶体管t2引起的电流泄漏。然而，这仅是示例性的，并且剩余晶体管中的至少一个以及第二晶体管t2可以具有双栅结构。
118.第三晶体管t3可以连接在第一电源vgl和第二节点nn2之间。第三晶体管t3的栅电极可以连接到第二输入端子102。当第一时钟信号clk1被供应到第二输入端子102时，第三晶体管t3可以导通以将第一电源vgl的电压供应到第二节点nn2。
119.第一输出电路12可以基于第一节点nn1的电压和第二节点nn2的电压而输出第一输出信号out1、第一进位信号cr1和第一反相进位信号crb1。第一电源vgl的电压可以与输出信号out1和out2的低电平相对应，并且第二电源vgh的电压可以与输出信号out1和out2的高电平相对应。输出信号out1和out2可以作为显示装置(例如，图1的显示装置1000)中的发射控制信号或扫描信号输出。
120.在实施例中，第一输出电路12可以包括第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和第八晶体管t8。第一输出电路12可以进一步包括第一电容器c1和第二电容器c2。
121.第四晶体管t4可以连接在第一电源vgl和第一输出端子105之间。第四晶体管t4的栅电极可以连接到第三节点nn3。第四晶体管t4可以响应于电连接到第一节点nn1的第三节点nn3的电压而导通或关断。当第四晶体管t4导通时，被供应到第一输出端子105的第一输出信号out1和第一进位信号cr1可以具有低电平(例如，n型晶体管的栅关断电压)。
122.第五晶体管t5可以连接在第二电源vgh和第一输出端子105之间。第五晶体管t5的栅电极可以连接到第四节点nn4。第五晶体管t5可以响应于电连接到第六节点nn6的第四节点nn4的电压而导通或关断。这里，当第五晶体管t5导通时，被供应到第一输出端子105的第一输出信号out1可以具有高电平(例如，n型晶体管的栅导通电压)。
123.第一电容器c1可以连接在第五节点nn5和第六节点nn6之间。
124.第六晶体管t6可以连接在第五节点nn5和第四节点nn4之间。第六晶体管t6的栅电极可以连接到第三输入端子103。第六晶体管t6可以响应于被供应到第三输入端子103的第二时钟信号clk2的栅导通电平(例如，低电平)而导通。
125.第七晶体管t7可以连接在第五节点nn5和第三输入端子103之间。第七晶体管t7的栅电极可以连接到第六节点nn6。第七晶体管t7可以响应于第六节点nn6的电压而导通或关断。
126.第八晶体管t8可以连接在第二电源vgh和第四节点nn4之间。第八晶体管t8的栅电极可以连接到第一节点nn1。第八晶体管t8可以响应于第一节点nn1的电压而导通或关断。
127.第二电容器c2可以连接在第二电源vgh和第四节点nn4之间。第二电容器c2可以充入被施加到第四节点nn4的电压并且稳定地维持第四节点nn4的电压。
128.第六晶体管t6至第八晶体管t8、第一电容器c1和第二电容器c2可以控制第四节点nn4的电压。第八晶体管t8可以基于第一节点nn1的电压而将第二电源vgh的电压供应到第四节点nn4。第六晶体管t6和第七晶体管t7可以基于被供应到第三输入端子103的第二时钟信号clk2而将通过第五节点nn5被供应到第二节点nn2的电压传输到第四节点nn4。
129.当第二节点nn2的电压具有高电平时，例如，第四节点nn4的电压可以稳定地具有栅关断电平(或高电平)，并且因此，第五晶体管t5可以完全关断。
130.在实施例中，第二输出端子106可以连接到第五节点nn5。因此，第五节点nn5的电压可以作为第一反相进位信号crb1被供应到第二级st2。
131.第一控制电路14可以基于被供应到第三输入端子103的信号而控制第三节点nn3的低电平的电压。在实施例中，第一控制电路14可以包括第九晶体管t9和第三电容器c3。
132.第九晶体管t9可以包括连接到第三输入端子103的第一电极和连接到第三节点nn3的栅电极。
133.第三电容器c3可以连接在第九晶体管t9的第二电极和第九晶体管t9的栅电极之间。
134.当第三节点nn3的电压具有低电平时(也就是说，当第一输出信号out1具有低电平时)，第一控制电路14可以通过根据第二时钟信号clk2的变化使用第三电容器c3的耦合而周期性地降低第三节点nn3的电压。
135.第一稳定电路15可以电连接在第一输入电路11和第一输出电路12之间。第一稳定电路15可以限制第一节点nn1的压降量和第二节点nn2的压降量。
136.在实施例中，当第三节点nn3的压降量是大的时(参见图4的2l)，第一稳定电路15可以用作电阻器。因此，即使第三节点nn3的电压变化是大的，也可以有效地防止第一晶体管t1的漏-源电压的幅度突然增加，并且可以保护连接到第一节点nn1的第一晶体管t1。
137.在实施例中，当第六节点nn6的电压由于第一电容器c1的耦合而大幅下降时，第一稳定电路15可以用作电阻器。因此，可以保护连接到第二节点nn2的第二晶体管t2和第三晶体管t3。
138.在实施例中，第一稳定电路15可以包括第十晶体管t10和第十一晶体管t11。
139.第十晶体管t10可以连接在第一节点nn1和第三节点nn3之间。第十晶体管t10的栅电极可以连接到第一电源vgl。因此，第十晶体管t10可以处于导通状态。因此，因为第一节点nn1的电压不低于第一电源vgl的电压，所以可以减轻可以被施加到第一晶体管t1的偏置应力。在一个实施例中，例如，第一节点nn1的电压可以等于或大于第一电源vgl的电压的绝对值与第十晶体管t10的阈值电压之和。
140.第十一晶体管t11可以连接在第二节点nn2和第六节点nn6之间。第十一晶体管t11的栅电极可以连接到第一电源vgl。因此，第十一晶体管t11可以处于导通状态。因此，因为第二节点nn2的电压不低于第一电源vgl的电压，所以可以减轻可以被施加到第二晶体管t2和第三晶体管t3的偏置应力。因此，可以保护第二晶体管t2和第三晶体管t3免受在第六节点nn6处的电压波动。在一个实施例中，例如，第二节点nn2的电压可以等于或大于第一电源vgl的电压的绝对值与第十一晶体管t11的阈值电压之和。
141.第一初始化电路16可以在初始化时段期间将第二电源vgh的电压供应到第一节点nn1。在实施例中，第一初始化电路16可以包括第十二晶体管t12。
142.第十二晶体管t12可以连接在第二电源vgh和第一节点nn1之间。第十二晶体管t12的栅电极可以连接到接收复位信号rst的第四输入端子104。当第十二晶体管t12导通时，第一节点nn1的电压可以被初始化为第二电源vgh的电压。
143.下文中，将详细描述第二级st2的配置。
144.第二级st2可以包括第二输入电路21、第二输出电路22、第二控制电路24、第二稳定电路25和第二初始化电路26。
145.第二输入电路21可以基于从第一级st1的第一输出电路12供应的第一进位信号cr1和第一反相进位信号crb1以及被供应到第二输入端子202的第二时钟信号clk2而控制第一节点n1的电压和第二节点n2的电压。第二输入电路21可以包括第一晶体管m1和第二晶体管m2。
146.第一晶体管m1可以连接在第一输入端子201和第一节点n1之间。第一晶体管m1的栅电极可以连接到第二输入端子202。第一晶体管m1的功能可以与第一输入电路11的第一晶体管t1的功能基本上相同。
147.第二晶体管m2可以连接在第五输入端子208和第二节点n2之间。第二晶体管m2的栅电极可以连接到第二输入端子202。也就是说，不同于第一级st1的第二节点nn2，第二节点n2的电压可以与第一反相进位信号crb1相对应。
148.第二输出电路22可以基于第一节点n1的电压和第二节点n2的电压而输出第二输出信号out2、第二进位信号cr2和第二反相进位信号crb2。
149.在实施例中，第二输出端子206可以连接到第五节点n5。因此，第五节点n5的电压可以作为第二反相进位信号crb2被供应到第三级st3。
150.因为第二输出电路22的配置和功能与第一输出电路12的配置和功能基本上相同，所以将省略其任何重复详细描述。在实施例中，第二输出电路22可以包括第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8。第二输出电路22可以进一步包括第一电容器c1和第二电容器c2。
151.第二控制电路24可以基于被供应到第三输入端子203的第一时钟信号clk1而控制第三节点n3的低电平的电压。在实施例中，第二控制电路24可以包括第九晶体管m9和第三电容器c3。因为第二控制电路24的配置和功能与第一控制电路14的配置和功能基本上相同，所以将省略其任何重复详细描述。
152.第二稳定电路25可以电连接在第二输入电路21和第二输出电路22之间。第二稳定电路25可以限制第一节点n1的压降量和第二节点n2的压降量。
153.因为第二稳定电路25的配置和功能与第一稳定电路15的配置和功能基本上相同，所以将省略其任何重复详细描述。在实施例中，第二稳定电路25可以包括第十晶体管m10和第十一晶体管m11。
154.下文中将参照图4和图5详细描述级st1和st2的操作和功能。
155.图4是图示用于驱动图3的第一级的信号的实施例的信号时序图。
156.参照图1、图3和图4，第一时钟信号clk1和第二时钟信号clk2以彼此不同的时序被供应。在一个实施例中，例如，第二时钟信号clk2被设置为从第一时钟信号clk1延迟或偏移半个周期(例如，一个水平时段)的信号。
157.起始脉冲ssp的高电平h(或高电压)可以与第二电源vgh的电压相对应，并且起始
脉冲ssp的低电平l(或低电压)可以与第一电源vgl的电压相对应。在一个实施例中，例如，第一电源vgl的电压可以是大约-8伏(v)，并且第二电源vgh的电压可以是大约10v。然而，这仅是示例性的，并且起始脉冲的电压电平不限于此。在这种实施例中，例如，第一电源vgl的电压和第二电源vgh的电压可以根据晶体管的类型和显示装置的使用环境等而被设置。
158.在实施例中，第三节点nn3的低电平l可以与通过将第十晶体管t10的阈值电压的绝对值和第一电源vgl的电压相加获得的值相似。然而，因为第十晶体管t10的阈值电压与第一电源vgl的电压相比非常小，所以假设第三节点nn3的低电平l、第一电源vgl的电压、起始脉冲ssp的低电平l以及栅信号的低电平l基本上彼此相同或相似。
159.此外，2-低电平2l可以是与第一电源vgl的电压的两倍相似的电压电平，也就是说，2
×
vgl。
160.在实施例中，起始脉冲ssp可以具有用于发射控制信号的输出的波形或者用于扫描信号的输出的波形。也就是说，在一个帧时段期间，起始脉冲ssp和第一输出信号out1可以与多个栅导通时段以及时钟信号clk1和clk2的栅关断时段重叠。
161.在这种实施例中，当供应时钟信号clk1和clk2时，第一电源vgl的电压(低电平l的电压或者栅导通电压)被供应到第二输入端子102和第三输入端子103中的每一个，并且当不供应时钟信号clk1和clk2时，第二电源vgh的电压(高电平h的电压或栅关断电压)被供应到第二输入端子102和第三输入端子103中的每一个。
162.在第一时间点t1、第二时间点t2和第三时间点t3处，起始脉冲ssp具有高电平h。在第四时间点t4、第五时间点t5和第六时间点t6处，起始脉冲ssp具有低电平l。
163.第一时钟信号clk1可以在第一时间点t1处被供应到第二输入端子102。第一晶体管t1和第三晶体管t3可以响应于第一时钟信号clk1而导通。
164.当第一晶体管t1导通时，起始脉冲ssp的高电平h可以被供应到第一节点nn1。因此，第一节点nn1的电压和第三节点nn3的电压可以改变为高电平h。因此，第八晶体管t8和第九晶体管t9可以由第三节点nn3的高电平h的电压关断。
165.当第三晶体管t3导通时，第一电源vgl的电压可以被供应到第二节点nn2并且可以通过第十一晶体管t11被供应到第六节点nn6。在第一时间点t1处，第七晶体管t7可以由第六节点nn6的低电平(例如，l)的电压导通，并且第二时钟信号clk2的高电平h可以被供应到第一电容器c1的一个端子(也就是说，第五节点nn5)。
166.此时，因为第六晶体管t6处于关断状态，所以第四节点nn4的电压可以维持第二电源vgh的电压(也就是说，高电平h)。
167.在第二时间点t2处，第二时钟信号clk2可以被供应到第三输入端子103。第六晶体管t6可以响应于第二时钟信号clk2而导通。因为第五节点nn5的电压可以在第二时间点t2处由第二时钟信号clk2降低，所以第六节点nn6的电压可以通过第一电容器c1的耦合而降低到2-低电平2l，并且可以通过第七晶体管t7和第六晶体管t6形成电流路径。因此，第四节点nn4的电压可以降低，并且第五晶体管t5可以由第四节点nn4的电压导通。
168.当第五晶体管t5导通时，第二电源vgh的电压可以被供应到第一输出端子105。因此，第一输出信号out1和第一进位信号cr1可以以高电平h输出。
169.在这种实施例中，因为第五节点nn5的电压由第二时钟信号clk2降低，所以低电平l的电压可以被供应到第二输出端子106。因此，第一反相进位信号crb1可以在第二时间点
t2处以低电平l输出。
170.此后，当停止第二时钟信号clk2的供应时，第五节点nn5的电压可以由第七晶体管t7改变为高电平，第七晶体管t7由于第六节点nn6的电压而处于导通状态。因此，第一反相进位信号crb1可以以高电平h输出。在图4中，第一反相进位信号crb1的波形可以与第五节点nn5的电压变化基本上相同。
171.在这种实施例中，当第二时钟信号clk2在第三时间点t3处再次被供应到第三输入端子103时，第六晶体管t6可以导通。第五节点nn5的电压可以由第七晶体管t7和第六晶体管t6之间的电流路径再次降低，并且低电平l的电压可以被供应到第二输出端子106。因此，第一反相进位信号crb1可以在第三时间点t3处再次以低电平l输出。
172.如上所述，在其中起始脉冲ssp以高电平h被供应的时段期间，第一反相进位信号crb1可以与第二时钟信号clk2的波形同步而重复高电平h和低电平l并且可以输出。此外，第一级st1可以根据起始脉冲ssp(也就是说，高电平h)的供应而输出高电平h的第一输出信号out1和第一进位信号cr1。此后，在第四时间点t4之前，起始脉冲ssp可以再次改变为低电平l。
173.在这种实施例中，因为第一时钟信号clk1和第二时钟信号clk2的相位不重叠(也就是说，第一时钟信号clk1的低电平l和第二时钟信号clk2的低电平l不重叠)，所以第五节点nn5和第一反相进位信号crb1的电压可以在第四时间点t4之后维持高电平h。
174.在第四时间点t4处，可以供应第一时钟信号clk1，并且第一晶体管t1和第三晶体管t3可以响应于第一时钟信号clk1而导通。
175.当第一晶体管t1导通时，起始脉冲ssp的低电平l可以被供应到第一节点nn1。第三节点nn3的电压可以通过处于导通状态的第十晶体管t10改变为低电平l。因此，第四晶体管t4可以在第四时间点t4处由第三节点nn3的低电平l的电压导通。
176.此时，因为与第一电源vgl的电压的幅度相似的幅度的低电平l被供应到第四晶体管t4的栅电极，所以通过第四晶体管t4输出到第一输出端子105的第一输出信号out1可以具有中间电平m。中间电平m可以高于第一电源vgl的电压。在一个实施例中，例如，中间电平m可以是大约vgl 2|vth|的电压，其中，vth表示阈值电压。
177.此外，第三节点nn3的低电平l的电压可以被供应到第九晶体管t9的栅电极以及第三电容器c3的一个端子。
178.在这种实施例中，在第四时间点t4处，第八晶体管t8可以由第一节点nn1的低电平l的电压导通。当第八晶体管t8导通时，第二电源vgh的电压可以被供应到第四节点nn4并且第五晶体管t5可以关断。此后，第四节点nn4的高电平h可以维持直至下一帧的第二时间点t2再次返回。
179.在第五时间点t5处，可以停止第一时钟信号clk1的供应。此时，第二晶体管t2可以由第一节点nn1的低电平l的电压而具有导通状态。因此，第一时钟信号clk1的高电平可以通过第二晶体管t2被供应到第二节点nn2，并且第二节点nn2的电压可以改变为高电平h。
180.此外，此后，在第六时间点t6处，第二时钟信号clk2可以再次被供应到第三输入端子103。在第六时间点t6处，第二时钟信号clk2可以由导通状态的第九晶体管t9供应到在第三电容器c3和第九晶体管t9之间的端子。因此，第三节点nn3的电压可以由于第三电容器c3的耦合而降低到2-低电平2l。
181.因此，因为2-低电平2l被供应到第四晶体管t4的栅电极，所以输出到第一输出端子105的第一输出信号out1和第一进位信号cr1可以在第六时间点t6处改变为低电平l。
182.此后，在其中第一输出信号out1和第一进位信号cr1具有低电平l的时段期间，第二节点nn2的电压可以根据第一时钟信号clk1而摆动。也就是说，如图4中所示，在第六时间点t6之后的时段中，第二节点nn2的电压可以由于由第一节点nn1的低电平l的电压导通的第二晶体管t2的影响而周期性地摆动。
183.在这种实施例中，如图4中所示，在第六时间点t6之后的时段中，第三节点nn3的电压可以由于由第三节点nn3的低电平l的电压导通的第九晶体管t9和由第二时钟信号clk2放电/充电的第三电容器c3的影响而周期性地降低到2-低电平2l。
184.图5是图示用于驱动图3的第二级的信号的实施例的信号时序图。
185.在图5中，相同的附图标记用于与参照图4所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。例如，可以理解，图4的第一时间点t1至第六时间点t6是与图5的第一时间点t1至第六时间点t6相同的时间点。
186.参照图3至图5，第二级st2可以基于第一进位信号cr1和第一反相进位信号crb1而操作。图5示出了根据起始脉冲ssp的第二级st2的操作以及第一级st1的输出。
187.在第一时间点t1处，第二级st2的第三节点n3的电压可以降低到2-低电平2l。也就是说，第三节点n3的电压可以由于由第三节点n3的低电平l的电压导通的第九晶体管m9和由第一时钟信号clk1充电/放电的第三电容器c3的影响(也就是说，第二控制电路24的操作)而根据第一时钟信号clk1的改变来摆动。
188.在第二时间点t2处，第二时钟信号clk2可以被供应到第二输入端子202。第一晶体管m1和第二晶体管m2可以响应于第二时钟信号clk2而导通。因此，第一进位信号cr1的高电平h可以被供应到第一节点n1，并且第一反相进位信号crb1的低电平l可以被供应到第二节点n2。
189.在第二时间点t2和第三时间点t3之间的第七时间点t7之前，停止第二时钟信号clk2的供应。如上所述，第一反相进位信号crb1可以具有与第二时钟信号clk2相同的波形。因此，即使第一反相进位信号crb1在第七时间点t7之前改变为高电平h，第二节点n2的电压也可以维持在低电平l处。
190.在第七时间点t7处，第一时钟信号clk1可以被供应到第三输入端子203。第六晶体管m6可以响应于第一时钟信号clk1而导通。因为第一级st1的第一输出电路12的操作和第二级st2的第二输出电路22的操作基本上彼此相同，所以将省略其任何重复详细描述。
191.第四节点n4的电压可以由在第七时间点t7处导通的第六晶体管m6和第七晶体管m7降低，并且第五晶体管m5可以由第四节点n4的电压导通。
192.当第五晶体管m5导通时，第二电源vgh的电压可以被供应到第一输出端子205。因此，第二输出信号out2和第二进位信号cr2可以以高电平h输出。
193.在这种实施例中，因为第五节点n5的电压由第一时钟信号clk1降低，所以低电平l的电压可以被供应到第二输出端子206。因此，第二反相进位信号crb2可以以低电平l输出。在其中第二节点n2的电压具有低电平l的时段(其包括第三时间点t3、第四时间点t4和第五时间点t5)中，第二反相进位信号crb2的波形可以与第五节点n5的电压变化基本上相同。
194.在第六时间点t6处，第二时钟信号clk2可以再次被供应到第二输入端子202，并且
第一晶体管m1和第二晶体管m2可以响应于第一时钟信号clk1而导通。
195.当第一晶体管m1导通时，第一进位信号cr1的低电平l可以被供应到第一节点n1。第三节点n3的电压可以通过导通状态的第十晶体管m10而改变为低电平l。因此，第四晶体管m4可以由第三节点n3的低电平l的电压导通。此时，因为与第一电源vgl的电压的幅度相似的幅度的低电平l被供应到第四晶体管m4的栅电极，所以输出到第一输出端子205的第二输出信号out2可以具有中间电平m。此外，第三节点n3的低电平l的电压可以被供应到第九晶体管m9的栅电极以及第三电容器c3的一个端子。
196.在这种实施例中，在第六时间点t6处，第八晶体管m8可以由第一节点n1的低电平l的电压导通。当第八晶体管m8导通时，第二电源vgh的电压可以被供应到第四节点n4并且第五晶体管m5可以关断。
197.此后，在第八时间点t8处，第一时钟信号clk1可以再次被供应到第三输入端子203。在第八时间点t8处，第一时钟信号clk1可以由导通状态的第九晶体管m9供应到在第三电容器c3和第九晶体管m9之间的端子。因此，第三节点n3的电压可以由于第三电容器c3的耦合而降低到2-低电平2l。
198.因此，因为2-低电平2l被供应到第四晶体管m4的栅电极，所以输出到第一输出端子205的第二输出信号out2和第二进位信号cr2可以改变为低电平l。
199.此后，由于由第三节点n3的低电平l的电压导通的第九晶体管m9和由第二时钟信号clk2充电/放电的第三电容器c3的影响，第三节点n3的电压可以在第六时间点t6之后的时段中周期性地降低到2-低电平2l。
200.在这种实施例中，如上所述，第二级st2可以输出其中第一输出信号out1被偏移的第二输出信号out2以及其中第一反相进位信号crb1被偏移的第二反相进位信号crb2。
201.在这种实施例中，被供应到第五输入端子208的第一反相进位信号crb1在第四时间点t4之后维持高电平h。因此，即使第二晶体管m2在第六时间点t6之后响应于第二时钟信号clk2而周期性地导通，高电平h的电压也可以仅被供应到第二节点n2。
202.因此，不同于第一级的第二节点nn2的电压变化，第二节点n2的电压可以在第六时间点t6之后的时段中维持在高电平h处，第二节点n2的电压和第六节点n6的电压可以分别维持在相对恒定的值处。
203.当具有与第二级st2相同的配置的剩余级输出对应的输出信号的低电平l时，第二节点n2的电压可以稳定地维持在高电平h处。
204.因此，在其中第二输出信号out2以低电平l输出的时段期间，有效地防止第一电容器c1的不期望的充电/放电操作，并且因此，可以减小用于取消充电/放电操作的功耗。在这种实施例中，通过防止或最小化由于第一电容器c1的充电/放电引起的等效阻抗的变化，可以改善第一时钟信号clk1、第二时钟信号clk2和输出信号(例如，out2和cr2)的上升/下降速度并且可以减小电压脉动。
205.因此，根据本公开的实施例的包括扫描驱动器的栅驱动器可以被稳定地应用于高速驱动，并且可以改善图像质量。
206.图6是图示在初始化时段中用于驱动图2a的扫描驱动器的信号的实施例的信号时序图，并且图7是图示在初始化时段中用于驱动图2a的扫描驱动器的信号的另一实施例的信号时序图。
207.参照图2a、图3、图6和图7，输出信号out1至out4可以在初始化时段p1期间以高电平h输出。
208.在实施例中，初始化电路16和26可以在初始化时段p1期间将第二电源vgh的电压供应到第一节点nn1和n1。初始化时段p1可以是其中显示装置1000被初始地驱动的时段，其是在像素px基本上被驱动之前的时段。初始化时段p1之前的所有信号可以具有接地电平gnd。在初始化时段p1期间，可以供应高电平h的起始脉冲ssp。
209.在实施例中，如图6中所示，可以在初始化时段p1期间供应低电平l的第一时钟信号clk1和第二时钟信号clk2。在一个实施例中，例如，其中第一时钟信号clk1和第二时钟信号clk2两者具有低电平l的初始化时段p1的长度可以被设置为比其中第一时钟信号clk1和/或第二时钟信号clk2具有低电平l的时段(例如，图4的第四时间点t4和第五时间点t5之间的时段)的长度长。
210.在这种实施例中，低电平l的复位信号rst可以在初始化时段p1中通过第四输入端子104和204被同时供应到第一级st1至第四级st4。
211.第一级st1的第十二晶体管t12与第二级st2的第十二晶体管m12和第十三晶体管m13可以由低电平l的复位信号rst导通。因此，第一节点nn1和n1的电压可以改变为高电平h。在初始化时段p1中，第一节点nn1和n1的电压可以初始化为高电平h，并且第二节点nn2和n2的电压可以初始化为低电平l。因此，在初始化时段p1中，扫描驱动器200中所包括的所有级st1至st4可以同时输出高电平h的扫描信号。
212.此后，当起始脉冲ssp转变为低电平l时，与第一时钟信号clk1或第二时钟信号clk2同步输出到扫描线sl1至sl4的输出信号out1至out4可以顺序地改变为低电平l。
213.在图6中，输出信号out1至out4一次从高电平h降低到低电平l，但是本公开不限于此。在一个实施例中，例如，输出信号out1至out4可以以如图4中所示的步进形式降低。
214.在实施例中，当显示图像时，初始化电路16和26不影响级st1和st2的操作，并且可以执行如图4和图5中所示的驱动。
215.在实施例中，如图3中所示，第一级st1的第一输出端子105可以连接到第二级st2的第一输入端子201，并且第一级st1的第二输出端子106可以连接到第二级st2的第五输入端子208。高电平h的第一进位信号cr1可以通过第二级st2的第一节点n1被供应到第三节点n3。类似地，高电平h的第二进位信号cr2可以被供应到所供应的第三级st3。
216.高电平h的进位信号可以由于级st1至st4的从属连接而由于在初始阶段的驱动处的电阻-电容(rc)延迟等而无法完全地传输到最后的级。在此情况下，第四晶体管m4和第五晶体管m5可以在预定级中同时导通。因此，可以降低输出信号的电压电平，并且可能出现诸如像素px发光的闪烁的异常发射现象。
217.在本公开的实施例中，初始化电路16和26在初始化时段p1期间将第二电源vgh的电压直接传输到第一节点nn1和n1，并且因此，高电平h的电压可以被立即供应到第一节点nn1和n1以及第三节点nn3和n3。因此，第四晶体管t4和m4可以在初始化时段p1期间完全关断，并且可以有效地防止由于像素px的无意发射引起的闪烁。
218.在实施例中，如图7中所示，可以在初始化时段p1期间供应高电平h的第一时钟信号clk1和第二时钟信号clk2。
219.在这种实施例中，除了初始化电路16和26之外的所有晶体管关断，并且因此，可以
有效地防止级st1至st4的不期望的操作以及不期望的电流流入/电流变化。在这种实施例中，第一节点nn1和n1可以由初始化电路16和26的导通而初始化为高电平h的电压。
220.图8是图示图3的第二级的可替代实施例的电路图。
221.在图8中，相同的附图标记用于与参照图3所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十三晶体管m13的配置之外，图8的第二级st2_1可以具有与图3的第二级st2的配置基本上相同或相似的配置。
222.参照图6和图8，第二级st2_1的实施例可以包括第二输入电路21、第二输出电路22、第二控制电路24、第二稳定电路25和第二初始化电路26a。
223.第二初始化电路26a可以在初始化时段p1期间将第二电源vgh的电压供应到第一节点n1。第二初始化电路26a可以包括第十二晶体管m12和第十三晶体管m13。
224.第十三晶体管m13可以连接在第四节点n4和第一电源vgl之间。在初始化时段p1中，第十三晶体管m13可以响应于复位信号rst而导通，并且第一电源vgl的电压可以被供应到第四节点n4。因此，第五晶体管m5可以导通，并且因此，高电平h的第二输出电压out2可以被供应到第一输出端子205。
225.第二级st2_1的驱动可以与参照图5所述的驱动基本上相同。
226.图9是图示图3的第二级的另一可替代实施例的电路图。
227.在图9中，相同的附图标记用于与参照图3所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十六晶体管m16的配置之外，图9的第二级st2_2可以具有与图3的第二级st2的配置基本上相同或相似的配置。
228.参照图5和图9，第二级st2_2的实施例可以包括第二输入电路21、第二输出电路22、第二控制电路24a、第二稳定电路25和第二初始化电路26。
229.在实施例中，第二控制电路24a可以包括第九晶体管m9、第三电容器c3和第十六晶体管m16。
230.第十六晶体管m16可以连接在第九晶体管m9的第二电极和第二电源vgh之间。第十六晶体管m16的栅电极可以连接到第二节点n2。
231.当第十六晶体管m16导通时，第二电源vgh的电压可以被供应到第九晶体管m9的第二电极。
232.也就是说，当第二级st2_2启动时(例如，图6的初始化时段p1)和/或当高电平h的第二输出信号out2输出时，第十六晶体管m16可以将第二电源vgh的电压稳定地供应到第九晶体管m9的第二电极以及第三电容器c3的一个端子。因此，当输出高电平h的第二输出信号out2时，第三节点n3的电压可以稳定地维持在高电平h处，并且第四晶体管m4可以具有完全关断状态。
233.第二控制电路24a也可以被应用于图9的第二级st2_1。
234.图10是图示图3的第二级的又一实施例的电路图。
235.在图10中，相同的附图标记用于与参照图3和图9所述的部件的相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了省略第十三晶体管m13之外，图10的第二级st2_3可以具有与图9的第二级st2_2的配置基本上相同或相似的配置。
236.参照图6和图10，第二级st2_3的实施例可以包括第二输入电路21、第二输出电路22、第二控制电路24a、第二稳定电路25和第二初始化电路26b。
237.在实施例中，因为第二初始化电路26b大体上操作以将高电平的电压供应到第一节点n1，所以第二初始化电路26b可以具有其中省略了图3和图9的第十三晶体管m13的配置。因此，可以减小扫描驱动器(栅驱动器)的制造成本和尺寸。
238.此外，第二初始化电路26b也可以被应用于图3的第二级st2和图9的第二级st2_2。
239.图11是图示图3的第一级的可替代实施例的电路图。
240.在图11中，相同的附图标记用于与参照图3所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十六晶体管t16的配置之外，图11的第一级st1_1可以具有与图3的第一级st1的配置基本上相同或相似的配置。
241.参照图4和图11，第一级st1_1的实施例可以包括第一输入电路11、第一输出电路12、第一控制电路14a、第一稳定电路15和第一初始化电路16。
242.在实施例中，第一控制电路14a可以包括第九晶体管t9、第三电容器c3和第十六晶体管t16。
243.第十六晶体管t16可以连接在第七节点nn7和第二电源vgh之间。第十六晶体管t16的栅电极可以连接到第二节点nn2。
244.当第十六晶体管t16导通时，第二电源vgh的电压可以被供应到第七节点nn7。
245.也就是说，当第一级st1_1启动时(例如，图6的初始化时段p1)和/或当高电平h的第一输出信号out1输出时，第十六晶体管t16可以将第二电源vgh的电压稳定地供应到第七节点nn7。因此，当输出高电平h的第一输出信号out1时，第三节点nn3的电压可以稳定地维持在高电平h处，并且第四晶体管t4可以具有完全关断的状态。
246.图12是图示图2a的扫描驱动器中所包括的第一级和第二级的可替代实施例的电路图。
247.在图12中，相同的附图标记用于与参照图3所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第二输出端子106a和206a之外，图12的第一级st1a和第二级st2a可以具有与图3的第一级st1和第二级st2的配置基本上相同或相似的配置。
248.参照图12，第一级st1a和第二级st2a的实施例可以分别包括输入电路11和21、输出电路12a和22a、控制电路14和24、稳定电路15和25以及初始化电路16和26。
249.第二级st2a的配置也可以被应用于第k级(其中，k是大于2的整数)。
250.在实施例中，第一输出电路12a可以连接到第一级st1a的第二输出端子106a。在一个实施例中，例如，第二输出端子106a可以连接到第四节点nn4。因此，第四节点nn4的电压可以作为第一反相进位信号crb1被供应到第二级st2a的第五输入端子208。
251.在这种实施例中，第二输出电路22a可以连接到第二级st2a的第二输出端子206a。在一个实施例中，例如，第二输出端子206a可以连接到第四节点n4。因此，第四节点n4的电压可以作为第二反相进位信号crb2输出。
252.图13是图示用于驱动图12的第二级的信号的实施例的信号时序图。
253.参照图12和图13，第一级st1a可以输出第一输出信号out1、第一进位信号cr1和第一反相进位信号crb1，并且第二级st2a可以输出第二输出信号out2、第二进位信号cr2和第二反相进位信号crb2。
254.第一反相进位信号crb1可以与第一级st1a的第四节点nn4的电压相对应。类似地，第二反相进位信号crb2可以与第二级st2a的第四节点n4的电压相对应。在这种实施例中，
可以去除在图5中所示的第二时间点t2和第六时间点t6之间的时段中的第一反相进位信号crb1和第二反相进位信号crb2的脉冲切换(摆动)。
255.因此，图12的级st1a和st2a可以比图3的级st1和st2具有减少更多的功耗。
256.图14是图示图12的第二级的可替代实施例的电路图。
257.在图14中，相同的附图标记用于与参照图3、图10和图12所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了其中省略了第十三晶体管m13的配置之外，图14的第二级st2a_1可以具有与图12的第二级st2a的配置基本上相同或相似的配置。
258.参照图6和图14，第二级st2a_1的实施例可以包括第二输入电路21、第二输出电路22a、第二控制电路24、第二稳定电路25和第二初始化电路26b。
259.在实施例中，第二初始化电路26b可以具有其中省略了图3和图9的第十三晶体管m13的配置。因此，可以减少扫描驱动器(栅驱动器)的制造成本。
260.此外，第二初始化电路26b也可以被应用于图15的第二级st2a_2。在另一可替代实施例中，图8的第二初始化电路26a也可以被应用于第二级st2a_1以替代第二初始化电路26b。
261.图15是图示图12的第二级的另一可替代实施例的电路图。
262.在图15中，相同的附图标记用于与参照图3、图9和图12所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十六晶体管m16的配置之外，图15的第二级st2a_2可以具有与图12的第二级st2a的配置基本上相同或相似的配置。
263.参照图5和图15，第二级st2a_2的实施例可以包括第二输入电路21、第二输出电路22a、第二控制电路24a、第二稳定电路25和第二初始化电路26。
264.在实施例中，第二控制电路24a可以包括第九晶体管m9、第三电容器c3和第十六晶体管m16。第十六晶体管m16可以连接在第九晶体管m9的第二电极和第二电源vgh之间。第十六晶体管m16的栅电极可以连接到第二节点n2。
265.因此，当输出高电平h的第二输出信号out2时，第三节点n3的电压可以稳定地维持在高电平h处，并且第四晶体管m4可以具有完全关断的状态。
266.第二控制电路24a也可以被应用于图14的第二级st2a_1。
267.图16是图示图12的第一级的可替代实施例的电路图。
268.在图16中，相同的附图标记用于与参照图3、图11和图12所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十六晶体管t16的配置之外，图16的第一级st1a_1可以具有与图12的第一级st1a的配置基本上相同或相似的配置。
269.参照图4和图16，第一级st1a_1的实施例可以包括第一输入电路11、第一输出电路12a、第一控制电路14a、第一稳定电路15和第一初始化电路16。
270.在实施例中，第一控制电路14a可以包括第九晶体管t9、第三电容器c3和第十六晶体管t16。
271.第十六晶体管t16可以连接在第七节点nn7和第二电源vgh之间。第十六晶体管t16的栅电极可以连接到第二节点nn2。因此，当输出高电平h的第一输出信号out1时，第三节点nn3的电压可以稳定地维持在高电平h处，并且第四晶体管t4可以具有完全关断的状态。
272.图17是图示图2a的扫描驱动器中所包括的第一级和第二级的另一可替代实施例
的电路图。
273.在图17中，相同的附图标记用于与参照图3所述的部件相同的部件，并且将省略或简化这些部件的任何重复详细描述。此外，除了控制电路14b和24b之外，图17的第一级st1b和第二级st2b可以具有与图3的第一级st1和第二级st2的配置基本上相同或相似的配置。
274.参照图17，第一级st1b和第二级st2b的实施例可以分别包括输入电路11和21、输出电路12和22、控制电路14b和24b、稳定电路15和25以及初始化电路16和26。
275.第二级st2b的配置也可以被应用于第k级(其中，k是大于2的整数)。
276.下文中，将详细描述第一级st1b。
277.第一控制电路14b可以包括第九晶体管t9、第三电容器c3、第十六晶体管t16、第十七晶体管t17和第十八晶体管t18。
278.第十六晶体管t16和第十七晶体管t17可以串联连接在第一输入端子101和第七节点nn7之间。第十六晶体管t16的栅电极可以连接到第二输入端子102，并且第十七晶体管t17的栅电极可以连接到第二电源vgl。
279.第十六晶体管t16可以响应于第一时钟信号clk1而导通，并且可以将起始脉冲ssp供应到第七节点nn7。
280.第十七晶体管t17可以执行与第一稳定电路15的第十晶体管t10基本上相同的功能。也就是说，第十七晶体管t17可以具有导通状态并且可以减小由于第七节点nn7的电压变化引起的第十六晶体管t16的偏置应力。根据实施例，可以省略第十七晶体管t17。
281.第十八晶体管t18可以连接在第七节点nn7和第三节点nn3之间。第十八晶体管t18的栅电极可以连接到第七节点nn7。
282.在一个实施例中，例如，第十八晶体管t18可以具有从第三节点nn3连接到第七节点nn7的二极管形状。因此，电流不从第七节点nn7流到第三节点nn3。因此，在第十八晶体管t18的其中第七节点nn7的电压高于第三节点nn3的电压的反向二极管连接状态中，第三节点nn3的电压可以维持相对恒定。
283.当高电平的信号被供应到第一输入端子101时，因为第十八晶体管t18用作反向二极管，所以第七节点nn7的电压不影响第三节点nn3。
284.第十八晶体管t18可以作为电荷泵操作。在一个实施例中，例如，第七节点nn7的由于第三电容器c3的耦合(充电/放电)而具有与交流(ac)电压相似的形式的电压可以通过第十八晶体管t18在第三节点nn3中转换成诸如dc电压的形式。
285.因此，尽管第七节点nn7的电压变化，但是第三节点nn3的电压可以由第十八晶体管t18的电荷泵操作而维持在恒定电平(例如，2-低电平)处。
286.第二级st2b可以包括第二输入电路21、第二输出电路22、第二控制电路24b、第二稳定电路25和第二初始化电路26。
287.第二控制电路24b可以包括第九晶体管m9、第三电容器c3、第十六晶体管m16、第十七晶体管m17和第十八晶体管m18。因为第九晶体管m9、第三电容器c3、第十六晶体管m16、第十七晶体管m17和第十八晶体管m18的配置和操作与第一控制电路14b的第九晶体管t9、第三电容器c3、第十六晶体管t16、第十七晶体管t17和第十八晶体管t18的配置和操作基本上相同，所以将省略其任何重复详细描述。
288.第十六晶体管m16和第十七晶体管m17可以连接在第一输入端子201和第七节点n7
之间。第十六晶体管m16的栅电极可以连接到第二输入端子202，并且第十七晶体管m17的栅电极可以连接到第二电源vgl。
289.第十八晶体管m18可以连接在第七节点n7和第三节点n3之间。第十八晶体管m18的栅电极可以连接到第七节点n7。
290.因此，尽管第七节点n7的电压变化，但是第三节点n3的电压可以由第十八晶体管m18的电荷泵操作而维持在恒定电平(例如，2-低电平)处。
291.图18是图示用于驱动图17的第二级的信号的实施例的信号时序图。
292.在图18中，相同的附图标记用于与参照图5所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了在第八时间点t8之后的第三节点n3的电压之外，图18的驱动可以与图5的时序图基本上相同或相似。
293.参照图17和图18，第一级st1b可以输出第一输出信号out1、第一进位信号cr1和第一反相进位信号crb1，并且第二级st2b可以输出第二输出信号out2、第二进位信号cr2和第二反相进位信号crb2。
294.下文中，将描述第二级st2b的驱动的实施例。在这种实施例中，从第一时间点t1至第六时间点t6的驱动可以与参照图5所述的驱动基本上相同。
295.如上所述，第二控制电路24b可以在第八时间点t8之后控制第三节点n3的电压。
296.如参照图5所述，第三电容器c3的充电/放电可以由在第八时间点t8之后被供应到第三输入端子203的第一时钟信号clk1的电压变化而重复，并且第七节点n7的电压波形可以根据第一时钟信号clk1而改变。
297.在这种实施例中，当第七节点n7的电压高于第三节点n3的电压时，因为第十八晶体管m18变为反向二极管连接状态，所以第三节点n3可以不受第七节点n7的电压变化的影响。因此，在第八时间点t8之后，第三节点n3的电压可以由于第四晶体管m4的寄生电容而维持2-低电平2l。
298.在这种实施例中，可以去除在图5中所示的第八时间点t8之后的时段中的第二级st2b的第三节点n3的电压的切换(摆动)。可以在具有与第二控制电路24b相同的第一控制电路14b的第一级st1b中执行相同的驱动。
299.因此，图17的级st1b和st2b可以比图3的级st1和st2具有减少更多的功耗。此外，低电平l的输出信号out1和out2可以稳定地输出，并且因此，可以改善图像质量。
300.图19是图示图17的第二级的可替代实施例的电路图。
301.在图19中，相同的附图标记用于与参照图3和图17所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十九晶体管m19之外，图19的第二级st2b_1可以具有与图17的第二级st2b的配置基本上相同或相似的配置。
302.参照图18和图19，第二级st2b_1的实施例可以包括第二输入电路21、第二输出电路22、第二控制电路24c、第二稳定电路25和第二初始化电路26。
303.在实施例中，第二控制电路24c可以包括第九晶体管m9、第三电容器c3、第十六晶体管m16、第十七晶体管m17、第十八晶体管m18和第十九晶体管m19。
304.第十九晶体管m19可以连接在第二电源vgh和第八节点n8之间。第九晶体管m9的一个电极和第三电容器c3的一个电极可以连接到第八节点n8。第十九晶体管m19的栅电极可以连接到第二节点n2。当第十九晶体管m19导通时，第二电源vgh的电压可以被供应到第八
节点n8。
305.当级st2b_1启动时和/或当高电平的第二输出信号out2输出时，第十九晶体管m19可以将第二电源vgh的电压稳定地供应到第二节点n8。在一个实施例中，例如，第八节点n8的电压可以在用于图像显示的操作之前初始化为第二电源vgh的电压。
306.根据实施例，第二初始化电路26可以由图8的第二初始化电路26a或图10的第二初始化电路26b替换。
307.图20是图示图17的第一级的可替代实施例的电路图。
308.在图20中，相同的附图标记用于与参照图3和图17所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十九晶体管t19之外，图20的第一级st1b_1可以具有与图17的第一级st1b的配置基本上相同或相似的配置。
309.参照图20，第一级st1b_1的实施例可以包括第一输入电路11、第一输出电路12、第一控制电路14c、第一稳定电路15和第一初始化电路16。
310.在实施例中，第一控制电路14c可以包括第九晶体管t9、第三电容器c3、第十六晶体管t16、第十七晶体管t17、第十八晶体管t18和第十九晶体管t19。
311.第十九晶体管t19可以连接在第二电源vgh和第八节点nn8之间。第九晶体管t9的一个电极和第三电容器c3的一个电极可以连接到第八节点nn8。第十九晶体管t19的栅电极可以连接到第二节点nn2。当第十九晶体管t19导通时，第二电源vgh的电压可以被供应到第八节点nn8。
312.当级st1b_1启动时和/或当高电平的第一输出信号out1输出时，第十九晶体管t19可以将第二电源vgh的电压稳定地供应到第八节点nn8。在一个实施例中，例如，第八节点nn8的电压可以在用于图像显示的操作之前初始化为第二电源vgh的电压。
313.图21是图示图2a的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图。
314.在图21中，相同的附图标记用于与参照图3、图12和图17所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第二输出端子106a和206a之外，图21的第一级st1c和第二级st2c可以具有与图17的第一级st1b和第二级st2b的配置基本上相同或相似的配置。
315.参照图21，第一级st1c和第二级st2c的实施例可以分别包括输入电路11和21、输出电路12a和22a、控制电路14b和24b、稳定电路15和25以及初始化电路16和26。
316.第二级st2的配置也可以被应用于第k级(其中，k是大于2的整数)。
317.在实施例中，第一级st1c的第二输出端子106a可以连接到第四节点nn4。在这种实施例中，第二级st2c的第二输出端子206a可以连接到第四节点n4。
318.图22是图示用于驱动图21的第二级的信号的实施例的信号时序图。
319.参照图21和图22，第一级st1c可以输出第一输出信号out1、第一进位信号cr1和第一反相进位信号crb1，并且第二级st2c可以输出第二输出信号out2、第二进位信号cr2和第二反相进位信号crb2。
320.在实施例中，第一反相进位信号crb1可以与第一级st1c的第四节点nn4的电压相对应。在这种实施例中，第二反相进位信号crb2可以与第二级st2c的第四节点n4的电压相对应。在这种实施例中，可以去除在图18中所示的第二时间点t2和第六时间点t6之间的时
段中的第一反相进位信号crb1和第二反相进位信号crb2的脉冲切换(摆动)。
321.因此，图21的级st1c和st2c可以比图3、图12和图17的级st1、st2、st1a、st2a、st1b和st2b具有减少更多的功耗。
322.图23是图示图21的第二级的可替代实施例的电路图。
323.在图23中，相同的附图标记用于与参照图3、图17、图19和图21所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十九晶体管m19之外，图23的第二级st2c_1可以具有与图21的第二级st2c的配置基本上相同或相似的配置。
324.参照图22和图23，第二级st2c_1的实施例可以包括第二输入电路21、第二输出电路22a、第二控制电路24c、第二稳定电路25和第二初始化电路26。
325.在实施例中，第二控制电路24c可以包括第九晶体管m9、第三电容器c3、第十六晶体管m16、第十七晶体管m17、第十八晶体管m18和第十九晶体管m19。
326.当级st2c_1启动时和/或当高电平的第二输出信号out2输出时，第十九晶体管m19可以将第二电源vgh的电压稳定地供应到第八节点n8。
327.根据实施例，第二初始化电路26可以由图8的第二初始化电路26a或图10的第二初始化电路26b替换。
328.图24是图示图21的第一级的可替代实施例的电路图。
329.在图24中，相同的附图标记用于与参照图3、图17、图20和图21所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第十九晶体管t19之外，图24的第一级st1c_1可以具有与图21的第一级st1c的配置基本上相同或相似的配置。
330.参照图24，第一级st1c_1的实施例可以包括第一输入电路11、第一输出电路12a、第一控制电路14c、第一稳定电路15和第一初始化电路16。
331.在实施例中，第一控制电路14c可以包括第九晶体管t9、第三电容器c3、第十六晶体管t16、第十七晶体管t17、第十八晶体管t18和第十九晶体管t19。
332.当级st1c_1启动时和/或当高电平的第一输出信号out1输出时，第十九晶体管t19可以将第二电源vgh的电压稳定地供应到第八节点nn8。
333.图25是图示根据本公开的可替代实施例的扫描驱动器的框图。
334.在图25中，相同的附图标记用于与参照图2a所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了接收复位信号rst的第四输入端子之外，图25的扫描驱动器200b可以具有与图2a的扫描驱动器200的配置基本上相同或相似的配置。
335.参照图25，扫描驱动器200b的实施例可以包括多个级st1至st4。级st1至st4可以分别连接到预定扫描线sl1至sl4，并且可以根据时钟信号clk1和clk2而输出扫描信号。
336.第一级st1和第二级st2可以具有彼此不同的电路配置。
337.级st1至st4中的每一个可以包括第一输入端子101和201、第二输入端子102和202、第三输入端子103和203、第一输出端子105和205以及第二输出端子106和206。也就是说，与上面参照图2a所述的实施例相比，在图25的级st1至st4中，可以去除用于接收图2a的复位信号rst的图2a的第四输入端子104和204。
338.因此，也可以省略用于产生复位信号的配置，并且可以进一步减小功耗。
339.图26是图示图25的扫描驱动器中所包括的第一级和第二级的实施例的电路图。
340.在图26中，相同的附图标记用于与参照图3所述的部件相同的部件，并且将省略这
些部件的任何重复详细描述。此外，除了初始化电路16a和26a之外，图17的第一级st1d和第二级st2d可以具有与图3的第一级st1和第二级st2的配置基本上相同或相似的配置。
341.参照图25和图26，第一级st1d和第二级st2d的实施例可以分别包括输入电路11和21、输出电路12和22、控制电路14和24、稳定电路15和25以及初始化电路16a和26a。
342.第二级st2d的配置也可以被应用于第k级(其中，k是大于2的整数)。
343.首先，将描述第一级st1d。
344.在实施例中，第一初始化电路16a可以包括第十二晶体管t12和第十三晶体管t13。第十二晶体管t12和第十三晶体管t13可以串联连接在第二电源vgh和第一节点nn1之间。第十二晶体管t12的栅电极可以连接到第二节点nn2，并且第十三晶体管t13的栅电极可以连接到第三输入端子103。
345.在其中第一时钟信号clk1和第二时钟信号clk2的相位不重叠的正常驱动期间，第一初始化电路16a不电连接第二电源vgh和第一节点nn1。第一初始化电路16a可以在初始化时段期间将第二电源vgh的电压供应到第一节点nn1。
346.下文中，将描述第二级st2d。
347.在实施例中，第二初始化电路26a可以包括第十二晶体管m12至第十五晶体管m15。
348.第十二晶体管m12和第十三晶体管m13可以串联连接在第二电源vgh和第一节点n1之间。第十二晶体管m12和第十三晶体管m13的栅电极可以分别连接到第二输入端子202和第三输入端子203中的不同的一个。在一个实施例中，例如，第十二晶体管m12的栅电极可以连接到第三输入端子203，并且第十三晶体管m13的栅电极可以连接到第二输入端子202。因此，在其中第一时钟信号clk1和第二时钟信号clk2的相位不重叠的正常驱动期间，第十二晶体管m12的导通时段与第十三晶体管m13的导通时段不重叠。
349.第十四晶体管m14和第十五晶体管m15可以串联连接在第四节点n4和第一电源vgl之间。第十四晶体管m14和第十五晶体管m15的栅电极可以分别连接到第二输入端子202和第三输入端子203中的不同的一个。在一个实施例中，例如，第十四晶体管m14的栅电极可以连接到第三输入端子203，并且第十五晶体管m15的栅电极可以连接到第二输入端子202。因此，在其中第一时钟信号clk1和第二时钟信号clk2的相位不重叠的正常驱动期间，第十四晶体管m14的导通时段与第十五晶体管m15的导通时段不重叠。
350.如上所述，扫描驱动器200b可以在没有复位信号的情况下包括在初始化时段中驱动的初始化电路16a和26a。
351.图27是图示在初始化时段中用于驱动图25的扫描驱动器的信号的实施例的信号时序图。
352.参照图25至图27，低电平l的第一时钟信号clk1和第二时钟信号clk2可以在初始化时段p1期间被供应。
353.在实施例中，初始化电路16a和26a可以在初始化时段p1期间将第二电源vgh的电压供应到第一节点nn1和n1。
354.第一初始化电路16a的第十二晶体管t12和第十三晶体管t13可以在初始化时段p1期间同时导通，并且第二电源vgh的电压可以被供应到第一节点nn1。
355.第二初始化电路26a的第十二晶体管m12和第十三晶体管m13也可以在初始化时段p1期间同时导通，并且第二电源vgh的电压可以被供应到第一节点n1。第十四晶体管m14和
第十五晶体管m15也可以在初始化时段p1期间同时导通，并且第一电源vgl的电压可以被供应到第四节点n4。
356.在这种实施例中，如上所述，第一节点n1的电压可以在没有复位信号的情况下在初始化时段p1期间初始化为高电平h。
357.图28a和图28b是图示图26的第一级的可替代实施例的电路图。
358.除了初始化电路之外，图28a和图28b的第一级st1d_1和st1d_2可以具有与图26的第一级st1d的配置基本上相同或相似的配置。
359.参照图28a，第一级st1d_1的实施例可以包括第一输入电路11、第一输出电路12、第一控制电路14和第一稳定电路15。在这种实施例中，第一级st1d_2不包括初始化电路，并且可以省略第一级st1d_1的初始化时段的操作。
360.参照图28b，第一级st1d_2的可替代实施例可以包括第一输入电路11、第一输出电路12、第一控制电路14、第一稳定电路15和第一初始化电路16b。
361.在这种实施例中，第一初始化电路16b可以仅包括第十二晶体管t12。也就是说，可以去除图26的第十三晶体管t13，并且可以实现更简单结构的第一级st1d_1。
362.图29是图示图26的第二级的可替代实施例的电路图。
363.参照图29，第二级st2d_1的实施例可以包括第二输入电路21、第二输出电路22、第二控制电路24和第二稳定电路25。
364.在这种实施例中，可以在第二级st2d_1中省略初始化电路。
365.在实施例中，第二级st2d_1中的第二输出电路22可以被图12的第二输出电路22a替换。此外，第二控制电路24可以被图15的第二控制电路24a、图17的第二控制电路24b或图19的第二控制电路24c替换。
366.图30是图示图25的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图。
367.在图30中，相同的附图标记用于与参照图3、图12和图26所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第二输出端子106a和206a之外，图30的第一级st1d_3和第二级st2d_3可以具有与图26的第一级st1d和第二级st2d的配置基本上相同或相似的配置。
368.参照图30，在实施例中，第一级st1d_3的第二输出端子106a可以连接到第四节点nn4。在这种实施例中，第二级st2d_3的第二输出端子206a可以连接到第四节点n4。因此，可以执行与图13的时序图的驱动相似的驱动。
369.图31是图示图25的扫描驱动器中所包括的第一级和第二级的另一可替代实施例的电路图。
370.在图31中，相同的附图标记用于与参照图3、图17和图26所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了控制电路14b和24b之外，图31的第一级st1d_4和第二级st2d_4可以具有与图26的第一级st1d和第二级st2d的配置基本上相同或相似的配置。
371.参照图31，第一级st1d_4的实施例可以包括第一控制电路14b，并且第二级st2d_4的实施例可以包括第二控制电路24b。因此，可以执行与图18的时序图的驱动相似的驱动。
372.图32是图示图25的扫描驱动器中所包括的第一级和第二级的另一可替代实施例
的电路图。
373.在图32中，相同的附图标记用于与参照图3、图17、图21和图26所述的部件相同的部件，并且将省略这些部件的任何重复详细描述。此外，除了第二输出端子106a和206a之外，图31的第一级st1d_5和第二级st2d_5可以具有与图30的第一级st1d_4和第二级st2d_4的配置基本上相同或相似的配置。
374.参照图32，在实施例中，第一级st1d_5的第二输出端子106a可以连接到第四节点nn4。在这种实施例中，第二级st2d_5的第二输出端子206a可以连接到第四节点n4。因此，可以执行与图22的时序图的驱动相似的驱动。
375.如上所述，根据本公开的实施例的栅驱动器和包括该栅驱动器的显示装置可以包括基于起始脉冲而输出进位信号和反相进位信号的第一级以及基于进位信号和反相进位信号而输出扫描信号(和/或发射控制信号)的第二级。在这些实施例中，从属地从第二级连接并且顺序地输出扫描信号(和/或发射控制信号)的剩余级可以具有与第二级相同的结构。
376.因此，在这些实施例中，当输出第二级至第n(其中，n是大于2的整数)级中的每一个的对应的输出信号(进位信号和扫描信号)的低电平时，第二节点的电压可以稳定地维持在高电平处。
377.因此，在这些实施例中，可以在其中输出信号以低电平输出的时段期间有效地防止第一电容器的不期望的充电/放电操作，并且因此，可以减小用于取消充电/放电操作的功耗。在这些实施例中，通过防止或最小化由于电容器的充电/放电引起的等效阻抗的变化，可以改善第一时钟信号、第二时钟信号和输出信号的上升/下降速度并且可以减小电压脉动。
378.因此，在这些实施例中，栅驱动器(扫描驱动器和/或发射驱动器)可以被稳定地应用于高速驱动，并且可以改善显示装置的图像质量。
379.本发明不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以使本公开将是透彻的和完整的，并且将向本领域技术人员完全地传达本发明的构思。
380.虽然已经参照本发明的实施例具体地示出和描述了本发明，但是本领域普通技术人员将理解，可以在其中在形式和细节上进行各种变化而不脱离如由所附权利要求限定的本发明的精神或范围。