一种通用输入输出接口防漏电电路、芯片和电子设备的制作方法

1.本发明实施例涉及电路技术领域，尤其涉及一种通用输入输出接口防漏电电路、芯片和电子设备。


背景技术：

2.芯片通常需要依赖gpio（general-purpose input/output，通用输入输出）接口与pad端相连，以实现数据的传输，这里，pad端通常指的是电路板的布线区。在芯片的电源信号端没有电的情况下，会有大电流流过gpio接口，因此，需要为gpio接口设置防漏电电路。然而现有的gpio接口防漏电电路的可靠性较差。


技术实现要素：

3.本发明实施例提供一种通用输入输出接口防漏电电路、芯片和电子设备，以解决现有的gpio接口防漏电电路的可靠性较差的问题。
4.为解决上述问题，本发明是这样实现的：第一方面，本发明实施例提供了一种通用输入输出接口防漏电电路，包括：驱动电路，与第一节点连接，所述驱动电路用于向所述第一节点提供驱动信号；上下拉控制电路，与第二节点连接，所述上下拉控制电路用于拉高所述第二节点的电位或拉低所述第二节点的电位；衬底选择电路，与电源信号线、参考信号线、衬底选择信号端和所述第二节点连接，所述驱动电路和所述上下拉控制电路均包括开关管，所述衬底选择电路与目标开关管的衬底连接，所述目标开关管为至少部分所述开关管，所述衬底选择电路用于根据所述电源信号线提供的电源信号和所述第二节点的信号生成衬底选择信号，并将所述衬底选择信号通过所述衬底选择信号端提供至所述目标开关管的衬底；所述第一节点和所述第二节点连接，所述第一节点和所述第二节点中的一者为输入节点，另一者为输出节点。
5.在一些实施例中，所述驱动电路还与驱动控制信号端连接，所述驱动控制信号端包括第一驱动控制端、第二驱动控制端、第三驱动控制端和第四驱动控制端；所述驱动电路包括：第一p型开关管，控制端与所述第一驱动控制端连接，第一极与所述电源信号线连接，第二极与所述第一节点连接；第二p型开关管，控制端与所述第二驱动控制端连接，第一极与所述电源信号线连接，第二极与所述第一节点连接；第一n型开关管，控制端与所述第三驱动控制端连接，第一极与所述第一节点连接，第二极与所述参考信号线连接；第二n型开关管，控制端与所述第四驱动控制端连接，第一极与所述第一节点连接，第二极与所述参考信号线连接。
6.在一些实施例中，所述衬底选择电路包括：第三p型开关管，控制端与第三节点连接，第一极与所述电源信号线连接，第二极与第四节点连接；第四p型开关管，控制端与第一固定信号端连接，第一极与所述电源信号线连接，第二极与第五节点连接；第五p型开关管，控制端与所述第二节点连接，第一极与所述第五节点连接，第二极与第六节点连接；第六p型开关管，控制端与所述第五节点连接，第一极与所述第六节点连接，第二极与所述第二节点连接；第七p型开关管，控制端与所述第五节点连接，第一极与所述第二节点连接，第二极与第七节点连接；第八p型开关管，控制端与所述第七节点连接，第一极与所述第五节点连接，第二极与所述第六节点连接；第九p型开关管，控制端与所述第六节点连接，第一极与所述第五节点连接，第二极与所述第六节点连接；第三n型开关管，控制端与所述第三节点连接，第一极与所述第四节点连接，第二极与所述参考信号线连接；第四n型开关管，控制端与所述第四节点连接，第一极与所述第七节点连接，第二极与所述参考信号线连接；第五n型开关管，控制端与输出使能关联信号端连接，第一极与所述第七节点连接，第二极与所述参考信号线连接；所述第三节点与反向信号端连接，所述反向信号端连用于提供与上拉控制信号或下拉控制信号相反的反向信号；所述第六节点与所述衬底选择信号端连接，并向所述衬底选择信号端提供衬底选择信号；所述衬底选择信号端还与所述第五p型开关管、所述第六p型开关管、所述第七p型开关管、所述第八p型开关管和所述第九p型开关管的衬底连接。
7.在一些实施例中，所述第一p型开关管和所述第二p型开关管的衬底与所述衬底选择信号端连接。
8.在一些实施例中，所述上下拉控制电路包括上拉子电路和下拉子电路；所述上拉子电路包括：第十p型开关管，控制端与所述上拉控制信号端连接，第一极与所述电源信号线连接，第二极与所述第二节点连接；所述下拉子电路包括：第六n型开关管，控制端与所述下拉控制信号端连接，第一极与所述第二节点连接，第二极与所述参考信号线连接。
9.在一些实施例中，所述上下拉控制电路还包括安全控制子电路，所述安全控制子电路连接于所述第十p型开关管的第二极和所述第二节点之间；所述安全控制子电路包括：第十一p型开关管，控制端与所述第七节点连接，第一极与所述第十p型开关管的第二极连接，第二极与所述第二节点连接；所述第十一p型开关管的衬底与所述衬底选择信号端连接。
10.在一些实施例中，还包括防护电路，所述第一节点和所述第二节点之间通过所述
防护电路连接。
11.在一些实施例中，所述防护电路包括：防护电阻，连接于所述第一节点和所述第二节点之间；第十二p型开关管，控制端与第二固定信号端连接，第一极与所述电源信号线连接，第二极与所述第一节点连接；第七n型开关管，控制端与所述第一固定信号端连接，第一极与所述第一节点连接，第二极与所述参考信号线连接；第八n型开关管，控制端与所述第一固定信号端连接，第一极与所述第二节点连接，第二极与所述参考信号线连接。
12.第二方面，本发明实施例还提供一种芯片，包括第一方面中任一项所述的通用输入输出接口防漏电电路。
13.第三方面，本发明实施例还提供一种电子设备，包括上述的芯片。
14.在本发明实施例中，包括驱动电路、上下拉控制电路和衬底选择电路，通过设置衬底选择电路，并利用衬底选择电路控制驱动电路和上下拉控制电路中的目标开关管的衬底的电位，从而能够为目标开关管提供正确的衬底电压，以提供良好的衬底偏置，有助于提高防漏电电路的可靠性。
附图说明
15.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
16.图1是本发明一实施例提供的芯片连接示意图；图2是本发明一实施例提供的gpio接口防漏电电路的整体结构图；图3是本发明一实施例提供的gpio接口防漏电电路的电路图；图4是本发明一实施例提供的衬底选择电路的电路图。
具体实施方式
17.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
18.本发明实施例中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，本技术中使用“和/或”表示所连接对象的至少其中之一，例如a和/或b和/或c，表示包含单独a，单独b，单独c，以及a和b都存在，b和c都存在，a和c都存在，以及a、b和c都存在的7种情况。
19.本发明提供了一种gpio接口防漏电电路。
20.本实施例的技术方案可以应用于芯片的gpio接口，以实现防漏电功能，如图1所示，需要理解的是，每一电路板上可能会设置多个芯片101，芯片101通过gpio接口与电路板（即pad端）连接，部分芯片101会公用外部总线102，当某一芯片a关闭时，需要保证没有动态漏电流流过该芯片a，因此，需要设置相应的gpio接口防漏电电路。
21.如图2所示，在一个实施例中，该gpio接口防漏电电路包括驱动电路、上下拉控制电路和衬底选择电路。
22.驱动电路与电源信号线vddio、参考信号线rs、驱动控制信号端和第一节点n1连接，驱动电路用于在驱动控制信号端提供的驱动控制信号的控制下，将电源信号线vddio提供的电源信号转换为驱动信号，并将驱动信号提供至第一节点n1。
23.上下拉控制电路与电源信号线vddio、参考信号线rs、上拉控制信号端pu、下拉控制信号端pd和第二节点n2连接，上下拉控制电路用于在上拉控制信号端pu提供的上拉控制信号的控制下根据电源信号线vddio提供的电源信号生成上拉信号，并将上拉信号提供至第二节点n2，以拉高第二节点n2的电位。参考信号线rs用于提供一个低点位的参考信号，在一些实施例中，参考信号线rs可以接地处理。
24.上下拉控制电路也可以在下拉控制信号端pd提供的下拉控制信号的控制下，拉低第二节点n2的电位。
25.驱动电路和上下拉控制电路均包括开关管，开关管具体可以选择场效应晶体管等开关管，示例性的，以是mos管（金属-氧化物半导体场效应晶体管），进一步的，开关管具体可以是p型开关管（pmos，正沟道mos管），也可以是n型开关管（nmos，负沟道mos管）。
26.每一开关管均包括控制极、第一极和第二极，其中，控制极也可以称作开关管的栅极，第一极和第二极中的一者为开关管的源极，另一者为开关管的漏极。一般来说，开关管的源极和漏极是对称设置且可以互换的。在一些实施例中，为了保护开关管，会在第一极和第二极之间设置一个二极管，以保证电流单向流动，此时，开关管的源极和漏极无法互换，电流方向由源极流向漏极。
27.本实施例中，仅以各开关管的第一极为源极，第二极为漏极做示例性说明。
28.衬底选择电路与电源信号线vddio、参考信号线rs、衬底选择信号端ss和第二节点n2连接，衬底选择电路与至少部分开关管的衬底连接，衬底选择电路用于生成衬底选择信号，并将衬底选择信号通过衬底选择信号端ss提供至开关管的衬底。
29.本实施例中，第一节点n1和第二节点n2连接，这里，第一节点n1和第二节点n2可以直接连接，也可以通过其他电路间接电连接，如图2所示，示例性的，可以是通过防护电路连接。需要理解的是，gpio接口可以实现输入或输出功能，因此，其信号传递方向并非固定的，其中，第一节点n1和第二节点n2中的一者为输入节点，另一者为输出节点。
30.在本发明实施例中，包括驱动电路、上下拉控制电路和衬底选择电路，通过设置衬底选择电路，并利用衬底选择电路控制驱动电路和上下拉控制电路中的目标开关管的衬底的电位，从而能够为目标开关管提供正确的衬底电压，以提供良好的衬底偏置，有助于提高防漏电电路的可靠性。
31.如图3所示，在一些实施例中，驱动控制信号端包括第一驱动控制端pg1、第二驱动控制端pg2、第三驱动控制端ng1和第四驱动控制端ng2。
32.请继续参阅图3，驱动电路包括：第一p型开关管pm1，控制端与第一驱动控制端pg1连接，第一极与电源信号线vddio连接，第二极与第一节点n1连接；第二p型开关管pm2，控制端与第二驱动控制端pg2连接，第一极与电源信号线vddio连接，第二极与第一节点n1连接；第一n型开关管nm1，控制端与所述第三驱动控制端ng1连接，第一极与所述第一节点n1连接，第二极与所述参考信号线rs连接；第二n型开关管nm2，控制端与所述第四驱动控制端ng2连接，第一极与所述第一节点n1连接，第二极与所述参考信号线rs连接。
33.本实施例中，驱动电路用于向第一节点n1提供驱动信号，本实施例中，通过两组级联的驱动子电路以提供三种不同的驱动信号。具体的，第一p型开关管pm1和第一n型开关管nm1构成第一驱动子电路，第二p型开关管pm2和第二n型开关管nm2构成第二驱动子电路。在驱动控制信号端提供的驱动信号的控制下，当第一驱动子电路中的两个开关管导通时，能够提供一种大小的驱动信号，当第二驱动子电路工作时，能够提供又一驱动信号，当第一驱动子电路和第二驱动子电路同时工作时，又能够提供一种不同大小的驱动信号。
34.需要注意的是，一般来说，pm当栅极电压处于低电平时，pm的源极和漏极导通，而nm当栅极处于高电平时导通，因此，需要控制不同的开关管导通时，需要使用相应的控制信号。示例性的，为了控制第一p型开关管pm1导通，需要通过第一驱动控制端pg1提供低电平的控制信号，为了控制第一n型开关管nm1导通，需要通过第三驱动控制端提供高电平的控制信号。实施时，需要根据所需的导通或截止状态提供相应的控制信号，本实施例中对信号的高低电平不再赘述。
35.实施时，当今需要一种驱动信号时，可以仅设置一级驱动子电路，当需要提供更多的驱动信号时，可以根据需要设置更多级驱动子电路，此处不做进一步限定。
36.如图4所示，在一些实施例中，衬底选择电路包括：第三p型开关管pm3，控制端与第三节点n3连接，第一极与电源信号线vddio连接，第二极与第四节点n4连接；第四p型开关管pm4，控制端与第一固定信号端ti1连接，第一极与电源信号线vddio连接，第二极与第五节点n5连接。
37.第五p型开关管pm5，控制端与第二节点n2连接，第一极与第五节点n5连接，第二极与第六节点n6连接；第六p型开关管pm6，控制端与第五节点n5连接，第一极与第六节点n6连接，第二极与第二节点n2连接；第七p型开关管pm7，控制端与第五节点n5连接，第一极与第二节点n2连接，第二极与第七节点n7连接；第八p型开关管pm8，控制端与第七节点n7连接，第一极与第五节点n5连接，第二极与第六节点n6连接；第九p型开关管pm9，控制端与第六节点n6连接，第一极与第五节点n5连接，第二极与第六节点n6连接；第三n型开关管nm3，控制端与第三节点n3连接，第一极与第四节点n4连接，第二极与参考信号线rs连接；
第四n型开关管nm4，控制端与第四节点n4连接，第一极与第七节点n7连接，第二极与参考信号线rs连接；第五n型开关管nm5，控制端与输出使能关联信号端oe连接，第一极第七节点n7与连接，第二极与参考信号线rs连接。
38.第三节点n3与反向信号端连接，反向信号端连用于提供与上拉控制信号或下拉控制信号相反的反向信号；第六节点n6与衬底选择信号端ss连接，并向衬底选择信号端ss提供衬底选择信号；衬底选择信号端ss还与第五p型开关管pm5、第六p型开关管pm6、第七p型开关管pm7、第八p型开关管pm8和第九p型开关管pm9的衬底连接。
39.本实施例中，衬底选择电路用于向开关管的衬底提供电信号，这样，无论是否有电源信号，都能使相应的pm的衬底始终位于高电位，从而避免pm的漏级和衬底的pn结导通，从而提高对于pm的保护效果。
40.如图3所示，第一p型开关管pm1和第二p型开关管pm2的衬底与衬底选择信号端ss连接，各nm的衬底接地，第三p型开关管pm3的衬底与源极连接，第四p型开关管pm4的衬底与第二极连接。
41.第四p型开关管pm4作为开关使用，其控制端连接的第一固定信号端ti1提供一固定的信号，本实施例中，具体为一个低电平的信号，从而使得第四p型开关管pm4保持常开状态。这样，能够将电源信号通过第四p型开关管pm4提供至第五p型开关管pm5的第一极、第八p型开关管pm8的第一极、第九p型开关管pm9的第一极、第六p型开关管pm6的控制极和第七p型开关管pm7的控制极。
42.第五p型开关管pm5的第二极和第六p型开关管pm6的第一极连接，且连接至衬底选择信号端ss，同时，第五p型开关管pm5和第六p型开关管pm6的衬底也均连接至衬底选择信号端ss。
43.这样，相当于对第五p型开关管pm5和第六p型开关管pm6的控制极电压进行比较，且第五p型开关管pm5和第六p型开关管pm6中控制极电压较低的一者导通，实现将第二节点n2的信号和电源信号中电位较高的一者传递至衬底选择信号端ss。
44.第二节点n2的信号是来自第一节点n1的，也可以理解为pad端的电位。电源信号端的电源信号和pad端的信号存在三种情况，即电源信号端有信号而pad端悬空、电源信号端没有信号而pad端有信号、pad端和电源信号端均有信号且pad端的电位高于电源信号的电位。这样，无论哪一种情况，衬底选择信号端ss均能够将电源信号和pad端信号中电位较高的一者作为衬底选择信号提供。
45.第七p型开关管pm7可以理解为一个故障安全监测开关，当电源信号端没有信号而pad端有信号时，第七p型开关管pm7由于控制极处于低电平而导通。
46.第七节点n7可以理解为安全控制信号端，用于提供的安全控制信号，将高电平的安全控制信号提供至第二节点n2，相当于提供了高电平的pad端信号。
47.当电源信号端正常提供电源信号时，安全控制信号端提供的安全控制信号为低电平，第八p型开关管pm8导通，能够将电源信号提供至衬底选择信号端ss，当pad端悬空时，第九p型开关管pm9导通，仍然能够保证衬底选择信号端ss提供的衬底选择信号为高电位的电源信号。
48.第七节点n7的安全控制信号是反向信号和输出使能关联信号通过第三p型开关管
pm3、第三n型开关管nm3、第四n型开关管nm4、第五n型开关管nm5产生的。其中，当电源信号的正常提供电源信号时，能够提供相应的反向信号和输出使能关联信号。
49.第三p型开关管pm3和第三n型开关在反向信号的控制下，能够控制第四节点n4的电位，进一步通过第四节点n4的电位控制第四n型开关管nm4的导通和截止。
50.在反向信号和输出使能关联信号的联合控制下，能够调节第七节点n7的电位，作为安全控制信号。
51.如图3所示，在一些实施例中，上下拉控制电路包括上拉子电路和下拉子电路。
52.请继续参阅图4，上拉子电路包括：第十p型开关管pm10，控制端与上拉控制信号端pu连接，第一极与电源信号线vddio连接，第二极与第二节点n2连接；下拉子电路包括：第六n型开关管nm6，控制端与所述下拉控制信号端pd连接，第一极与所述第二节点n2连接，第二极与所述参考信号线rs连接。
53.如图3所示，在一些实施例中，上下拉控制电路还包括安全控制子电路，安全控制子电路连接于第十p型开关管pm10的第二极和第二节点n2之间。
54.安全控制子电路包括：第十一p型开关管pm11，控制端与第七节点n7连接，第一极与第十p型开关管pm10的第二极连接，第二极与第二节点n2连接；第十一p型开关管pm11的衬底与衬底选择信号端ss连接。
55.由于pad端有输入输出双向功能，因此输入的上下拉电路也与pad端相连。输入的上下拉功能只在电源信号端正常提供电源信号时使用。当电源信号端没有信号而pad端有信号时，安全控制信号端提供的安全控制信号为高电压，此时第十一p型开关管pm11截止，保证不会从pad向电源信号线vddio或者参考信号线rs有大电流漏电。
56.如图2和图3所示，在一些实施例中，还包括防护电路，第一节点n1和第二节点n2之间通过防护电路连接。
57.如图3所示，在一些实施例中，防护电路包括：防护电阻r，连接于第一节点n1和第二节点n2之间；第十二p型开关管pm12，控制端与第二固定信号端ti2连接，第一极与电源信号线vddio连接，第二极与第一节点n1连接；第七n型开关管nm7，控制端与所述第一固定信号端ti1连接，第一极与所述第一节点n1连接，第二极与所述参考信号线rs连接；第八n型开关管nm8，控制端与所述第一固定信号端ti1连接，第一极与所述第二节点n2连接，第二极与所述参考信号线rs连接。
58.本实施例中，第十二p型开关管pm12的栅极接地，形成ggpmos（grounded-gate pmos，栅极接地pmos），同样的，第七n型开关管nm7和第八n型开关管nm8的栅极接地形成ggnmos（grounded-gate nmos，栅极接地nmos），以起到防止esd（electro-static discharge，静电释放）的效果。
59.本实施例中的防护电路可以理解为提供了一条低阻抗放电通道，避免大esd瞬态电流产生高热量，烧毁器件或者金属互连线，其次，该防护电路应能钳制esd电压，避免薄介质层被击穿；最后，该防护电路应不干扰芯片的正常工作。
60.不同功能的多颗芯片会共用总线，当其中一颗芯片没电而其他芯片仍正常供电的情况下，与共用总线相连的pad端仍有电压，这时没电的芯片容易从pad端到电源或者地产
生毫安级漏电，进而影响所有芯片系统功能。
61.本提案的防漏电电路能够使漏电极低，能够有效的保护芯片自身器件安全，也使其他芯片信号不受干扰和影响，同时能够满足低功耗的要求。
62.本实施例的技术方案能够满足不同条件下的安全需求，应用范围广泛。
63.本实施例的衬底选择电路功能完备，考虑到了故障安全产生的各种条件，且均能有效防护芯片不产生大规模百毫安级漏电，漏电量级在1na（纳安）左右，符合芯片低功耗要求。在本提案衬底选择电路基础上增加的其他逻辑电路，开关电路等均不影响电路功能，应用范围更加广泛，更加贴合实际应用。本实施例的技术方案中，电源可以完全掉电，即使pad端有电也不会在gpio内部产生大的漏电，保护了芯片内部器件安全并且符合低功耗要求，增加了芯片可靠性。
64.本实施例的电路结构功能划分清晰明了，能够满足更广泛的故障安全应用需求，同时，功能性和完整性显著提高。
65.本发明实施例还提供了一种芯片，包括以上任一项的gpio接口防漏电电路。本发明实施例还提供了一种包括上述芯片的电子设备。
66.由于本实施例的芯片和电子设备包括了上述gpio接口防漏电电路实施例的全部技术方案，因此至少能够实现上述全部技术效果，此处不再赘述。
67.以上所述是本发明实施例的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。