半导体封装方法和半导体封装结构与流程

1.本技术涉及一种半导体技术领域，尤其涉及一种半导体封装方法和半导体封装结构。


背景技术：

2.目前，在封装过程中，常常将具有一定功能的被动件和裸片封装在一个封装结构中，以形成具有特定作用的芯片封装体。
3.随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐。
4.然而，如何进一步减小芯片封装体的体积是本领域有待解决的一个难题。


技术实现要素：

5.本技术提供了一种半导体封装方法和半导体封装结构，其可实现半导体封装结构的体积减小、结构紧凑。
6.根据本技术的第一方面，提供一种半导体封装方法，所述半导体封装方法包括以下步骤：
7.在待封装裸片的周侧设置导电柱；
8.将被动件固定于所述待封装裸片的背面；
9.在所述待封装裸片的靠近背面的一侧形成第一再布线层，所述被动件通过所述第一再布线层与所述导电柱电连接；
10.在所述待封装裸片的靠近活性面的一侧形成第二再布线层，位于所述活性面上的焊垫通过所述第二再布线层与所述导电柱电连接；
11.所述活性面和所述背面相对设置。
12.进一步的，所述在待封装裸片的周侧设置导电柱包括：
13.提供载板；
14.在载板上设置导电柱；
15.将待封装裸片固定于所述载板，并且，使得待封装裸片的周侧设置导电柱。
16.进一步的，所述在待封装裸片的周侧设置导电柱之后，所述将待封装裸片固定于所述载板之前，还执行以下步骤：
17.在待封装裸片的活性面上形成保护层，在所述保护层上形成保护层开口，所述保护层开口将所述待封装裸片的焊垫暴露；
18.其中，当将待封装裸片固定于所述载板时，所述保护层与所述载板接触；所述保护层的厚度和所述待封装裸片的厚度之和小于等于所述导电柱的高度。
19.进一步的，所述将被动件固定于所述待封装裸片的背面之前，还执行以下步骤：
20.形成塑封层，所述塑封层包裹所述导电柱和所述待封装裸片；
21.减薄所述塑封层，以使所述导电柱的上表面露出。
22.进一步的，所述将被动件固定于所述待封装裸片的背面包括：
23.在所述待封装裸片和导电柱上形成第一介电层；
24.初步加热所述第一介电层，以使得所述第一介电层的粘度减小，将所述被动件通过所述第一介电层施加到所述待封装裸片背面的预定位置；
25.继续加热所述第一介电层，所述第一介电层受热固化，所述被动件随着所述第一介电层的固化而固定于所述待封装裸片的背面。
26.进一步的，所述在所述待封装裸片的靠近背面的一侧形成第一再布线层，包括：在第一介电层上形成多个第一开口，部分所述第一开口暴露出所述被动件的电连接点，部分所述第一开口暴露出所述导电柱；
27.第一再布线层穿通第一开口与所述被动件的电连接点和所述导电柱电连接。
28.进一步的，所述半导体封装方法包括以下步骤：
29.在第二再布线层的远离所述待封装裸片的表面形成导电凸块；
30.在所述导电凸块上形成第三介电层，第三介电层包裹于所述导电凸块的周侧，并且使所述导电凸块的远离待封装裸片的一端露出。
31.根据本技术的第二方面，提供一种半导体封装结构，所述半导体封装结构包括：
32.待封装裸片，包括相对设置的活性面和背面，所述活性面上设置有焊垫；
33.被动件，设置于所述待封装裸片的背面，所述被动件的电连接点设置于远离所述待封装裸片的一侧；
34.导电柱，设置于所述待封装裸片的周侧；
35.第一再布线层，与所述被动件和所述导电柱电连接；
36.第二再布线层，与所述焊垫和所述导电柱电连接。
37.进一步的，所述半导体封装结构还包括保护层，所述保护层设置于所述待封装裸片的活性面与所述第二再布线层之间，所述保护层的厚度和所述待封装裸片的厚度之和小于等于所述导电柱的高度。
38.进一步的，所述半导体封装结构还包括第一介电层；
39.所述第一介电层设置于所述导电柱和所述待封装裸片的背面，并且，所述第一介电层包裹所述被动件；
40.所述第一介电层设置有多个第一开口；部分所述第一开口将所述被动件的电连接点暴露，并作为被动件开口；部分所述第一开口将所述导电柱暴露，并作为导电柱开口；
41.所述第一再布线层包括第一导电迹线、第一导电介质和第二导电介质；
42.所述第一导电介质和所述第二导电介质均与所述第一导电迹线电连接；
43.所述第一导电迹线形成于所述第一介电层的上方；所述第一导电介质形成于所述被动件开口，并电连接所述电连接点；所述第二导电介质形成于所述导电柱开口，并电连接所述导电柱。
44.进一步的，所述半导体封装结构还包括：
45.导电凸块，设置于所述第二再布线层的远离所述待封装裸片的一侧；
46.第三介电层，设置于所述第二再布线层的上方，并且，包裹于所述导电凸块的周侧。
47.进一步的，所述第一介电层、第二介电层和第三介电层中的一个或者多个的材料
为绝缘材料；和/或，
48.所述第一介电层包括绝缘层；所述绝缘层的数量为一个，或者，所述绝缘层的数量为多个，多个所述绝缘层沿竖直方向层叠设置。
49.进一步的，所述半导体封装结构还包括保护层，所述保护层设置于所述待封装裸片的活性面，其上设置有保护层开口，所述保护层开口将所述焊垫暴露；
50.所述第二再布线层包括第二导电迹线和第三导电介质；所述第二导电迹线和所述第三导电介质电连接；
51.所述第二导电迹线形成于所述保护层的远离所述待封装裸片的一侧，并电连接于所述导电柱；所述第三导电介质形成于所述保护层开口，并电连接所述焊垫。
52.进一步的，所述被动件为电容，或者电阻，或者电感。
53.本公开的实施例提供的技术方案可以包括以下有益效果：
54.在上述设置中，通过将被动件固定于待封装裸片的背面，使得待封装裸片和被动件在竖直方向层叠设置，充分合理利用竖直方向上的空间；同时，利用导电柱、第一再布线层和第二再布线层，形成待封装裸片和导电柱电连接的功能电路；通过上述设置，使得半导体封装结构的体积减小、结构紧凑。
55.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
56.图1是本技术一实施例的半导体封装结构的剖面结构示意图。
57.图2是本技术一实施例的半导体封装封装方法的简易流程示意图。
58.图3是本技术一实施例的半导体封装结构的另一剖面结构示意图。
59.图4是本技术一实施例的半导体晶圆的平面结构示意图。
60.图5是本技术一实施例的半导体晶圆和保护层的剖面结构示意图。
61.图6是本技术一实施例的半导体晶圆和保护层的另一剖面结构示意图。
62.图7是本技术一实施例的待封装裸片和保护层的剖面结构示意图。
63.图8是本技术一实施例的待封装裸片和保护层的剖面结构示意图。
64.图9是本技术一实施例的半导体封装结构的又一剖面结构示意图。
65.图10是本技术一实施例的半导体封装结构的再一剖面结构示意图。
66.图11是本技术一实施例的半导体封装结构的再一剖面结构示意图。
67.图12是本技术一实施例的半导体封装结构的再一剖面结构示意图。
68.图13是本技术一实施例的半导体封装结构的再一剖面结构示意图。
69.图14是本技术一实施例的半导体封装结构的再一剖面结构示意图。
70.图15是本技术一实施例的半导体封装结构的再一剖面结构示意图。
71.图16是本技术一实施例的半导体封装结构的再一剖面结构示意图。
72.图17是本技术一实施例的半导体封装结构的再一剖面结构示意图。
73.附图标记说明
74.半导体封装结构 1
75.待封装裸片 10
76.背面 11
77.活性面 12
78.导电柱 20
79.被动件 30
80.第一再布线层 40
81.第一导电迹线 41
82.第一导电介质 42
83.第二导电介质 43
84.第二再布线层 50
85.第二导电迹线 51
86.第三导电介质 52
87.保护层 60
88.保护层开口 61
89.导电凸块 62
90.塑封层 70
91.载板 81
92.支撑板 82
93.第一介电层 91
94.第一开口 911
95.被动件开口 912
96.导电柱开口 913
97.第二介电层 92
98.第三介电层 93
具体实施方式
99.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置的例子。
100.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。除非另作定义，本技术使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个，若仅指代“一个”时会再单独说明。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的
连接，不管是直接的还是间接的。在本技术说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
101.下面结合附图，对本技术实施例进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互组合。
102.根据本技术的各个实施例，提供了一种半导体封装方法。该半导体封装方法可用于制作如图1所示的半导体封装结构，半导体封装结构即为芯片封装体。
103.如图1所示，在封装过程中，需要在待封装裸片10的周侧设置导电柱20。将被动件30固定于待封装裸片10的背面11，并在待封装裸片10的靠近背面11的一侧形成第一再布线层40，被动件30通过第一再布线层40与导电柱20电连接。在待封装裸片10的靠近活性面12的一侧形成第二再布线层50，位于活性面12上的焊垫通过第二再布线层50与导电柱20电连接。在本实施例中，被动件30电连接至导电柱20的第一端21，焊垫电连接至导电柱20的第二端22，第一端21和第二端22沿导电柱20的高度方向(竖直方向h)相对设置。
104.需要说明的是，被动件30可以为电容，也可以是电阻，或者电感等电子元件。
105.本技术的半导体封装结构1将被动件30固定于待封装裸片10的背面11，从而使得待封装裸片10和被动件30在竖直方向h层叠设置，充分合理利用竖直方向h上的空间。通过上述设置，使得半导体封装结构1的体积减小、结构紧凑。同时，本技术的半导体封装结构1通过在待封装裸片10的周侧设置导电柱20，并通过设置与被动件30电连接的第一再布线层40，以及与待封装裸片10的活性面12电连接的第二再布线层50，第一再布线层40和第二再布线层50均电连接于导电柱20，从而实现待封装裸片10和被动件30的电连接。并且，通过设置导电柱20、第一再布线层40和第二再布线层50，将被动件30的电连接点引出，以便与外界连接。最终，形成待封装裸片10和导电柱20电连接的功能电路。
106.需要说明的是，待封装裸片10的活性面12也可被称之为正面。活性面12和背面11相对设置，并将待封装裸片10的具有焊垫的表面作为活性面12。焊垫用于和外界进行电连接。
107.如图1-图17所示，本技术提供一种半导体封装方法及半导体封装结构。
108.图2是根据本技术一实例性实施例提出的半导体封装方法的流程图。如图2所示，必要时结合图1所示，半导体封装方法包括下述步骤：
109.步骤100：在待封装裸片10的周侧设置导电柱20。
110.步骤200：将被动件30固定于待封装裸片10的背面11。
111.步骤300：在待封装裸片10的靠近背面11的一侧形成第一再布线层40，被动件30通过第一再布线层40与导电柱20电连接。换言之，通过设置第一再布线层40，从而实现被动件30和导电柱20的电连接。在本实施例中，被动件30和导电柱20的第一端21电连接。
112.步骤400：在待封装裸片10的靠近活性面12的一侧形成第二再布线层50，位于活性面12上的焊垫通过第二再布线层50与导电柱20电连接。换言之，通过设置第二再布线层50，实现待封装裸片10的焊垫和导电柱20的电连接。在本实施例中，焊垫和导电柱20的第二端22电连接。
113.导电柱20的两端分别连接焊垫和被动件30，从而实现被动件30和待封装裸片10的
焊垫的电连接。
114.需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。
115.其中，在本实施例中，先执行步骤300：待封装裸片10的靠近背面11的一侧形成第一再布线层40，再执行步骤400：在待封装裸片10的靠近活性面12的一侧形成第二再布线层50。当然，在其他实施例中，也可以是先执行步骤400：在待封装裸片10的靠近活性面12的一侧形成第二再布线层50，再执行步骤300：在待封装裸片10的靠近背面11的一侧形成第一再布线层40。通过上述设置，被动件30被固定于待封装裸片10的背面11，使得待封装裸片10和被动件30在竖直方向h层叠设置，充分合理利用竖直方向h上的空间。同时，实现待封装裸片10和被动件30的电连接。并且，使得被动件30的电连接点被引出，以便与外界连接。
116.在本实施例中，步骤100：在待封装裸片10的周侧设置导电柱20，具体包括以下步骤：
117.步骤110：提供载板81。
118.步骤120：在载板81上设置导电柱20。
119.步骤130：将待封装裸片10固定于载板81，并且，使得待封装裸片10的周侧设置导电柱20。此时，所形成的半导体封装结构1的结构图如图3所示。
120.在本实施例中，可先形成柱状结构的金属导电柱20，再通过粘接的方式将导电柱20固定于载板81上。或者，通过沉积、光刻和刻蚀等工艺在载板81的表面形成导电柱20。之后，再在载板81上固定待封装裸片10，并且，使得待封装裸片10的周侧设置导电柱20。当然，在其他实施例中，也可以是先在载板81上固定待封装裸片10。之后，再在对应的位置固定导电柱20。通过设置载板81，方便对载板81、导电柱20、被动件30等半导体器件进行限位。
121.结合图3所示，在执行步骤120：在载板81上设置导电柱20之后，并且，在执行步骤130：将待封装裸片10固定于载板81之前，还执行以下步骤：
122.步骤131：在待封装裸片10的活性面12上形成保护层60。
123.步骤132：在保护层60上与待封装裸片10的焊垫的对应位置处形成保护层开口61，保护层开口61将待封装裸片10的焊垫暴露。保护层开口61的数量可以为一个或者多个，每个保护层开口61至少对应待封装裸片10的焊垫或者从焊垫引出的线路上，使得待封装裸片10活性面12的焊垫或者从焊垫引出的线路从保护层开口61暴露出来。通过上述设置，便于在执行后续步骤中，第二再布线层穿通保护层开口61与焊垫电连接，换言之，第二再布线层的至少部分位于保护层开口61中。
124.如果保护层60的材料是激光反应性材料，可以采用激光图形化的方式形成保护层开口61。如果保护层60的材料是光敏材料，则可以采用光刻图形化方式形成保护层开口61。保护层开口61的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。
125.在本实施例中，在步骤131和步骤132中，在待封装裸片10的活性面12上形成保护层60以及保护层开口61。参考图4-图7所示，可以在将半导体晶圆2切割成多个待封装裸片10之前，将保护层60和保护层开口61形成在半导体晶圆2的活性面上，此时，所得到的结构如图6所示。之后，再对半导体晶圆2沿着切割道进行切割进行切割，得到多个活性面12形成
有保护层60和保护层开口61的待封装裸片10，此时，所得到的结构如图7所示。切割工艺可以用机械切割也可以用激光切割。当然，也可以是在工艺允许的情况下，还可以将半导体晶圆2切割成待封装裸片10后，在每个待封装裸片10活性面12形成保护层60和保护层开口61。还可以是，保护层60可以在将半导体晶圆2切割成多个待封装裸片10之前形成在半导体晶圆2的活性面12上，之后，再对半导体晶圆2进行切割，最后，在每个待封装裸片10的保护层60上形成保护层开口61。具体根据实际的情况选择。
126.那么，结合图3所示，在执行完步骤131和步骤132后，在执行步骤130时，需要将保护层60的远离待封装裸片10的一侧固定于载板81。换言之，当将待封装裸片10固定于载板81时，保护层60与载板81接触。
127.导电柱20和/或固定于待封装裸片10上的保护层60可通过粘接层(图中未标示)贴装于载板81上。粘接层可采用易剥离的材料，以便在后续工序中，将载板81和/或导电柱20以及保护层60剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘接层可采用两层结构，粘接层包括热分离材料层和裸片附着层。热分离材料层粘贴在载板81上，在加热时会失去黏性，进而能够从载板81上剥离下来。而裸片附着层采用具有粘性的材料层，可粘贴于保护层60和/或导电柱20上。当保护层60和/或导电柱20从载板81剥离开来后，可以通过化学清洗方式去除位于保护层60和/或导电柱20的表面的裸片附着层。在一实施例中，可通过层压、印刷等方式，在载板81上形成粘接层。
128.进一步的，在执行完步骤131，或者，在执行完步骤132之后，并且，在执行步骤130之前，可对保护层60的远离待封装裸片10的一侧进行研磨，从而减薄保护层60和待封装裸片10的整体的厚度，从而减薄了最终的半导体封装结构1的厚度，而更进一步实现减小整体占用空间的有益效果。
129.在执行步骤200：将被动件30固定于待封装裸片10的背面11之前，还执行以下步骤：
130.步骤201：形成塑封层70，塑封层70包裹导电柱20和待封装裸片10。此时，所形成的半导体封装结构1的结构图如图8所示。
131.通过设置塑封层70，使得待封装裸片10和导电柱20固定形成一个整体。导电柱20和待封装裸片10之间间隔一定距离，便于使得塑封层70穿通至两者之间的间隙中，换言之，塑封层70的至少部分进入导电柱20和待封装裸片10之间的间隙中。同时，塑封层70形成于载板81的上方，即将塑封层70覆盖在载板81上。此时，塑封层70的下表面、导电柱20的下表面以及保护层60的下表面平齐，重新构造一平板结构，以便在将载板81剥离后，能够继续在重新构造的该平板结构上进行再布线和封装，特别是便于后续在其上形成第二再布线层。
132.塑封层70的材料可以为聚合物、树脂或者聚合物复合材料等等。在一实施例中，塑封层70可采用层压环氧树脂膜或abf(ajinomoto buildup film)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(injection molding)、压模成型(compression molding)或转移成型(transfer molding)的方式形成。
133.步骤202：减薄塑封层70，以使导电柱20的上表面露出。此时，所形成的半导体封装结构1的结构图如图9所示。
134.在本实施例中，采用机械研磨的方式减薄塑封层70，以使得导电柱20和待封装裸片10的背面11均露出。通过上述设置，减薄保护层60和待封装裸片10的整体的厚度，从而减
薄了最终的半导体封装结构1的厚度，而更进一步实现减小半导体封装结构1占用空间的有益效果。需要说明的是，将保护层60和待封装裸片10作为一个整体，其高度为h1，导电柱20的高度为h2，h1小于等于导电柱20的高度h2(参考图3所示)。
135.在本实施例中，保护层60和待封装裸片10形成的一个整体的高度h1与原始的导电柱20的高度h2相等。那么，在减薄塑封层70的过程中，当导电柱20的上表面露出时，待封装裸片10的背面11也同时露出。减薄塑封层70可起到减薄最终的半导体封装结构1的厚度的作用，而更进一步实现减小半导体封装结构1占用空间的有益效果。
136.当然，在其他实施例中，原始的导电柱20的高度h2可大于保护层60和待封装裸片10形成的一个整体的高度h1。在减薄塑封层70的过程中，可以是当塑封层70减薄至导电柱20的上表面露出时，停止减薄。此时，导电柱20的上表面露出待封装裸片10的背面11未露出。在后续步骤中，可直接将被动件30固定于位于待封装裸片10的背面11的上方塑封层70的上，之后，再通过第一再布线层40将被动件30和导电柱20电连接。或者，也可以是当塑封层70减薄至导电柱20的上表面露出时，继续减薄塑封层70，此时，导电柱20的高度也会随之减薄，直至封装裸片的背面11露出时，停止减薄。通过上述步骤，可使得导电柱20和待封装裸片10的表面同时露出，进一步减薄最终的半导体封装结构1的厚度，实现减小半导体封装结构1占用空间的有益效果。
137.进一步，步骤200：将被动件30固定于待封装裸片10的背面11，具体包括以下步骤：
138.步骤210：在塑封层70、待封装裸片10和导电柱20上形成第一介电层91。其中，第一介电层91采用绝缘材料，如有机聚合物、有机聚合物复合材料、pi聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole)等中的一种或多种。其能够适应化学清洗、研磨等。第一介电层91可以通过层压(lamination)、涂覆(coating)、印刷(printing)、模塑等方式形成在待封装裸片10、导电柱20和塑封层70上。
139.步骤220：初步加热第一介电层91，以使得第一介电层91的粘度减小，将被动件30通过第一介电层91施加到待封装裸片10的背面11的预定位置。由于初步加热后的第一介电层91的粘度首先会减小，而且，此时的第一介电层91具有很强的流动性。因此，将被动件30放置在靠近待封装裸片10的背面11的预定位置，再通过施压的方式，使得原来在被动件30和待封装裸片10的背面11之间的经初步加热的第一介电层91挤走，并使得第一介电层91围绕在被动件30的周围和上方。从而实现经过初步加热第一介电层91后，可将被动件30通过第一介电层91施加到待封装裸片10的背面11的预定位置的目的。
140.步骤230：继续加热第一介电层91，第一介电层91受热固化。被动件30随着第一介电层91的固化而固定于待封装裸片10的背面11。随着第一介电层91继续被加热，第一介电层91受热固化，被动件30随着第一介电层91的固化而固定到待封装裸片10的背面11。最后固化形成的第一介电层91的高度大于被动件30的高度，从而使得被动件30被包裹。
141.此时，所形成的半导体封装结构1的结构图如图10所示。
142.需要说明的是，初步加热的时间和温度是根据第一介电层91的材料的具体种类决定的，一般规则为：初步加热的温度为低于第一介电层91的材料的固化温度。根据第一介电层91的材料在固化过程中的流变学特征，第一介电层91的材料的粘度由于温度的升高而减小，当温度升高到固化温度以上时，第一介电层91的材料产生分子之间的交联，从而使粘度增高，选取初步加热温度时应低于并能可控制的在固化温度以下。
143.在将被动件30施加到待封装裸片10的背面11的预定位置之后，就可以将温度升高到第一介电层91的材料的固化温度或以上，不同材料的固化热力学特性是不同的。具体加热的时间是根据材料的固化热力学的数据确定，加热温度为高于固化温度的某温度，加热时间为将第一介电层91加热到加热温度所对应的完全固化的时间，一般来讲加热温度越高材料完全交联的所需时间越短，即固化时间越短。
144.在本实施例中，初步加热的时间为30秒～60秒，温度为80度～120度。继续加热的时间为1小时～4小时，温度为190度～200度。
145.进一步，在执行步骤300：在待封装裸片10的靠近背面11的一侧形成第一再布线层包括：
146.步骤301：在第一介电层91上形成多个第一开口911；部分第一开口911暴露出被动件30的电连接点；部分第一开口911暴露出导电柱20，并作为导电柱开口。此时，所形成的半导体封装结构1的结构图如图11所示。
147.如果第一介电层91的材料是激光反应性材料，可以采用激光图形化的方式形成第一开口911。如果第一介电层91的材料是光敏材料，则可以采用掩膜曝光的光刻图形化方式形成第一开口911。第一开口911的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。
148.其中，将暴露出被动件30的电连接点的第一开口911作为被动件开口912，将暴露出导电柱20的第一开口911作为导电柱开口913。被动件开口912设置于第一介电层91上的与电连接点的对应位置，被动件开口912的数量可以为一个或者多个，每个被动件开口912至少对应被动件30的电连接点或者从电连接点引出的线路上，使得被动件30的电连接点或者从电连接点引出的线路从被动件开口912暴露出来。导电柱开口913设置于第一介电层91上的与导电柱20的对应位置，一个导电柱20可对应一个导电柱开口913，或者，对应多个导电柱开口913，导电柱开口913至少对应导电柱20或者从导电柱20电连接点引出的线路上，使得导电柱20或者从导电柱20引出的线路从导电柱开口913暴露出来。
149.当形成第一介电层91和第一开口911后，再执行步骤300：在待封装裸片10的靠近背面11的一侧形成第一再布线层40。此时，第一再布线层40穿通第一开口911与被动件30的电连接点和导电柱20电连接。此时，所形成的半导体封装结构1的结构图如图12所示。
150.如图12所示，在本实施例中，第一再布线层40包括第一导电迹线41、第一导电介质42和第二导电介质43。
151.第一导电介质42和第二导电介质43均与第一导电迹线41电连接。第一导电迹线41形成于第一介电层91的上方。第一导电介质42形成于被动件开口912，并电连接至被动件30的电连接点。第二导电介质43形成于导电柱开口913，并连接至导电柱20的一端。第一再布线层40可通过金属溅射、电解电镀、无电机电镀等方式形成。在沉积的过程中，至少部分金属层可进入导电柱开口913，并形成第二导电介质43；至少部分金属层可进入被动件开口912，并形成第一导电介质42；另外部分金属层沉积于所述第一介电层91的上方，并通过图案化工艺，最终形成第一导电迹线41。
152.在执行步骤400：在待封装裸片10的靠近活性面12的一侧形成第二再布线层50，之前，还执行以下步骤：
153.步骤401：在第一再布线层40和第一介电层91上形成第二介电层92。第二介电层92
包裹于第一再布线层40，即第二介电层92环绕于第一导电迹线41的周侧和上方，以对第一再布线层40起到保护的作用。此时，所形成的半导体封装结构1的结构图如图13所示。
154.其中，第二介电层92采用绝缘材料，如有机聚合物、有机聚合物复合材料、pi聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole)等中的一种或多种。可选地，第二介电层92的材料选择绝缘，且能够适应化学清洗、研磨等的材料。第二介电层92可以通过层压(lamination)、涂覆(coating)、印刷(printing)、模塑等方式形成在待封装裸片10、第一再布线层40和塑封层70上。
155.步骤402：去除载板81。
156.由于载板81与待封装裸片10上的保护层60、导电柱20和塑封层70之间具有粘接层为热分离膜，可以通过加热的方式，使得粘接层在遇热后降低黏性，进而剥离载板81。通过加热粘接层剥离载板81的方式，能够将在剥离过程中对保护层60、导电柱20和塑封层70的损害降至最低。在其他实施例中，也可直接机械的剥离载板81。
157.本技术的实施例中，载板81剥离后，暴露出了朝向载板81的塑封层70的下表面、导电柱20第二端22和保护层60的下表面以及与保护层开口61连通的焊垫。塑封层70的下表面、导电柱20的端面和保护层60的下表面可能还粘贴有裸片附着层，可通过化学方式去除。在完全去除粘接层后，如果之前渗入了包封材料时，还对塑封层70的下表面、导电柱20的端面和保护层60的下表面采用化学清洗或研磨的方式使得表面平整，有利于后面布线。
158.步骤403：在第二介电层92的上方设置支撑板82。通过设置支撑板82，可对整体结构起到支撑的作用，有利于后续布线的步骤。此时，所形成的半导体封装结构1的结构图如图14所示。
159.需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。在一些其他实施例中，其方法所包括的步骤可以比本说明书所描述的更多或更少。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。在本实施例中，先执行步骤402：去除载板81；之后，再执行步骤403：在第二介电层92的上方设置支撑板82。当然，在其他实施例中，也可以是先执行步骤403：在第二介电层92的上方设置支撑板82；之后，再执行步骤402：去除载板81。或者，也可不执行在第二介电层92的上方设置支撑板82的步骤。
160.当载板81被去除后，保护层60的保护层开口61和导电柱20的端面露出。那么，在执行步骤400：在待封装裸片10的靠近活性面12的一侧形成第二再布线层50时，第二再布线层50的穿通保护层开口61与待封装裸片10的焊垫电连接。换言之，第二再布线层50的至少部分可进入保护层开口61。此时，所形成的半导体封装结构1的结构图如图15所示。
161.如图15所示，在本实施例中，第二再布线层50包括第二导电迹线51和第三导电介质52。第二导电迹线51和第三导电介质52电连接。第三导电介质52形成于保护层60的远离待封装裸片10的一侧，并电连接导电柱20。第三导电介质52形成于保护层开口61，并电连接至待封装裸片10的焊垫。在本实施例中，第三导电介质52电连接于导电柱20的第二端22。第二再布线层50可通过金属溅射、电解电镀、无电机电镀等方式形成。在沉积的过程中，至少部分金属层可进入保护层60，并形成第三导电介质52；另一部分沉积于保护层60的表面，并延伸至导电柱20的第二端22，通过图案化工艺，最终形成第二导电迹线51。
162.进一步，结合图1和图16所示，半导体封装方法还包括以下步骤：
163.步骤500：在第二再布线层50的远离待封装裸片10的表面形成导电凸块62。
164.导电凸块62的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸块62与第二再布线层50电连接。具体地，可以通过光刻和电镀方式在第二再布线层40的远离待封装裸片10的一侧形成导电凸块62。
165.步骤600：在导电凸块62上形成第三介电层93。第三介电层93包裹于导电凸块62的周侧，并且使导电凸块62的远离待封装裸片10的一端露出。此时，所形成的半导体封装结构1的结构图如图16所示。需要说明的是，图16中的半导体封装结构1中支撑板82已被去除。支撑板82的去除可以和第三介电层93的形成同步，或者，也可以在形成第三介电层93之前去除支撑板82，又或者，也可以如下文所示，在后续步骤中去除支撑板82。
166.其中，第三介电层93采用绝缘材料，如有机聚合物、有机聚合物复合材料、pi聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole)等中的一种或多种。可选地，第三介电层93的材料选择绝缘，且能够适应化学清洗、研磨等的材料。第三介电层93可以通过层压(lamination)、涂覆(coating)、印刷(printing)、模塑等方式形成在塑封层70、保护层60、第二再布线层50和导电凸块62上。
167.导电凸块62和第二再布线层50形成一个整体，导电凸块62和第二导电迹线51的整体的高度为第三高度值h3，初始的第三介电层93的高度为第四高度值h4。在一些实施例中，第四高度值h4可等于第三高度值h3。那么，当形成第三介电层93时，导电凸块62的远离待封装裸片10的一端便可露出，并用于与外界连通。或者，在另一些实施例中，第四高度值h4也可以大于第三高度值h3。换言之，此时，初始的第三介电层93会包裹于导电凸块62和第二导电迹线51的周侧，并且，覆盖于导电凸块62的远离待封装裸片10的一端。那么，后续便需要进行减薄第三介电层93的工艺，从而使得的第三介电层93的高度减小，直至导电凸块62的远离待封装裸片10的一端露出。
168.进一步的，半导体封装方法还包括以下步骤：
169.步骤700：在裸露出的导电凸块62的表面形成表面处理层(未图示)。通过在导电凸块62的表面设置表面处理层，可对导电凸块62起到保护的作用，防止其被氧化。
170.进一步的，半导体封装方法包括以下步骤：
171.步骤800：去除支撑板82。
172.步骤900：通过激光或机械切割方式将整个封装结构切割成多个封装体，即多个半导体封装结构1。此时，所形成的半导体封装结构1的结构图如图17所示。其中，一个半导体封装结构1至少包括一个待封装裸片10和一个位于其上方的被动件30。
173.图1是根据本技术一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构1的结构示意图。如图1所示，半导体封装结构1包括待封装裸片10、被动件30、导电柱20、第一再布线层40和第二再布线层50。
174.待封装裸片10包括相对设置的活性面12和背面11，活性面12上设置有焊垫。被动件30设置于待封装裸片10的背面11，被动件30的电连接点设置于远离待封装裸片10的一侧。导电柱20设置于待封装裸片10的周侧。第一再布线层40与被动件30和导电柱20电连接，从而实现被动件30和导电柱20的电连接。第二再布线层50与焊垫和导电柱20电连接，从而实现焊垫和导电柱20的电连接。在本实施例中，第一再布线层40与导电柱20的第一端21电
连接，第二再布线层50与导电柱20的第二端22电连接。通过设置第一再布线层40和第二再布线层50，可实现被动件30和待封装裸片10的焊垫的电连接。同时，可将被动件30的电连接点和待封装裸片10的焊垫向外引出，便于与外界连接。
175.本技术的半导体封装结构1将被动件30固定于待封装裸片10的背面11，使得待封装裸片10和被动件30在竖直方向h层叠设置，充分合理利用竖直方向h上的空间。通过上述设置，使得半导体封装结构1的体积减小、结构紧凑。同时，本技术的半导体封装结构1通过在待封装裸片10的周侧设置导电柱20，并通过设置与被动件30电连接的第一再布线层40，以及与待封装裸片10的活性面12电连接的第二再布线层50，从而实现待封装裸片10和被动件30的电连接。并且，通过设置导电柱20、第一再布线层40和第二再布线层50，使得被动件30的电连接点被引出，以便与外界连接。最终，形成待封装裸片10和导电柱20电连接的功能电路。
176.半导体封装结构1还包括第一介电层91、第二介电层92、保护层60、塑封层70、导电凸块62和第三介电层93。
177.第一介电层91设置于待封装裸片10的背面，并且，第一介电层91包裹被动件30。第一介电层91可对被动件30起到保护和固定的作用。
178.需要说明的是，第一介电层91包括也仅包含一层绝缘层。或者，第一介电层91所包含的绝缘层的数量也可以为多个，多个绝缘层沿竖直方向层叠设置。
179.必要时结合图17所示，第一介电层91设置有多个第一开口911。部分第一开口911将被动件30的电连接点暴露出来，并作为被动件开口912。部分第一开口911将导电柱20的暴露出来，并作为导电柱开口913。
180.第一再布线层40包括第一导电迹线41、第一导电介质42和第二导电介质43。第一导电介质42和第二导电介质43均与第一导电迹线41电连接。
181.第一导电迹线41形成于第一介电层91的上方。第一导电介质42形成于被动件开口912，并电连接至被动件30的电连接点。第二导电介质43形成于导电柱开口913，并电连接至导电柱20。通过上述设置，以实现被动件30和导电柱20的电连接。
182.第二介电层92设置于第一再布线层40和第一介电层91的上方，并对第一再布线层40的周侧进行包裹。通过上述设置，可对第一再布线层40进行保护，防止出现断线、腐蚀、氧化等现象。
183.保护层60设置于待封装裸片10的活性面12与第二再布线层50之间。保护层60的远离待封装裸片10的表面和导电柱20的下表面平齐。保护层60的厚度和待封装裸片10的厚度之和小于等于导电柱20的高度。在保护层60上设置有保护层开口61，保护层开口61将焊垫暴露，从而使得焊垫可通过保护层开口61与外界连通。
184.第二再布线层50包括第二导电迹线51和第三导电介质52。第二导电迹线51和第三导电介质52电连接。
185.第三导电介质52形成于保护层60的远离待封装裸片10的一侧，并电连接导电柱20，从而实现第二再布线层50和导电柱20的电连接。第三导电介质52形成于保护层开口61，并电连接至待封装裸片10的焊垫，从而实现第二再布线层50和焊垫的电连接，进而实现焊垫和导电柱20的电连接。
186.在导电柱20的周侧、待封装裸片10和保护层60的周侧形成塑封层70。塑封层70可
对导电柱20、待封装裸片10和保护层60进行包裹和固定。同时，塑封层70的下表面、导电柱20的下表面和保护层60的下表面可形成一个平整的表面，有利于后续的布线，特别是有利于第二再布线层50的形成。
187.导电凸块62设置于第二再布线层50的远离待封装裸片10的一侧。通过设置导电凸块62，使得待封装裸片10的焊垫和被动件30的电连接点被向外引出，便于与外界连接。
188.第三介电层93设置于待封装裸片10、保护层60和第二再布线层50上方，并且包裹于导电凸块62的周侧。通过上述设置，使得导电凸块62的上表面裸露出来，便于与外界电连接。
189.导电凸块62的表面还设置有表面处理层(未图示)，表面处理层可对导电凸块62起到保护的作用，防止其被氧化。
190.以上所述仅是本技术的较佳实施例而已，并非对本技术做任何形式上的限制，虽然本技术已以较佳实施例揭露如上，然而并非用以限定本技术，任何熟悉本专业的技术人员，在不脱离本技术技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本技术技术方案的范围内。