半导体器件的制作方法

半导体器件
1.相关申请的交叉引用
2.本技术要求于2020年7月14日在韩国知识产权局提交的韩国专利申请no.10-2020-0086507的权益，出于所有目的，通过引用将上述韩国专利申请的整个公开内容并入本文。
技术领域
3.发明构思涉及半导体器件。


背景技术：

4.安装在电子装置上的半导体器件可以包括连接到封装衬底的凸块等，以输入和输出电力和信号。这样的凸块可以通过包括在半导体器件中的输入/输出区域电连接到半导体器件内部的电路。为了提高半导体器件的集成度，会需要在相同的区域中设置尽可能多的凸块。另外，为了改善半导体器件的电特性，会需要尽可能地缩短将凸块和输入/输出区域进行连接的布线图案的长度。


技术实现要素：

5.示例实施例提供了一种半导体器件，在所述半导体器件中，可以通过在有限的区域中设置相对更多的凸块和输入/输出区域以高效地设置凸块和输入/输出区域和/或缩短将凸块和输入/输出区域进行连接的布线图案的长度，来改善集成度和电特性。
6.根据示例实施例，一种半导体器件包括：衬底；多个输入/输出区域；以及多个凸块。所述多个输入/输出区域均包括位于所述衬底上并提供逻辑电路和静电放电保护电路的半导体元件、连接到所述半导体元件的下布线图案、位于所述下布线图案上方并连接到所述下布线图案的输入/输出引脚以及上布线图案。所述多个凸块位于所述下布线图案上方并且通过所述上布线图案连接到所述输入/输出引脚。所述多个输入/输出区域包括第一输入/输出区域和第二输入/输出区域。所述多个输入/输出区域均包括第一电路区域和第二电路区域，所述第一电路区域包括所述静电放电保护电路，所述第二电路区域包括所述逻辑电路。所述第一输入/输出区域的所述输入/输出引脚可以位于所述第一输入/输出区域的所述第一电路区域中。所述第二输入/输出区域的所述输入/输出引脚可以位于所述第二输入/输出区域的所述第二电路区域中。
7.根据示例实施例，一种半导体器件包括：衬底，所述衬底具有第一区域和被所述第一区域包围的第二区域；多个输入/输出区域，所述多个输入/输出区域位于所述第一区域中；核心区域，所述核心区域位于所述第二区域中；以及多个凸块。所述多个输入/输出区域可以在与所述衬底的上表面平行的第一方向和不同于所述第一方向的第二方向上布置。所述多个输入/输出区域均可以包括提供输入/输出电路的半导体元件、连接到所述半导体元件的下布线图案、连接到所述下布线图案的输入/输出引脚以及上布线图案。所述多个凸块可以在与所述输入/输出引脚相同的高度处通过所述上布线图案连接到所述输入/输出引
脚。所述下布线图案可以提供将所述输入/输出电路连接到所述核心区域的输入/输出布线图案。所述多个输入/输出区域可以包括第一输入/输出区域和第二输入/输出区域。所述第一输入/输出区域中的所述输入/输出布线图案和所述输入/输出引脚之间的距离可以为第一距离。所述第二输入/输出区域中的所述输入/输出布线图案和所述输入/输出引脚之间的距离可以为第二距离。所述第二距离可以不同于所述第一距离。
8.根据示例实施例，一种半导体器件包括：衬底；多个输入/输出区域，所述多个输入/输出区域位于所述衬底的第一区域中；核心区域，所述核心区域连接到所述多个输入/输出区域，所述核心区域被配置为从所述多个输入/输出区域接收输入信号或向所述多个输入/输出区域传送输出信号；以及多个凸块，所述多个凸块电连接到所述输入/输出区域。所述多个输入/输出区域均可以包括逻辑电路区域和保护电路区域。所述逻辑电路区域可以包括连接到所述核心区域的输入/输出布线图案。所述保护电路区域可以连接到所述多个凸块中的至少一者。在所述多个输入/输出区域中的至少一者中，将所述多个凸块中的至少一者和所述保护电路区域连接的布线图案中的至少一个布线图案可以横跨所述逻辑电路区域和所述保护电路区域之间的边界。
附图说明
9.根据以下结合附图进行的详细描述，将更清楚地理解发明构思的上述以及其他方面、特征和优点，在附图中：
10.图1是示出了根据示例实施例的包括半导体器件的电子装置的简化图；
11.图2和图3是示出了根据示例实施例的半导体器件的示意图；
12.图4a和图4b是示出了对比示例的示意图，以示出根据示例实施例的半导体器件；
13.图5a和图5b是示出了根据示例实施例的半导体器件的示意图；
14.图6是示出了根据示例实施例的半导体器件的输入/输出区域的框图；
15.图7和图8是示出了根据示例实施例的半导体器件的视图；
16.图9和图10是示出了根据示例实施例的半导体器件的视图；
17.图11和图12是示出了根据示例实施例的半导体器件的示意图；
18.图13是示出了根据示例实施例的半导体器件的示意图；
19.图14至图16是示出了根据示例实施例的半导体器件的视图；
20.图17和图18是提供为示出根据示例实施例的半导体器件中的输入/输出区域的布置的示意图；
21.图19和图20是提供为示出根据示例实施例的半导体器件中的输入/输出区域和凸块的布置的视图；
22.图21和图22是示出了根据示例实施例的半导体器件的视图；
23.图23是提供为示出根据示例实施例的半导体器件中的凸块的布置的示意图；
24.图24至图26是示出了根据示例实施例的半导体器件的视图；
25.图27至图30是示出了根据示例实施例的半导体器件的示意图；以及
26.图31是示意性地示出了根据示例实施例的包括半导体器件的移动系统的框图。
具体实施方式
27.在下文中，将参照附图描述示例实施例。
28.图1是示出了根据示例实施例的包括半导体器件的电子装置的简化图。
29.参照图1，根据示例实施例的电子装置1可以是移动装置。然而，可以应用根据示例实施例的半导体器件的电子装置1不限于移动装置。根据示例实施例的半导体器件可以应用于除了移动装置之外的各种电子装置。
30.参照图1，根据示例实施例的电子装置1可以包括壳体2、被提供用于电子装置1和外部装置之间的连接的端口3、输入单元4(例如，按钮)、相机5等。根据示例实施例，相机5可以设置在电子装置1的前表面上并且可以包括多个相机。多个相机可以具有不同的视角、像素数目和光圈值，并且用户可以使用多个相机捕获各种图像。例如，多个相机中的至少一个相机可以是用于测量到对象的距离或检测对象的形状的tof相机。
31.如图1所示，各种组件可以安装在电子装置1的壳体2内。组件是用于实现电子装置1的各种功能的组件，并且可以包括半导体器件、电路板、电池和电路元件。例如，电路板10安装在电子装置1的壳体2内部，并且半导体器件20可以安装在电路板10上。半导体器件20可以通过电路板10与其他半导体器件、电路元件和电池交换数据和/或电力。
32.半导体器件20可以在限定在电路板10上的安装区域中连接到形成在电路板10上的电路图案。半导体器件20包括在安装区域中连接到电路图案的凸块，并且凸块可以暴露于半导体器件20的外部。凸块可以通过包括在半导体器件20中的布线图案电连接到半导体器件20内部的电路。
33.在示例实施例中，凸块可以通过布线图案连接到半导体器件20内部的输入/输出区域。输入/输出区域可以处理通过凸块传输的信号，并且将信号传输到半导体器件20内部的核心区域，或者可以将由核心区域生成并输出的信号输出到半导体器件20的外部。在示例实施例中，可以通过高效地设置凸块和输入/输出区域来缩短布线图案的长度，并且可以改善半导体器件20的集成度和电特性。
34.图2和图3是示出了根据示例实施例的半导体器件的示意图。
35.首先，参照图2，根据示例实施例的半导体器件30可以包括输入/输出环40和核心区域50。输入/输出环40可以包括多个输入/输出区域41，并且输入/输出区域41可以在与半导体器件30的一个表面平行的第一方向上和在与第一方向相交的第二方向上设置。例如，第一方向和第二方向中的一者可以是宽度方向，而另一者可以是长度方向。输入/输出环40可以包括在横跨输入/输出区域41的同时延伸的多条布线42至44。电力和信号可以通过布线42至44传输。输入/输出区域41可以与核心区域50分开以具有期望距离和/或可替代的预定距离。
36.在示例实施例中，每个输入/输出区域41可以包括提供输入/输出电路的半导体元件和连接到半导体元件的下布线图案。下布线图案可以连接半导体元件以提供输入/输出电路，并且输入/输出引脚可以连接到下布线图案的上部。输入/输出引脚连接到设置为高于下布线图案的再分布层，例如，输入/输出引脚和再分布层可以设置在相同的高度处。输入/输出电路可以包括处理输入/输出信号和电力信号的逻辑电路以及保护半导体器件30免受从外部引入的静电放电影响的静电放电保护电路。
37.核心区域50可以包括多个电路块。至少一个电路块可以包括在第一方向和第二方
向上设置的标准单元51-54、设置在标准单元51-54之间的填充单元55和56等。标准单元51至54均可以包括用于实现提供期望功能和/或可替代的预定功能的电路的半导体元件以及连接到半导体元件的布线图案。在示例实施例中，在布线图案之中，只有靠近半导体元件设置的一些布线图案可以被限定在相应的标准单元51至54中。
38.填充单元55和56是填充在标准单元51至54之间的单元，并且可以包括半导体元件。例如，包括在填充单元55和56中的半导体元件可以是不参与核心区域50的实际操作的虚设器件。
39.接下来，参照图3，多个凸块31可以形成在半导体器件30的一个表面上。凸块31可以突出到用于保护半导体器件30内部的半导体元件和布线图案的保护层32的外部，并且可以电连接到安装在电子装置上的衬底的电路图案。另外，凸块31形成在半导体器件30的一个表面的至少一部分上，并且可以电连接到设置在输入/输出环40中的输入/输出区域41。
40.另一方面，与图3中示出的示例实施例不同，凸块31可以形成在半导体器件30的基本上整个表面上。另外，一些凸块31可以是不向其输入/输出实际信号或电力的虚设凸块。例如，通过在半导体器件30的整个表面上形成包括虚设凸块的凸块31，可以分散施加到半导体器件30的应力。
41.在示例实施例中，凸块31可以通过与凸块31设置在相同高度处的上布线图案连接到输入/输出区域41。上布线图案可以是再分布层，并且每个上布线图案可以在一个层中直接接触输入/输出区域41的输入/输出引脚和凸块31。上布线图案可以在与半导体器件30的一个表面平行的方向上延伸，并且当上布线图案的长度增加时，在输入/输出区域41中，诸如ir降之类的电特性可能劣化。
42.发明构思的示例实施例提出了一种显著减小输入/输出区域41与凸块31之间的距离以限制和/或防止在输入/输出区域41中发生的电特性劣化的方法。另外，通过在有限的区域内设置尽可能多的凸块31，可以减小半导体器件30的物理尺寸，并且可以提高集成度。
43.图4a和图4b是示出了对比示例的示意图，以示出根据示例实施例的半导体器件。
44.首先，参照图4a的对比示例，半导体器件70中的输入/输出区域71可以以一种形式设置。参照图4a，输入/输出区域71中的连接到上布线图案的输入/输出引脚72在所有输入/输出区域71中设置在相同的位置处。因此，如图4a所示，当一些凸块73设置在输入/输出区域71之间时，可能出现由于凸块73和输入/输出引脚72之间的干扰导致的缺陷74、75。
45.为了限制和/或防止在凸块73和输入/输出引脚72之间出现缺陷74和75，通常，凸块83可以设置为如图4b所示。在图4b的对比示例中，输入/输出区域81可以与核心区域和输入/输出环之间的第一边界bd1隔开第一余量mg1。参照图4b的对比示例，输入/输出区域81设置为如图4a所示的形状。凸块83设置为与输入/输出区域81的输入/输出引脚82尽可能地分开，并且凸块83和输入/输出引脚82可以通过上布线图案84彼此连接。因此，如图4b所示，上布线图案84的长度不可避免地增加，这可能引起ir降等，从而导致输入/输出区域81中的电特性的劣化。另外，由于形成凸块83所需的区域增大，半导体器件80的集成度会降低。
46.图5a和图5b是示出了根据本发明构思的示例实施例的半导体器件的示意图。
47.参照图5a，根据示例实施例的半导体器件100可以包括输入/输出区域110和120以及凸块160。输入/输出区域110和120与凸块150和160通过上布线图案130和140彼此连接，并且输入/输出区域110和120可以包括与上布线图案130和140直接接触的输入/输出引脚
115和125。上布线图案130和140可以是与凸块150和160以及输入/输出引脚115和125设置在相同高度处的再分布层。例如，上布线图案130和140与输入/输出引脚115和125一起设置在第一层中，并且上布线图案130和140均可以包括连续地连接到相应的输入/输出引脚115和125的导电线。
48.参照图5a，输入/输出区域110和120可以具有矩形形状，并且凸块150和160可以具有八边形形状，这仅是示例，输入/输出区域110和120以及凸块150和160的形状和尺寸可以不同地修改。作为示例，在图5a中，凸块150和160中的每一者的宽度被示出为小于输入/输出区域110和120中的每一者的宽度，并且以不同的方式，凸块150和160中的每一者的宽度可以大于输入/输出区域110和120中的每一者的宽度。
49.输入/输出区域110和120可以在第一方向(y轴方向)和第二方向(x轴方向)上设置。在第一方向上相邻的输入/输出区域110和120可以被定义为第一输入/输出区域110和第二输入/输出区域120。例如，第一输入/输出区域110和第二输入/输出区域120可以在第一方向上按顺序设置。
50.参照图5a，在第一输入/输出区域110和第二输入/输出区域120中，输入/输出引脚115和125可以设置在不同的位置。例如，输入/输出引脚115在第一输入/输出区域110中的设置位置和输入/输出引脚125在第二输入/输出区域120中的设置位置可以彼此不同。参照图5a，在第一输入/输出区域110中，输入/输出引脚115在第一方向上设置在下部中，在第二输入/输出区域120中，输入/输出引脚125可以在第一方向上设置在上部中。
51.因此，可以确保在沿第一方向彼此相邻的第一输入/输出区域110和第二输入/输出区域120上可以设置凸块150的足够区域。在图5a中示出的示例实施例中，连接到第一输入/输出区域110的第一凸块150设置为与第一输入/输出区域110和第二输入/输出区域120二者交叠。可以减小将第一凸块150和第一输入/输出引脚115连接的第一上布线图案130的长度，并且可以改善由第一输入/输出区域110和第一凸块150提供的信号传输路径的电特性。例如，第一上布线图案130可以被形成为具有不延伸到第二输入/输出区域120的上部的长度。
52.类似地，还可以缩短第二上布线图案140的长度，并且可以改善由第二输入/输出区域120和第二凸块160提供的信号传输路径的电特性。另外，通过在沿第一方向的输入/输出引脚115和125之间设置凸块150和160的至少一部分，可以减小设置凸块150和160的区域的面积。或者，可以增加设置在相同区域中的凸块150和160的数目。因此，可以改善半导体器件100的集成度以及半导体器件100的电特性。
53.另一方面，在图5a中示出的示例实施例中，与核心区域相邻的第二输入/输出区域120可以与核心区域和输入/输出环之间的第二边界bd2隔开第二余量mg2。因为第二输入/输出区域120的第二输入/输出引脚125设置为靠近核心区域，所以第二余量mg2可以大于参照图4b描述的对比示例的第一余量mg1。例如，第二余量mg2可以等于或大于第一余量mg1的两倍。
54.另外，第一凸块150可以与第一输入/输出引脚115隔开期望距离和/或可替代的预定距离。例如，在凸块150和160与沿着半导体器件100的外周边设置的保护区域之间可能需要确保期望距离和/或可替代的预定距离。因此，为了确保第一凸块150与保护区域之间的距离，第一凸块150和第一输入/输出引脚115可以彼此隔开期望距离和/或可替代的预定距
离。
55.如图5a所示，第二输入/输出区域120可以具有与第一输入/输出区域110不同的结构，以确保输入/输出引脚115和125之间的空间。在示例实施例中，逻辑电路和静电放电保护电路在第一输入/输出区域110中的设置顺序可以不同于逻辑电路和静电放电保护电路在第二输入/输出区域120中的设置顺序。作为示例，在第一输入/输出区域110中，在第一方向上，逻辑电路可以设置在静电放电保护电路上方，并且在第二输入/输出区域120中，静电放电保护电路可以设置在逻辑电路上方。在这种情况下，输入/输出引脚115和125可以分别在第一输入/输出区域110和第二输入/输出区域120中在第三方向(z轴方向)上设置在静电逻辑电路上方。
56.另外，在示例实施例中，逻辑电路和静电放电保护电路可以被设置的顺序在相应的第一输入/输出区域110和第二输入/输出区域120中是相同的，并且只有输入/输出引脚115和125的位置可以改变。在这种情况下，在沿第一方向的第一输入/输出区域110和第二输入/输出区域120中的每一者中，逻辑电路可以设置在静电放电保护电路上，或者静电放电保护电路可以设置在逻辑电路上。另外，在第一输入/输出区域110中，在第三方向上，第一输入/输出引脚115可以设置在静电放电保护电路的上部上，并且在第二输入/输出区域120中，第二输入/输出引脚125可以设置在逻辑电路上。因此，将相应的输入/输出引脚115和125连接到静电放电保护电路的布线图案的结构可以在第一输入/输出区域110和第二输入/输出区域120中彼此不同。
57.图5b是示出了在图5a的方向i-i'上的截面的截面图。参照图5b，半导体器件100包括在第一方向上彼此相邻设置的第一输入/输出区域110和第二输入/输出区域120，并且第一输入/输出区域110和第二输入/输出区域120可以具有类似的结构。
58.第一输入/输出区域110可以包括形成在衬底101上的半导体元件111。例如，半导体元件111可以为晶体管，并且可以包括诸如finfet和mbcfet的各种结构的晶体管。半导体元件111可以连接到下布线图案112，并且下布线图案112可以被层间绝缘层113覆盖。下布线图案112可以通过上接触114连接到第一输入/输出引脚115。
59.第一输入/输出引脚115可以连接到上布线图案130。上布线图案130可以为再分布层。下布线图案112可以被限定为设置在第一输入/输出引脚115和上接触114下方的布线图案。另一方面，上布线图案130可以与第一输入/输出引脚115设置在同一层上，并且可以是从第一输入/输出引脚115连续地延伸的布线图案。例如，上布线图案130可以是在第三方向(z轴方向)上设置在半导体器件100的最上层上的布线图案。在示例实施例中，上布线图案130和第一输入/输出引脚115可以具有不同的宽度，或者可以具有相同的宽度。
60.第一上布线图案130可以直接接触第一输入/输出引脚115和第一凸块150，并且可以被保护层170覆盖。例如，第一凸块150包括设置在与上布线图案130和第一输入/输出引脚115相同的高度处的下凸块图案151、位于下凸块图案151上的上凸块图案152以及与上凸块图案152接触的焊料凸块153。在保护层170中，下凸块图案151和第一上布线图案130彼此接触，并且焊料凸块153的一部分可以暴露到保护层170的外部。例如，保护层170可以形成在半导体器件100的最外侧，以保护半导体器件100。在示例实施例中，在衬底101的上表面(x-y平面)上，上凸块图案152的面积可以小于下凸块图案151和焊料凸块153中的至少一者的面积。
61.半导体元件111可以提供用于处理通过第一凸块150传输的电力和/或信号并将电力和/或信号传输到半导体器件100内部的电路块的逻辑电路、用于保护半导体器件100免受可能通过第一凸块150引入的静电放电的影响的静电放电保护电路等。作为示例，静电放电保护电路连接在第一凸块150和逻辑电路之间，并且通过第一凸块150传输的电源电压和信号电压均经过静电放电保护电路以输入到逻辑电路，下面将参照图6对其进行描述。
62.图6是示出了根据示例实施例的半导体器件的输入/输出区域的框图。
63.参照图6，根据示例实施例的半导体器件200可以包括凸块210、输入/输出区域220、电路块230等。凸块210可以是暴露于半导体器件200的外部并且连接到半导体器件200外部的电路板的结构。电路块230安装在半导体器件200内部，并且可以是包括处理电路的功能块，所述处理电路用于执行提供由半导体器件200提供的各种功能所需的操作、信号处理等。
64.输入/输出区域220可以传输在凸块210和电路块230之间输入/输出的信号。作为示例，通过凸块210传输的电源电压可以通过输入/输出区域220输入到电路块230。另外，通过凸块210传输的信号通过输入/输出区域220输入到电路块230，或者从电路块230输出的信号可以通过输入/输出区域220传输到凸块210。
65.输入/输出区域220可以包括静电放电保护电路221和逻辑电路223。静电放电保护电路221可以连接到凸块210侧，并且逻辑电路223可以连接到电路块230侧。例如，静电放电保护电路221连接在凸块210和逻辑电路223之间，因此，通过凸块210传输的所有信号经过静电放电保护电路221，然后经过逻辑电路223和电路块230。
66.在示例实施例中，静电放电保护电路221可以包括第一二极管d1和第二二极管d2。第一二极管d1可以连接在第一电源电压vdd和输入节点in之间，并且第二二极管d2可以连接在第二电源电压vss和输入节点in之间。
67.当输入电压输入到凸块210时，输入节点in的电压可以改变为与输入电压对应的值。通常，输入电压可以大于第二电源电压vss并且小于第一电源电压vdd。因此，因为第一二极管d1和第二二极管d2二者在反向方向上偏置，所以电流不流过二极管d1和d2，并且输入节点in的电压按原样传输到逻辑电路223。
68.接下来，将描述异常电压输入到凸块210的情况。例如，当由于电涌或静电而向凸块210输入大于第一电源电压vdd的异常电压时，输入节点in的电压会显著地增大。因此，第一二极管d1正向偏置，并且电流可以流过第一二极管d1。而且，当输入节点in的电压增大时，可能在第二二极管d2中发生击穿，并且反向电流可以流过第二二极管d2。结果，当由于电涌或静电放电导致的异常电压输入到凸块210时，静电放电保护电路221可以通过去除由于异常电压导致的过电流来保护逻辑电路223和电路块230。
69.静电放电保护电路221的构造可以不同地修改。例如，第一二极管d1和第二二极管d2中的至少一者可以被替换为晶体管。当第一二极管d1和第二二极管d2都被替换为晶体管时，第一二极管d1可以被替换为p型晶体管，并且第二二极管d2可以被替换为n型晶体管。
70.因为静电放电保护电路221连接在凸块210和逻辑电路223之间，所以可以通过将静电放电保护电路221设置在输入/输出引脚下方来简化布线图案的设计。在示例实施例中，为了高效地设置凸块210和输入/输出区域220，逻辑电路223而不是静电放电保护电路221也可以位于输入/输出引脚下方。
71.图7和图8是示出了根据示例实施例的半导体器件的视图。
72.图7和图8可以是示出了根据示例实施例的半导体器件300中的输入/输出环的局部区域的视图。首先，参照图7，半导体器件300可以包括在第一方向(y轴方向)和第二方向(x轴方向)上布置的输入/输出区域310和320。第一方向和第二方向可以平行于包括在半导体器件300中的半导体衬底的上表面。
73.第一输入/输出区域310和第二输入/输出区域320可以在第一方向上彼此相邻。第一输入/输出区域310包括在第一方向上相邻的第一电路区域310a和第二电路区域310b，并且第二输入/输出区域320也可以包括在第一方向上相邻的第一电路区域320a和第二电路区域320b。静电放电保护电路可以设置在第一电路区域310a和320a中，并且逻辑电路可以设置在第二电路区域310b和320b中。
74.将输入/输出区域310和320分别连接到半导体器件300的核心区域的输入/输出布线图案317和327可以设置在第二电路区域310b和320b中。例如，半导体器件300的核心区域可以在第一方向上设置在输入/输出区域310和320的上部。在输入/输出区域310和320中，可以限定在第二方向上延伸并且彼此分开的第一边界和第二边界，并且第二边界可以是设置为在第一方向上高于第一边界的边界。因此，第二边界可以比第一边界更靠近核心区域，并且输入/输出布线图案317和327可以设置为与第一边界相比更靠近第二边界。另外，第一输入/输出区域310中的输入/输出布线图案317和第一边界之间的距离可以与第二输入/输出区域320中的输入/输出布线图案327和第二边界之间的距离相同。
75.参照图7，在第一输入/输出区域310和第二输入/输出区域320中，第一电路区域310a和320a以及第二电路区域310b和320b可以分别以相同的顺序设置。例如，在第一输入/输出区域310中，在第一方向上，第一电路区域310a可以设置在第二电路区域310b下方，并且在第二输入/输出区域320中，在第一方向上，第一电路区域320a也可以设置在第二电路区域320b下方。因此，在第一输入/输出区域310与第二输入/输出区域320之间的边界处，第一输入/输出区域310的第二电路区域310b和第二输入/输出区域320的第一电路区域320a可以彼此相邻。另外，第一输入/输出区域310的输入/输出布线图案317可以设置为相邻于第一输入/输出区域310与第二输入/输出区域320之间的边界。
76.在第一输入/输出区域310中，第一输入/输出引脚315可以设置在第一电路区域310a中，并且在第二输入/输出区域320中，第二输入/输出引脚325可以设置在第二电路区域320b中。因此，用于将输入/输出引脚315和325分别连接到静电放电保护电路的下布线图案可以在第一输入/输出区域310和第二输入/输出区域320中彼此不同，下面将参照图8对其进行描述。
77.图8可以是示出了在图7的方向ii-ii'上的截面的截面图。参照图8，第一输入/输出引脚315可以设置在第一电路区域310a中，并且第二输入/输出引脚325可以设置在第二电路区域320b中。输入/输出引脚315和325通过上接触314和324连接到下布线图案312和322，并且输入/输出引脚315和325可以被保护层370覆盖。在第一输入/输出区域310和第二输入/输出区域320中，半导体元件311和321可以分别与下布线图案312和322的至少一部分一起提供输入/输出电路。输入/输出电路包括静电放电保护电路和逻辑电路，并且半导体元件311和321以及下布线图案312和322可以被层间绝缘层313和323覆盖。
78.例如，在第一输入/输出区域310中，将第一输入/输出引脚315和第一电路区域
310a连接的下布线图案312可以仅设置在第一电路区域310a中。另一方面，第二输入/输出区域320中的将第二输入/输出引脚325和第一电路区域320a连接的至少一个下布线图案322可以设置在第一电路区域320a和第二电路区域320b二者中。作为示例，如图8所示，在第二输入/输出区域320中，至少一个下布线图案322可以形成在第一电路区域320a中，以横跨第二电路区域320b。横跨第一电路区域320a与第二电路区域320b之间的边界的第一下布线图案可以设置在下布线图案322的最上部分上。例如，如图8所示，第一下布线图案可以直接连接到第一输入/输出引脚325和上接触324。
79.通过如图7和图8所示设置输入/输出引脚315和325，可以在输入/输出引脚315和325之间确保足够的空间，并且可以高效地设置输入/输出区域310和320以及凸块。另外，因为第一输入/输出布线图案317和第二输入/输出布线图案327在第一输入/输出区域310和第二输入/输出区域320之间不彼此面对，所以可以显著地减小第一输入/输出区域310和第二输入/输出区域320之间的距离，并且可以减小布置输入/输出区域310和320所需的面积。在示例实施例中，第一输入/输出布线图案317和第二输入/输出布线图案327可以设置在距离衬底301相同的高度处。
80.图9和图10是示出了根据示例实施例的半导体器件的视图。
81.图9和图10可以是示出了根据示例实施例的包括在半导体器件400和400a中的输入/输出环的局部区域的视图。首先，参照图9，半导体器件400可以包括在第一方向(y轴方向)和第二方向(x轴方向)上设置的输入/输出区域410和420。例如，第一输入/输出区域410和第二输入/输出区域420可以在第一方向上彼此相邻。第一输入/输出区域410可以包括在第一方向上相邻的第一电路区域410a和第二电路区域410b，并且第二输入/输出区域420可以包括在第一方向上相邻的第一电路区域420a和第二电路区域420b。
82.参照图9，在输入/输出区域410和420中，输入/输出引脚415和425可以分别设置在第一电路区域410a与第二电路区域410b之间的边界处以及第一电路区域420a与第二电路区域420b之间的边界处。输入/输出引脚415和425均可以在第一方向上具有相对更大的宽度。在沿第一方向相邻并且在第二方向上设置在相同的位置处的输入/输出区域410和420中，输入/输出引脚415和425可以在第二方向上设置在相同的位置处。另外，在沿第二方向相邻并且在第一方向上设置在相同的位置处的输入/输出区域410和420中，输入/输出引脚415和425可以在第二方向上设置在不同的位置处。例如，在沿第二方向相邻的成对的第一输入/输出区域410中的一者中，输入/输出引脚415可以设置在左侧，并且在另一者中，输入/输出引脚415可以设置在右侧。因此，可以确保凸块可以布置在输入/输出引脚415和425之间的空间，并且可以高效地设置输入/输出区域410和420以及凸块。
83.接下来，参照图10，在半导体器件400a中，输入/输出引脚415a和425a可以设置在第一电路区域410a和420a与第二电路区域410b和420b之间的边界处。输入/输出引脚415a和425a均可以在第二方向上具有更大的宽度。根据图10中示出的示例实施例的半导体器件400a中的输入/输出引脚415a和425a的布置可以与参照图9描述的情况类似。
84.图11和图12是示出了根据示例实施例的半导体器件的示意图。
85.首先，参照图11，半导体器件500可以包括在第一方向(y轴方向)和第二方向(x轴方向)上设置的输入/输出区域510和520。输入/输出区域510和520可以分别包括在第一方向上彼此相邻的第一电路区域510a和第二电路区域510b以及在第一方向上彼此相邻的第
一电路区域520a和第二电路区域520b。静电放电保护电路可以设置在第一电路区域510a和520a中，并且逻辑电路可以设置在第二电路区域510b和520b中。
86.在图11中示出的示例实施例中，第一电路区域510a和第二电路区域510b在第一输入/输出区域510中的设置顺序与第一电路区域520a和第二电路区域520b在第二输入/输出区域520中的设置顺序可以彼此不同。例如，在第一输入/输出区域510中，第二电路区域510b在第一方向上设置在第一电路区域510a的上部，并且在第二输入/输出区域520中，第二电路区域520b可以在第一方向上设置在第一电路区域520a下方。
87.因此，在图11中示出的示例实施例中，在第一输入/输出区域510与第二输入/输出区域520之间的边界处，第一输入/输出区域510的第二电路区域510b和第二输入/输出区域520的第二电路区域520b可以彼此相邻。而且，在第一输入/输出区域510与第二输入/输出区域520之间的边界处，第一输入/输出布线图案517和第二输入/输出布线图案527可以彼此相邻。可以在第一输入/输出区域510与第二输入/输出区域520之间确保足够的距离，这样可以设置从第一输入/输出布线图案517延伸并连接到半导体器件500的核心区域的布线和从第二输入/输出布线图案527延伸并连接到半导体器件500的核心区域的布线。作为示例，第一输入/输出区域510与第二输入/输出区域520之间的距离可以大于图7中示出的示例实施例中的第一输入/输出区域310与第二输入/输出区域320之间的距离。
88.在图11中示出的示例实施例中，在输入/输出区域510和520中，输入/输出引脚515和525可以分别设置在第一电路区域510a和520a中。因此，可以简化用于分别将输入/输出引脚515和525连接到静电放电保护电路的下布线图案，下面将参照图12对其进行描述。
89.图12可以是示出了在图11的方向iii-iii'上的截面的截面图。参照图12，第一输入/输出引脚515可以设置在第一输入/输出区域510中的第一电路区域510a中，并且第二输入/输出引脚525可以设置在第二输入/输出区域520中的第一电路区域520a中。输入/输出引脚515和525通过上接触514和524连接到下布线图案512和522，并且输入/输出引脚515和525可以被保护层570覆盖。半导体元件511和521以及下布线图案512和522可以被层间绝缘层513和523覆盖。
90.通过如图11和图12所示设置输入/输出引脚515和525，可以简化如图12所示的将静电放电保护电路与输入/输出引脚515和525连接的下布线图案512和522的结构。另外，设置在第一输入/输出区域510的第一电路区域510a中的下布线图案512可以具有与设置在第二输入/输出区域520的第一电路区域520a中的下布线图案522的结构类似的结构。参照图12，基于第一输入/输出区域510与第二输入/输出区域520之间的边界，第一输入/输出区域510和第二输入/输出区域520可以具有在第一方向上彼此对称的结构。
91.图13是示出了根据示例实施例的半导体器件的图。
92.参照图13，根据示例实施例的半导体器件600可以包括多个输入/输出区域610至630。输入/输出区域610至630可以分别包括第一电路区域610a和第二电路区域610b、第一电路区域620a和第二电路区域620b以及第一电路区域630a和第二电路区域630b。另外，多个相应的输入/输出区域(610至630)可以被分类为多个输入/输出区域610至630，例如，第一输入/输出区域610、第二输入/输出区域620和第三输入/输出区域630。
93.参照图13，第一输入/输出区域610中的第一输入/输出引脚615可以设置在第一电路区域610a中，并且第二输入/输出区域620中的第二输入/输出引脚625可以设置在第二电
路区域620b中。在第一输入/输出区域610和第二输入/输出区域620中，第一电路区域610a和620a可以在第一方向(y轴方向)上设置在第二电路区域610b和620b下方。另一方面，在第三输入/输出区域630中，第三输入/输出引脚635可以设置在第一电路区域630a中，并且第一电路区域630a可以在第一方向上设置在第二电路区域630b的上部。例如，与第一输入/输出区域610和第二输入/输出区域620相比，第三输入/输出区域630可以具有垂直对称结构。
94.图13中示出的示例实施例示出了第一输入/输出区域610在第二方向(x轴方向)上布置以及第二输入/输出区域620和第三输入/输出区域630在第二方向上交替地布置，但是不必限于此。作为示例，第一输入/输出区域610可以与第二输入/输出区域620或第三输入/输出区域630在第一方向或第二方向上交替地设置，或者第一输入/输出区域610至第三输入/输出区域630可以在第一方向或第二方向上交替地设置。
95.如上所述，输入/输出区域610至630设置在半导体器件600的输入/输出环中，并且用于传输电力和信号的多条布线可以设置在输入/输出环中。布线可以在第二方向上延伸。当具有不同结构的输入/输出区域610至630如在图13中示出的示例实施例中那样在第一方向上设置在相同的位置处时，连接布线的填充区域可以设置在输入/输出区域610至630之间。
96.如参照图13描述的，通过选择性地设置第一输入/输出区域610至第三输入/输出区域630，可以确保输入/输出引脚615、625和635之间的距离，并且凸块可以设置在输入/输出引脚615、625和635之间。因此，可以改善输入/输出区域610至630的电特性和半导体器件600的集成度。另外，除了参照图13描述的示例实施例之外，如参照图9和图10描述的，其中相邻于第一电路区域与第二电路区域之间的边界设置输入/输出引脚的输入/输出区域也可以与第一输入/输出区域610至第三输入/输出区域630一起被包括在半导体器件600中。
97.图14至图16是示出了根据示例实施例的半导体器件的视图。
98.图14至图16可以分别是半导体器件700、710和720中的输入/输出环的局部区域700a、710a和720a的放大图。首先，参照图14，多个输入/输出区域ioc和凸块bump设置在输入/输出环中，并且输入/输出区域ioc和凸块bump可以通过上布线图案rdl连接。输入/输出区域ioc可以沿着多条线l1至l6设置，并且至少一个凸块bump可以设置为与输入/输出区域ioc的至少一部分交叠。因此，可以减小用于设置并连接凸块bump和输入/输出区域ioc所需的面积，并且可以提高半导体器件700的集成度。
99.在图14中示出的示例实施例中，输入/输出引脚iop可以在至少一部分输入/输出区域ioc中设置在不同的位置，以充分地确保其中可以设置凸块bump的空间。作为示例，设置在第一线l1上的输入/输出区域ioc中的输入/输出引脚iop的位置可以不同于设置在第二线l2上的输入/输出区域ioc中的输入/输出引脚iop的位置。例如，至少一部分输入/输出区域ioc中的输入/输出引脚iop的位置可以在长度方向上彼此不同。
100.另外，在图14中示出的示例实施例中，输入/输出布线图案pt可以在输入/输出区域ioc中设置在相同的位置处。参照图14，每个输入/输出区域ioc的输入/输出布线图案pt可以设置在上部。因此，输入/输出布线图案pt可以不在线l1至l6之间的边界处彼此相邻，并且可以显著地减小其中将设置从输入/输出布线图案pt延伸到半导体器件700的核心区域的布线的空间，并且可以显著地减小其中设置输入/输出区域ioc的、线l1至l6之间的距离。
101.接下来，参照图15，如参照图14描述的，多个输入/输出区域ioc和凸块bump设置在输入/输出环中，并且输入/输出区域ioc和凸块bump可以通过上布线图案rdl连接。输入/输出区域ioc可以沿着多条线l1至l6设置，并且至少一个凸块bump可以设置为与输入/输出区域ioc的至少一部分交叠。因此，可以减小用于设置并连接凸块bump和输入/输出区域ioc所需的面积，并且可以提高半导体器件710的集成度。
102.在图15中示出的示例实施例中，包括在至少一部分输入/输出区域ioc中的输入/输出引脚iop的位置可以在宽度方向以及长度方向上彼此不同。例如，设置在第一线l1上的输入/输出区域ioc的输入/输出引脚iop可以设置在不同的位置。例如，可以考虑到通过考虑凸块bump的尺寸和凸块bump之间的距离所提供的凸块bump的布置以及要在凸块bump与输入/输出引脚iop之间确保的最小距离，来确定相应的输入/输出区域ioc中的输入/输出引脚iop的位置。
103.每个输入/输出区域ioc包括静电放电保护电路和逻辑电路，逻辑电路直接连接到输入/输出布线图案pt，并且静电放电保护电路可以直接连接到一个凸块bump。静电放电保护电路和逻辑电路可以设置为在长度方向上彼此相邻。因此，在图15中示出的示例实施例中，输入/输出引脚iop设置在静电放电保护电路的区域中，可以设置在逻辑电路的区域中，或者可以设置为与静电放电保护电路和逻辑电路之间的边界交叠。另一方面，在图15中示出的示例实施例中，线l1至线l6之间的距离可以与参照图14描述的线l1至线l6之间的距离类似。
104.参照图16，如参照图14和图15描述的，多个输入/输出区域ioc和凸块bump设置在输入/输出环中，并且输入/输出区域ioc和凸块bump可以通过上布线图案rdl连接。输入/输出区域ioc可以沿着多条线l1至线l6设置，并且至少一个凸块bump可以设置为与输入/输出区域ioc的至少一部分交叠。因此，可以减小用于设置并连接凸块bump和输入/输出区域ioc所需的面积，并且可以提高半导体器件720的集成度。
105.参照图16，至少一部分输入/输出区域ioc可以具有彼此对称的结构。例如，设置在第一线l1上的输入/输出区域ioc和设置在第二线l2上的输入/输出区域ioc可以具有在长度方向上彼此对称的结构。因此，在图16中示出的示例实施例中，在每个输入/输出区域ioc中，输入/输出引脚iop可以设置在其中设置有静电放电保护电路的区域中。
106.另一方面，在图16中示出的示例实施例中，一些输入/输出区域ioc具有彼此对称的结构，因此，线l1至线l6之间的距离中的一些距离可以彼此不同。例如，输入/输出布线图案pt在其上彼此面对的第一线l1和第二线l2之间的距离可以大于输入/输出布线图案pt在其上彼此不面对的第二线l2和第三线l3之间的距离。而且，不与输入/输出布线图案pt相邻的第三线l3和第四线l4之间的距离可以小于其他距离。
107.图17和图18是被提供为示出根据示例实施例的半导体器件中的输入/输出区域的布置的示意图。
108.首先，图17可以是示出了根据上面参照图14描述的示例实施例的半导体器件700中的输入/输出环的局部区域700a中包括的输入/输出区域ioc1至ioc18的示意图。参照图17，输入/输出区域ioc1至ioc18均可以包括第一电路区域ca1和第二电路区域ca2，静电放电保护电路设置在第一电路区域ca1中，并且逻辑电路可以设置在第二电路区域ca2中。另外，输入/输出区域ioc1至ioc18均包括输入/输出引脚iop，并且输入/输出引脚iop可以连
接到静电放电保护电路。
109.在图17中示出的示例实施例中，在输入/输出区域ioc1至ioc18中的每一者中，第一电路区域ca1和第二电路区域ca2以相同的顺序设置。参照图17，在输入/输出区域ioc1至ioc18中的每一者中，第一电路区域ca1可以在长度方向上设置在第二电路区域ca2下方。输入/输出引脚iop可以设置在位于奇数线l1、l3和l5上的第一电路区域ca1中，并且设置在位于偶数线l2、l4和l6上的第二电路区域ca2中。因此，将位于奇数线l1、l3和l5以及偶数线l2、l4和l6上的输入/输出引脚iop和静电放电保护电路进行连接的布线图案可以具有不同的结构。
110.另一方面，第二电路区域ca2可以包括用于将逻辑电路连接到半导体器件700的核心区域的输入/输出布线图案pt。在图17中示出的示例实施例中，输入/输出布线图案pt可以在长度方向上设置在线l1至线l6的上部。例如，在沿长度方向相邻的线l1至线l6之间，输入/输出布线图案pt可以相邻于第一电路区域ca1，而不是其他输入/输出布线图案pt。因此，如图17所示，可以均匀地形成线l1至线l6之间的第一垂直距离vd1。
111.接下来，参照图18，输入/输出区域ioc1至ioc18均可以包括第一电路区域ca1和第二电路区域ca2，静电放电保护电路可以形成在第一电路区域ca1中，并且逻辑电路可以形成在第二电路区域ca2中。另外，连接到输入/输出区域ioc1至ioc18中的每一者中的静电放电保护电路的输入/输出引脚iop可以设置在第一电路区域ca1中。
112.与图17的其中输入/输出引脚iop设置在第一电路区域ca1或第二电路区域ca2中的示例实施例不同，在图18的示例实施例中，输入/输出引脚iop可以设置在第一电路区域ca1中。因此，将相应的输入/输出区域ioc1至ioc18中的输入/输出引脚iop和静电放电保护电路进行连接的布线图案可以具有类似的结构。例如，在图18中示出的示例实施例中，连接输入/输出引脚iop和静电放电保护电路的布线图案可以不与第一电路区域ca1和第二电路区域ca2之间的边界交叠。
113.而且，参照图18，输入/输出布线图案pt可以在线l1至线l6中的至少一部分线之间彼此面对。例如，输入/输出布线图案pt可以在第一线l1与第二线l2之间、第三线l3与第四线l4之间以及第五线l5与第六线l6之间彼此面对。因此，第一线l1与第二线l2之间、第三线l3与第四线l4之间以及第五线l5与第六线l6之间的第二垂直距离vd2可以大于参照图17描述的第一垂直距离vd1。
114.另一方面，输入/输出布线图案pt可以不设置在第二线l2与第三线l3之间以及第四线l4与第五线l5之间。因此，第二线l2与第三线l3之间以及第四线l4与第五线l5之间的第三垂直距离vd3可以形成为小于先前参照图17描述的第一垂直距离vd1。
115.图19和图20是被提供为示出根据示例实施例的半导体器件中的输入/输出区域和凸块的布置的视图。
116.首先，参照图19，输入/输出区域ioc沿着第一线l1和第二线l2设置，并且凸块bump可以设置为与输入/输出区域ioc交叠。凸块bump可以分别与包括在输入/输出区域ioc中的输入/输出引脚iop以及其他相邻的凸块bump分开期望距离和/或可替代的预定距离或以上。
117.例如，在凸块bump的布置中，可以考虑每个凸块bump的宽度和凸块bump之间的距离。可以充分地确保凸块bump之间的距离，使得凸块bump彼此分开并且可以通过焊料球等
连接到封装衬底等的电路图案。
118.另外，在设置凸块bump时，可以考虑要在凸块bump之间确保的最小距离。最小距离可以被定义为凸块bump的中心之间的距离，并且凸块bump可能需要被设置为使得一个凸块bump与相邻于其的另一凸块bump之间的距离等于或大于最小距离。凸块bump之间的最小距离可以根据凸块bump的数目、每个凸块bump的尺寸、包括凸块bump的半导体器件的尺寸等来确定。
119.当设置凸块bump和输入/输出区域ioc时，可以考虑包括在相应的输入/输出区域ioc中的输入/输出引脚iop的位置。输入/输出引脚iop是通过布线图案连接到凸块bump的结构，并且可以与凸块bump和布线图案设置在相同的高度处。因此，如果未确保每个凸块bump和输入/输出引脚iop之间的足够距离，则可能出现诸如电短路的缺陷。
120.参照图19，输入/输出引脚iop设置在位于第一线l1上的每个输入/输出区域ioc的第一电路区域ca1中，并且输入/输出引脚iop设置在位于第二线l2上的每个输入/输出区域ioc的第二电路区域ca2中，由此确保输入/输出引脚iop之间的足够区域。因此，凸块bump可以在第一方向(y轴方向)上设置在输入/输出引脚iop之间。
121.在图19中示出的示例实施例中，凸块bump可以包括交叠区域oa和非交叠区域noa。参照图19中的最右侧的第一凸块bump1，第一凸块bump1的交叠区域oa可以包括与在第一方向上相邻的成对的输入/输出区域ioc交叠的区域。在第一凸块bump1中，交叠区域oa可以具有比非交叠区域noa小的面积。
122.接下来，参照图20，输入/输出区域ioc沿着第五线l5和第六线l6设置，并且凸块bump设置为与输入/输出区域ioc交叠。在图20中示出的示例实施例中，凸块bump也可以包括交叠区域oa和非交叠区域noa，并且在第二凸块bump2中，非交叠区域noa可以具有比交叠区域oa小的面积。
123.如参照图19和图20描述的，根据输入/输出区域ioc和凸块bump的布置，交叠区域oa和非交叠区域noa的面积可以具有不同的大小关系。另外，根据示例实施例，至少一个凸块bump可以不与输入/输出区域ioc交叠，并且可以不包括交叠区域oa。
124.图21和图22是示出了根据示例实施例的半导体器件的视图。
125.首先，参照图21，半导体器件800可以包括第一区域801和第二区域802，第一区域801可以是核心区域，并且第二区域802可以是输入/输出环。第二区域802可以包围第一区域801。第二区域802可以包括与半导体器件800的边缘之中的在第一方向(y轴方向)上延伸的边缘相邻的水平区域800a和与半导体器件800的边缘之中的在第二方向(x轴方向)上延伸的边缘相邻的垂直区域800b。
126.输入/输出环可以包括多个输入/输出区域810和820。输入/输出区域810和820均可以包括第一电路区域810a和820a以及第二电路区域810b和820b，静电放电保护电路设置在第一电路区域810a和820a中，并且逻辑电路可以设置在第二电路区域810b和820b中。输入/输出区域810和820可以分别包括输入/输出引脚815和825，并且输入/输出引脚815和825可以设置在第一电路区域810a和820a或者第二电路区域810b和820b中。
127.第二电路区域810b和820b的逻辑电路可以通过输入/输出布线图案817和827连接到第一区域801中的核心区域。参照图21，包括在水平区域800a中的输入/输出区域810的输入/输出布线图案817在第二方向上与第一区域801相邻，并且包括在垂直区域800b中的输
入/输出区域820的输入/输出布线图案827可以在第一方向上与第一区域801相邻。在示例实施例中，通过将包括在水平区域800a中的输入/输出布线图案817和包括在垂直区域800b中的输入/输出布线图案827设置在不同的高度处，可以限制和/或防止输入/输出布线图案817和827的交叠，并且可以高效地连接核心区域和输入/输出环，下面参照图22对其进行描述。
128.图22可以是示出了图21的方向iv-iv'上的截面和方向v-v'上的截面的截面图。参照图22，输入/输出引脚815和825可以分别设置在第二电路区域810b和820b中。输入/输出引脚815和825通过上接触814和824连接到下布线图案812和822，并且输入/输出引脚815和825可以被保护层870覆盖。在第一输入/输出区域810和第二输入/输出区域820中，半导体元件811和821可以分别与下布线图案812和822的至少一部分一起提供静电放电保护电路和逻辑电路。半导体元件811和821以及下布线图案812和822可以被层间绝缘层813和823覆盖。
129.参照图22，输入/输出布线图案817在第一输入/输出区域810中的设置高度可以不同于输入/输出布线图案827在第二输入/输出区域820中的设置高度。例如，在第一输入/输出区域810中，输入/输出布线图案817可以设置在奇数层上，并且在第二输入/输出区域820中，输入/输出布线图案827可以设置在偶数层上。或者，相反，第一输入/输出区域810中的输入/输出布线图案817可以设置在偶数层上，并且在第二输入/输出区域820中，输入/输出布线图案827可以设置在奇数层上。如图22所示，通过将输入/输出布线图案817和827设置在不同的高度处，可以高效地设计将输入/输出区域810和820与第一区域801连接的布线。
130.图23是被提供为示出根据示例实施例的半导体器件中的凸块的布置的示意图。
131.在根据示例实施例的半导体器件中，凸块b1至b5可以根据期望的和/或可替代的预定的设计规则来设置。参照图23，第二凸块b2至第五凸块b5可以设置在第一凸块b1周围。尽管凸块b1至b5被示出为在xy平面上具有八边形形状，但是这仅是示例，并且凸块b1至b5的形状可以不同地修改。
132.凸块b1至b5之间的距离p1至p3可以被限定为从凸块b1至b5中的每一者的中心c到其他相邻凸块b1至b5中的每一者的中心c的距离。例如，中心c可以是凸块b1至b5中的每一者的重力的中心。
133.可以在半导体器件的制造工艺中包括的设计规则检查(drc)中不发生误差的范围内来确定凸块b1至b5之间的距离p1至p3。作为示例，半导体器件的设计规则可以限定应当在凸块b1至b5之间确保的最小距离。凸块b1至b5之间的距离p1至p3可以被确定为大于或等于在设计规则中限定的最小距离。例如，当以第一凸块b1为例进行描述时，在第一凸块b1周围的其他凸块b2至b5中的每一者与第一凸块b1之间的第一距离p1可以是由设计规则限定的最小距离或更大。另外，设置在第一凸块b1周围的第二凸块b2至第五凸块b5之间的第二距离p2和第三距离p3也可以等于或大于在设计规则中限定的最小距离。
134.图24至图26是示出了根据示例实施例的半导体器件的视图。
135.首先，参照图24，放大了与半导体器件900的一部分对应的区域。参照图24，多个输入/输出区域910、多个链接区域920和多个凸块930可以设置在区域a中。在图24中示出的示例实施例中，输入/输出区域910和链接区域920可以连续地设置。作为示例，与上面描述的其他实施例相比，输入/输出区域910和链接区域920可以连续地设置，而没有在其中有意地
不设置输入/输出区域910或链接区域920的空的空间。
136.每个输入/输出区域910可以包括输入/输出引脚911。如上所述，输入/输出引脚911可以基本上设置在与凸块930相同的高度处。在图24中示出的示例实施例中，输入/输出引脚911的设置位置可以根据设置输入/输出区域910的各个行而改变。例如，在奇数的第一行r1、第三行r3和第五行r5中，输入/输出引脚911设置在每个输入/输出区域910的左侧，并且在偶数的第二行r2、第四行r4和第六行r6中，输入/输出引脚911可以设置在每个输入/输出区域910的右侧。因此，可以在输入/输出引脚911之间确保足够的空间，并且凸块930的至少一部分可以设置为与输入/输出区域910交叠。
137.链接区域920是用于将至少一部分输入/输出区域910彼此连接的区域，并且输入/输出引脚911可以不形成在链接区域920中。例如，包括在第一行r1至第六行r6中的输入/输出区域910可以通过链接区域920共同地接收电源电压和接地电压。在这种情况下，可以理解的是，包括在第一行r1至第六行r6中的输入/输出区域910被包括在同一电压域中。当第一行r1至第六行r6的至少一部分被包括在不同的电压域中时，链接区域920可以仅将包括在同一电压域中的第一行r1至第六行r6彼此连接。
138.可以考虑输入/输出引脚911的位置和参照图23描述的凸块930之间的最小距离来确定凸块930的布置。作为示例，可以根据应用于制造半导体器件900的设计规则来限定凸块930之间的最小距离。凸块930可以设置为使得凸块930之间的距离等于或大于由设计规则限定的最小距离，并且输入/输出引脚911和凸块930彼此不干扰。
139.另一方面，参照图24，在无距离的情况下设置包括在第一行r1至第六行r6中的每一行中的输入/输出区域910，并且可以在第一行r1至第六行r6之间形成期望距离和/或可替代的预定距离。第一行r1至第六行r6之间的距离可以为几微米至几十微米，并且第一行r1至第六行r6之间的距离可以根据半导体器件900的设计规则而改变。作为示例，与图24中示出的不同，可以在第一行r1至第六行r6中的每一行中包括的输入/输出区域910之间存在距离，或者输入/输出区域910也可以被设置为使得在第一行r1至第六行r6之间不存在距离。
140.在示例实施例中，在设置输入/输出区域910和凸块930时，输入/输出引脚911和凸块930可以在至少一个输入/输出区域910中交叠。例如，在图24中示出的示例实施例中，第一输入/输出引脚911a和第一凸块930a可以彼此交叠，并且第二输入/输出引脚911b和第二凸块930b可以彼此交叠。
141.如先前参照图5b等描述的，每个凸块930可以包括焊料凸块931、上凸块图案932和下凸块图案933。下凸块图案933可以设置在与输入/输出引脚911相同的高度处，并且上凸块图案932和焊料凸块931具有与输入/输出引脚911不同的高度，例如，可以设置为高于输入/输出引脚911。图24中的示例实施例示出了：在每个凸块930中，下凸块图案933的面积最大，并且上凸块图案932的面积最小，但仅是示例，并且可以不同地修改。在示例实施例中，在向用于在半导体器件900和封装衬底之间进行连接的焊料凸块931施加压力的情况下，当输入/输出引脚911位于上凸块图案932下方时，输入/输出引脚911可能被压力损坏。
142.因此，在封装衬底上安装半导体器件900的工艺中，可以在半导体器件900的设计规则中限定用于限制和/或防止对输入/输出引脚911造成损坏所需的每个凸块930的上凸块图案932与输入/输出引脚911之间的最小距离。在示例实施例中，可以将最小距离限定为
每个凸块930的上凸块图案932的中心与输入/输出引脚911的中心之间的距离。如果可以确保等于或大于最小距离的距离，则每个凸块930和输入/输出引脚911可以彼此交叠。
143.例如，在图24中示出的示例实施例中，第一输入/输出引脚911a和第一凸块930a可以在xy平面上彼此交叠。与第一凸块930a中的焊料凸块931a直接接触的上凸块图案932a可以在xy平面上与第一输入/输出引脚911a分开期望距离和/或可替代的预定距离，如图24所示。当距离大于在设计规则中限定的最小距离时，第一输入/输出引脚911a和第一凸块930a可以设置为彼此交叠，如图24所示。
144.另一方面，参照图24，尽管示出了第二输入/输出引脚911b和第二凸块930b彼此交叠，但是这可能不被设计规则允许。例如，在第二凸块930b中，与焊料凸块931b直接接触的上凸块图案932b可以与第二输入/输出引脚911b直接交叠。因此，上凸块图案932b与第二输入/输出引脚911b之间的距离会小于在设计规则中限定的最小距离。在这种情况下，当如图24所示制造半导体器件900时，第二输入/输出引脚911b可能在诸如在封装衬底上安装半导体器件900的工艺中被施加到第二凸块930b的压力损坏。为了解决以上问题，可以移动第二凸块930b的位置，或者可以去除第二凸块930b并且可以将第二输入/输出区域910b连接到另一个凸块930。或者，可以改变第六行r6的输入/输出区域910中的输入/输出引脚911的位置。
145.接下来，参照图25，示出了与半导体器件1000的一部分对应的区域b的放大图。参照图25，多个输入/输出区域1010、多个链接区域1020和多个凸块1030可以设置在区域b中。在图25中示出的示例实施例中，输入/输出区域1010、链接区域1020和凸块1030的布置可以与参照图24描述的情况类似。作为示例，输入/输出区域1010和链接区域1020可以在至少一个方向(图25的y轴方向)上连续地设置而没有空的空间。
146.每个输入/输出区域1010可以包括输入/输出引脚1011。在图25中示出的示例实施例中，在与半导体器件1000的边缘平行的第一方向(y轴方向)上彼此相邻的成对的输入/输出区域1010中，输入/输出引脚1011可以设置在不同的位置。当如在图25中示出的示例实施例中那样形成输入/输出区域1010以及设置输入/输出引脚1011时，可以在链接区域1020中形成用于提供信号传输路径的金属图案。
147.参照在图25中示出的示例实施例中的在第一方向上相邻的第一输入/输出区域1010a和第二输入/输出区域1010b，第一输入/输出引脚1011a和第二输入/输出引脚1011b可以分别在第一输入/输出区域1010a和第二输入/输出区域1010b中设置在不同的位置。例如，每个输入/输出区域1010可以包括在第二方向(x轴方向)上设置的静电放电保护电路和逻辑电路，并且输入/输出引脚1011可以与逻辑电路和静电放电保护电路之间的边界交叠。如图25所示，通过设置输入/输出引脚1011，输入/输出引脚1011之间的距离不同地表示为第一距离pd1、第二距离pd2和第三距离pd3。
148.与上面参照图24描述的示例实施例类似，凸块1030的至少一部分可以设置为与输入/输出区域1010交叠。每个凸块1030包括焊料凸块1031、上凸块图案1032、下凸块图案1033等，并且下凸块图案1033可以设置在与输入/输出引脚1011相同的高度处。在示例实施例中，每个凸块1030的上凸块图案1032的中心与输入/输出引脚1011的中心之间的最小距离可以根据设计规则来限定。当确保了最小距离时，至少一个凸块1030也可以与输入/输出引脚1011交叠。
149.在图26中示出的示例实施例中，输入/输出区域1110中的输入/输出引脚1111的位置可以比图24和图25中示出的更加多样化。参照图26，输入/输出引脚1111a至1111d在第一输入/输出区域1110a至第四输入/输出区域1110d中的设置位置可以彼此不同。作为示例，第一输入/输出引脚1111a和第二输入/输出引脚1111b可以在第一输入/输出区域1110a和第二输入/输出区域1110b中在第一方向(y轴方向)上设置在不同的位置。例如，第一输入/输出引脚1111a和第二输入/输出引脚1111b可以彼此具有x轴对称关系。
150.第三输入/输出引脚1111c和第四输入/输出引脚1111d可以彼此具有y轴对称关系。另外，第三输入/输出引脚1111c可以设置在第一输入/输出引脚1111a沿逆时针方向旋转90度的位置，并且第四输入/输出引脚1111d可以设置在第二输入/输出引脚1111b逆时针旋转90度的位置。
151.如图26所示，在相应的输入/输出区域1110中设置输入/输出引脚1111时，可以不同地确定输入/输出引脚1111的位置。因此，可以确保输入/输出引脚1111之间的用于设置凸块1130的足够距离，并且可以改善半导体器件1100的可靠性和电特性。
152.当比较图25和图26时，在第三行r3中在第一方向上从顶部设置在第二位的输入/输出区域1110的输入/输出引脚1111可以通过顺时针旋转90度来设置。因此，以与图25的其中凸块1030和输入/输出引脚1011彼此交叠的示例实施例不同的方式，在图26中示出的示例实施例中，输入/输出引脚1111可以不与凸块1130交叠。
153.然而，在图25中示出的示例实施例中，凸块1030的下凸块图案1033也可以根据设计规则与输入/输出引脚1011交叠，并且可以仅禁止上凸块图案1032与输入/输出引脚1011之间的交叠。因此，根据设计规则，与图25中示出的示例实施例中一样，半导体器件1000可以被设计为仅使得凸块1030的下凸块图案1033与输入/输出引脚1011交叠。
154.图27至图30是示出了根据示例实施例的半导体器件的示意图。
155.首先，参照图27，根据示例实施例的半导体器件1200可以包括输入/输出环1210、核心区域1230等，并且凸块1220可以设置在输入/输出环1210中。输入/输出环1210是在核心区域1230周围的区域，并且可以包括凸块1220和连接到凸块1220的输入/输出区域。另外，延伸为横跨输入/输出区域的多条电力布线可以设置在输入/输出环1210中。
156.根据通过凸块1220接收的电压的大小，输入/输出区域可以具有不同的尺寸。输入/输出环1210可以包括位于具有不同尺寸的输入/输出区域之间的、用于连接电力布线的链接区域，下面将参照图28更详细地对其进行描述。
157.参照图28，接收不同电压的第一输入/输出区域ioc1和第二输入/输出区域ioc2可以被包括在输入/输出环1210中。例如，第一输入/输出区域ioc1可以具有第一高度h1，并且第二输入/输出区域ioc2可以具有第二高度h2。第一高度h1可以小于第二高度h2。第一输入/输出区域ioc1可以输入/输出具有相对低的电压的信号，并且第二输入/输出区域ioc2可以输入/输出具有相对高的电压的信号。第一输入/输出区域ioc1通过第一输入/输出引脚iop1连接到再分布层，并且再分布层可以连接到凸块。第二输入/输出区域ioc2可以通过第二输入/输出引脚iop2连接到再分布层。
158.在图28中示出的示例实施例中，链接区域imc可以设置在输入/输出具有不同电压的信号的第一输入/输出区域ioc1和第二输入/输出区域ioc2之间。链接区域imc可以在第一输入/输出区域ioc1和第二输入/输出区域ioc2之间将第一布线1211和第二布线1212彼
此连接。在图28中示出的示例实施例中，第一布线1211和第二布线1212可以分别在第一输入/输出区域ioc1和第二输入/输出区域ioc2中设置为不同的图案。因此，将第一布线1211和第二布线1212彼此连接的中间布线1213和1214可以设置在链接区域imc中。中间布线(1213和1214)可以包括用于将在一个方向(图28的长度方向)上设置在不同位置的第一布线1211和第二布线1212连接的具有弯曲形状的第一中间布线1213以及将在所述一个方向上设置在相同位置的第一布线1211和第二布线1212连接的第二中间布线1214。
159.接下来，参照图29，如在图20中示出的示例实施例中那样，接收不同电压的第一输入/输出区域ioc1和第二输入/输出区域ioc2可以被包括在输入/输出环1210a中。第一输入/输出区域ioc1输入和输出相对低的电压的信号并且可以具有第一高度h1，并且第二输入/输出区域ioc2输入和输出相对高的电压的信号并且可以具有第一高度h2。链接区域imc可以设置在第一输入/输出区域ioc1和第二输入/输出区域ioc2之间。
160.在图29中示出的示例实施例中，在第一输入/输出区域ioc1和第二输入/输出区域ioc2中，第一布线1211a和第二布线1212a可以分别以相同的图案设置。因此，设置在链接区域imc中的中间布线1213a可以不具有弯曲形状。因为可以简单地设计中间布线1213a，所以根据图29中示出的示例实施例的输入/输出环1210a中的链接区域imc的面积可以小于根据图28中示出的示例实施例的输入/输出环1210中的链接区域imc的面积。根据示例实施例，一个半导体器件1200也可以包括根据图28中示出的示例实施例的输入/输出环1210和根据图29中示出的示例实施例的输入/输出环1210a二者。
161.接下来，参照图30，根据示例实施例的半导体器件1300可以包括输入/输出环1310、核心区域1330等，并且凸块1320可以设置在半导体器件1300的整个一个表面上。例如，半导体器件1300可以通过设置在输入/输出环1310中的凸块1320输入/输出信号，并且可以通过设置在核心区域1330中的凸块1320接收电力。尽管图30中的示例实施例示出了设置在核心区域1330中的所有凸块1320都用于接收电力，但是用于输入和输出信号的一部分凸块1320可以设置在核心区域1330中。相反，用于接收电力的一部分凸块1320也可以设置在输入/输出环1310中。
162.在示例实施例中，输入/输出区域的连接到凸块1320的输入/输出引脚的位置可以不是固定的。作为示例，在输入/输出区域中，输入/输出引脚可以设置在其中形成有静电放电保护电路的第一电路区域中，或者可以设置在其中形成有逻辑电路的第二电路区域中。当输入/输出引脚设置在第二电路区域中时，输入/输出引脚可以通过延伸为横跨第一电路区域与第二电路区域之间的边界的布线图案连接到静电放电保护电路。
163.另外，根据示例实施例，输入/输出引脚可以设置为在第二方向上而不是在第一电路区域和第二电路区域彼此相邻的第一方向上与输入/输出区域的边界相邻。根据示例实施例，输入/输出引脚可以与第一电路区域和第二电路区域之间的边界相邻。通过如上所述将输入/输出引脚设置在各种位置，可以在输入/输出区域的输入/输出引脚之间确保设置凸块1320的空间，并且可以减小半导体器件1300的设计难度。另外，可以减少其中设置将凸块1320和输入/输出区域连接的布线图案的层的数目，并且可以缩短将凸块1320和输入/输出区域连接的再分布层的长度，从而改善了半导体器件1300的电特性。
164.图31是示意性地示出了根据示例实施例的包括半导体器件的移动系统的框图。
165.参照图31，移动系统2000可以包括相机2100、显示器2200、音频处理单元2300、调
制解调器2400、dram 2500a和2500b、闪存装置2600a和2600b、输入/输出装置2700a和2700b以及应用处理器(“ap”)2800。
166.移动系统2000可以被实现为膝上型计算机、便携式终端、智能电话、平板pc、可穿戴装置、医疗装置或物联网(iot)装置。另外，移动系统2000可以被实现为服务器或个人计算机。
167.相机2100可以在用户的控制下捕获静止图像或视频。移动系统2000可以通过使用由相机2100捕获的静止图像/视频来获取特定信息，或者可以将静止图像/视频转换为另一类型的数据(例如，文本)并存储该数据。或者，移动系统2000可以识别由相机2100拍摄的静止图像/视频中包括的字符串，并且提供与字符串对应的文本或音频翻译。这样，移动系统2000中的相机2100的使用领域日益多样化。在示例实施例中，相机2100可以根据基于mipi标准的d-phy或c-phy接口将诸如静止图像/视频的数据发送到ap 2800。
168.显示器2200可以以诸如液晶显示器(lcd)、有机发光二极管(oled)显示器、有源矩阵有机发光二极管(am-oled)、等离子显示面板(pdp)、场发射显示器(fed)或电子纸的各种形式实现。在示例实施例中，显示器2200还可以通过提供触摸屏功能而用作移动系统2000的输入装置。另外，显示器2200可以与指纹传感器等一体地设置，以提供移动系统2000的安全功能。在示例实施例中，ap 2800可以根据基于mipi标准的d-phy或c-phy接口将要在显示器2200上显示的图像数据发送到显示器2200。
169.音频处理单元2300可以处理存储在闪存装置2600a和2600b中的音频数据或包括在通过调制解调器2400或输入/输出装置2700a和2700b从外部接收的内容中的音频数据。例如，音频处理单元2300可以包括用于执行诸如音频数据的编码/解码、放大和噪声滤波之类的各种处理的处理电路。
170.调制解调器2400调制信号并发送信号以发送/接收有线/无线数据，并且解调从外部接收的信号以恢复原始信号。输入/输出装置2700a和2700b是提供数字输入/输出的装置，并且可以包括可以连接到外部记录介质的端口、诸如触摸屏、机械按钮键之类的输入装置、以触觉或其他方式输出振动的输出装置等。在一些示例中，输入/输出装置2700a和2700b可以通过诸如usb、闪电电缆、sd卡、微型sd卡、dvd、网络适配器等的端口连接到外部记录介质。
171.ap 2800可以控制移动系统2000的整体操作。详细地，ap 2800可以控制显示器2200，使得存储在闪存装置2600a和2600b中的内容的一部分被显示在屏幕上。另外，当通过输入/输出装置2700a和2700b接收到用户输入时，ap 2800可以执行与用户输入对应的控制操作。
172.ap 2800可以被提供为驱动应用程序、操作系统(os)等的片上系统(soc)。而且，ap 2800可以被包括在一个半导体封装件以及移动系统2000中包括的其他装置(例如，dram 2500a、闪存2620和/或存储控制器2610)中。例如，ap 2800和至少一个或更多个装置可以以封装形式(例如，堆叠式封装(pop)、球栅阵列(bga)、芯片级封装(csp)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)、晶圆级加工堆叠封装(wsp)等)来提供。在ap 2800上运行的操作系统的内核可以包括用于控制闪存装置2600a和2600b的装置驱动程序以及输入/输出调度程序。装置驱动程序可以通过参考输入/输出调度程序管理的同步队列的数目来控制闪存装置2600a和2600b的访问性能，或者可以控制soc内部的cpu模式、动态
电压和频率缩放(dvfs)级别等。
173.在示例实施例中，ap 2800可以包括执行操作或者驱动应用程序和/或操作系统的处理器块以及通过系统总线连接到处理器块的各种其他外围组件。外围组件可以包括存储控制器、内部存储器、电源管理块、错误检测块、监视块等。处理器块可以包括一个或更多个核，并且在其中多个核被包括在处理器块中的情况下，每个核包括高速缓存存储器，并且由核共享的公共高速缓存存储器可以被包括在处理器块中。
174.在示例实施例中，ap 2800还可以包括加速器块2820，加速器块2820是用于ai数据计算的专用电路。或者，根据示例实施例，可以与ap 2800分开地提供单独的加速器芯片，并且dram 2500b可以另外连接到加速器块2820或加速器芯片。加速器块2820是专业地执行ap 2800的特定功能的功能块，并且包括作为功能块和专门处理图形数据的图形处理单元(gpu)、作为用于专业地执行ai计算和推理的块的神经处理单元(npu)、作为专用于数据传输的块的数据处理单元(dpu)等。
175.根据示例实施例，移动系统2000可以包括多个dram 2500a和2500b。在示例实施例中，ap 2800可以包括控制dram 2500a和2500b的控制器2810，并且dram 2500a可以直接连接到ap 2800。
176.ap 2800通过设置符合jedec标准的命令和模式寄存器集(mrs)来控制dram，或者可以通过设置移动系统2000和crc/ecc的dram接口协议所需的诸如低电压/高速度/可靠性的规范和功能来执行通信。例如，ap 2800可以通过符合诸如lpddr4、lpddr5等的jedec标准的接口与dram2500a通信。或者，ap 2800设置新的dram接口协议，以通过与ap 2800分开设置的加速器块2820或加速器芯片来控制用于具有比dram 2500a的带宽更高的带宽的加速器的dram 2500b，从而进行通信。
177.尽管在图31中仅示出了dram 2500a和2500b，但是移动系统2000的配置不必限于这种类型，根据ap 2800或加速器块2820的带宽、响应速度和电压条件，在移动系统2000中还可以包括除了dram 2500a和2500b之外的存储器。在示例中，控制器2810和/或加速器块2820可以控制各种存储器，诸如pram、sram、mram、rram、fram、混合ram等。与输入/输出装置2700a和2700b或闪存装置2600a和2600b相比，dram 2500a和2500b具有相对低的延时和高的带宽。可以在移动系统2000的加电时间点初始化dram 2500a和2500b，并且当加载操作系统和应用数据时，dram 2500a和2500b可以用作操作系统和应用数据的临时存储位置，或用作各种软件代码的执行空间。
178.在dram 2500a和2500b中，可以存储加/减/乘/除算术运算和矢量运算、地址运算或fft运算数据。在另一实施例中，dram 2500a和2500b可以被提供为配备有计算功能的内存中处理(processing-in-memory，pim)。例如，可以执行在dram 2500a和2500b中执行用于推理的函数的功能。在这种情况下，可以使用人工神经网络在深度学习算法中执行推理。深度学习算法可以包括通过各种数据对模型进行训练的训练操作以及利用训练后的模型来识别数据的推理操作。例如，用于推理的函数可以包括双曲正切函数、s型(sigmoid)函数和整流线性单位(relu)函数。
179.作为示例实施例，用户通过相机2100捕获的图像可以进行信号处理并存储在dram 2500b中，并且加速器块2820或加速器芯片可以使用存储在dram 2500b中的数据和用于推理的函数来执行识别数据的ai数据操作。
180.根据示例实施例，移动系统2000可以包括具有比dram 2500a和2500b更大的容量的多个存储器或多个闪存装置2600a和2600b。闪存装置2600a和2600b可以包括存储控制器2610和闪存2620。存储控制器2610可以包括：处理电路，例如包括逻辑电路的硬件；硬件/软件组合，例如执行软件的处理器；或它们的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。存储控制器2610从ap 2800接收控制命令和数据，响应于控制命令将数据写入闪存2620，或者读取存储在闪存2620中的数据以访问ap 2800，并且可以将数据发送到ap 2800。
181.根据示例实施例，加速器块2820或加速器芯片可以使用闪存装置2600a和2600b执行训练操作和ai数据计算。在示例实施例中，可以在控制器2610中实现能够在闪存装置2600a和2600b内部执行期望的和/或可替代的预定的操作的操作逻辑，并且操作逻辑可以使用存储在闪存2620中的数据在适当位置执行由ap 2800和/或加速器块2820执行的训练操作和推理ai数据的操作的至少一部分。
182.在示例实施例中，ap 2800可以包括接口2830，因此，闪存装置2600a和2600b可以直接连接到ap 2800。例如，ap 2800可以被实现为soc，闪存装置2600a可以被实现为与ap 2800分开的芯片，并且ap 2800和闪存装置2600a可以安装在一个封装件中。然而，示例实施例不限于此，并且多个闪存装置2600a和2600b可以通过连接而电连接到移动系统2000。
183.闪存装置2600a和2600b可以存储诸如由相机2100捕获的静止图像/电影之类的数据，或者可以存储通过包括在输入/输出装置2700a和2700b中的通信网络和/或端口接收的数据，并且例如可以存储增强现实/虚拟现实、高清(hd)或超高清(uhd)内容。
184.dram 2500a和2500b以及闪存装置2600a和2600b中的至少一者可以被实现为根据示例实施例的存储装置。例如，dram 2500a和2500b以及闪存装置2600a和2600b中的至少一者可以在每个期望的和/或可替代的预定的时间段内执行根据示例实施例的验证操作，并且可以根据需要执行刷新操作和/或修复操作。因此，可以改善移动系统2000的操作性能和可靠性。
185.在图31中示出的示例实施例中，诸如ap 2800、dram 2500a和2500b以及闪存装置2600a和2600b之类的各种装置可以以与根据示例实施例的半导体器件相同的形式来实现。例如，在用于从ap 2800输入/输出电力和/或信号的输入/输出区域当中，彼此相邻的输入/输出区域可以以垂直对称的关系设置，以确保输入/输出区域的输入/输出引脚之间的足够区域。输入/输出引脚可以是用于将输入/输出区域内部的布线图案连接到最上面的再分布层的接触。
186.凸块可以设置在输入/输出区域的输入/输出引脚之间确保的区域中。因此，可以通过减小其中设置有凸块的区域的面积来提高ap 2800的集成度。另外，还可以通过减小用于将凸块和输入/输出引脚进行连接的再分布层的长度来改善电特性。
187.如上所述，根据示例实施例，在包括在半导体器件中的输入/输出区域的至少一部分中，连接到凸块的输入/输出引脚可以设置在不同的位置，并且至少一部分凸块可以设置在输入/输出引脚之间。因此，可以通过增加可以设置在有限区域中的凸块的数目来提高半导体器件的集成度。另外，通过优化输入/输出区域和凸块的布置以减小将输入/输出区域和焊盘连接的布线图案的长度，还可以改善半导体器件的电特性。
188.尽管上面已经示出并描述了示例实施例，但是对于本领域技术人员而言将明显的是，在不脱离由权利要求所限定的发明构思的范围的情况下，可以进行修改和变型。