电子纸阵列基板、显示面板及显示装置的制作方法

1.本技术涉及显示技术领域，尤其涉及一种电子纸阵列基板、显示面板及显示装置。


背景技术：

2.电子纸(epd)产品使用电子纸模实现显示，因其低功耗、可重复使用的特性，很受市场欢迎。现有电子纸一般采用双栅薄膜晶体管(tft)的驱动方式进行驱动。
3.然而，本技术的发明人发现，通过双栅tft驱动的电子纸，由于两个tft沟道距离较近，一旦有杂质微粒落入，就会导致tft的电极发生短路，导致tft失效，造成产品不良。


技术实现要素：

4.有鉴于此，本技术的目的在于提出一种电子纸阵列基板、显示面板及显示装置。
5.基于上述目的，本技术提供了一种阵列基板，包括：
6.阵列排布的多个像素单元，由相互交叉的栅线与信号线绝缘交叠围设形成；所述像素单元包括用于驱动所述像素单元的像素电极的第一薄膜晶体管及第二薄膜晶体管，所述第一薄膜晶体管包括第一电极、第二电极及第一沟道，所述第二薄膜晶体管包括第三电极、第四电极及第二沟道；所述第一电极与所述信号线连接，所述第四电极与所述像素电极连接，所述第一电极与所述第四电极位于所述栅线的异侧，所述第二电极与所述第三电极通过桥接电极连接，所述桥接电极被配置为隔开所述第一电极与所述第四电极；所述第一沟道在所述阵列基板上的正投影，位于所述第一电极和所述第二电极在所述阵列基板上的正投影之间，所述第二沟道在所述阵列基板上的正投影，位于所述第三电极和所述第四电极在所述阵列基板上的正投影之间。
7.在一些实施方式中，所述第一电极在所述栅线与所述信号线相交处与所述信号线连接，连接点为所述栅线远离所述像素电极的一侧所对应的所述信号线上的位置处。
8.在一些实施方式中，所述第二电极与所述第三电极位于所述栅线的异侧，所述第二电极及所述第三电极的延伸方向与所述桥接电极的延伸方向垂直，所述第二电极的一端及所述第三电极的一端分别与所述桥接电极的两端连接以形成z字形结构。
9.在一些实施方式中，所述第一电极和所述第四电极位于所述z字形结构的异侧。
10.在一些实施方式中，所述第一电极、所述第二电极、所述第三电极及所述第四电极的延伸方向均与所述栅线的延伸方向平行，且所述第一电极与所述第三电极位于所述栅线的同侧，所述第二电极与所述第四电极位于所述栅线的同侧。
11.在一些实施方式中，所述第一沟道和所述第二沟道在所述阵列基板上的正投影与所述栅线在所述阵列基板上的正投影交叠。
12.在一些实施方式中，所述第一沟道和所述第二沟道与所述栅线相互平行。
13.在一些实施方式中，在所述信号线的延伸方向上，所述像素电极与相邻的像素电极之间的最大距离为20至25μm；在所述栅线的延伸方向上，所述像素电极与相邻的像素电极之间的最大距离为75至85μm。
14.基于同一构思，本技术还提供了一种显示面板，包括：电子墨水层及如上所述的电子纸阵列基板。
15.基于同一构思，本技术还提供了一种显示装置，包括如上所述的显示面板。
16.从上面所述可以看出，本技术提供的一种阵列基板、显示面板及显示装置，包括：阵列排布的多个像素单元，由相互交叉的栅线与信号线绝缘交叠围设形成；像素单元包括用于驱动像素单元的像素电极的第一薄膜晶体管及第二薄膜晶体管，第一薄膜晶体管包括第一电极、第二电极及第一沟道，第二薄膜晶体管包括第三电极、第四电极及第二沟道；第一电极与信号线连接，第四电极与像素电极连接，第一电极与第四电极位于栅线的异侧，第二电极与第三电极通过桥接电极连接，桥接电极被配置为隔开第一电极与第四电极；第一沟道在阵列基板上的正投影，位于第一电极和第二电极在列基板上的正投影之间，第二沟道在阵列基板上的正投影，位于第三电极和第四电极在列基板上的正投影之间。进而针对双栅tft驱动的电子纸，利用信号线将两个tft的电极隔开，从而使其即使在有尘埃落入的情况下，也仅能造成部分短路，使两个tft至少保证一个能够正常工作，从而提升产品的良率。
附图说明
17.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为本技术实施例提供的一种电子纸阵列基板的结构示意图；
19.图2为本技术实施例提供的第二种电子纸阵列基板单个像素单元的结构示意图；
20.图3为本技术实施例提供的第二种电子纸阵列基板的电流走向的示意图；
21.图4为本技术实施例提供的第二种电子纸阵列基板短路时电流走向的示意图；
22.图5为本技术实施例提供的第三种电子纸阵列基板单个像素单元的结构示意图；
23.图6为本技术实施例提供的第三种电子纸阵列基板发生短路时的结构示意图；
24.图7为本技术实施例提供的第三种电子纸阵列基板的结构示意图。
25.附图标记说明：
26.1像素单元；2栅线；3信号线；4第一薄膜晶体管；41第一电极；42第二电极；5第二薄膜晶体管；51第三电极；52第四电极；6像素电极；7桥接电极；8有源层。
具体实施方式
27.为使本说明书的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本说明书进一步详细说明。
28.需要说明的是，除非另外定义，本技术实施例使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件、物件或者方法步骤涵盖出现在该词后面列举的元件、物件或者方法步骤及其等同，而不排除其他元件、物件或
者方法步骤。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
29.通过电子纸进行显示的显示装置一般包括上基板、下基板以及设置于上基板与下基板之间的电子墨水层。
30.在一些实施例中，上基板包括pet膜(聚对苯二甲酸乙二醇酯，polyethylene terephthalate)。上基板与电子墨水层之间设置有电极层，该电极层一般为ito(铟锡金属氧化物，indium tin oxides)透明电极层。上基板上设置有保护膜。电子墨水层包括粘合剂以及设置于粘合剂中的微胶囊结构，微胶囊结构中设置有白色粒子、黑色粒子以及透明电泳液，白色粒子的材料一般为tio2且带有正电荷，黑色粒子的材料一般为碳黑且带有负电荷。下基板通过贴合胶层与电子墨水层连接，下基板可包括阵列基板(tft glass)，阵列基板设置有与电极层对应的像素电极层(pixel ito)。初始状态下，白色粒子、黑色粒子等反光粒子悬浮在透明电泳液中，均匀排列并做随机运动。当在像素电极层及透明电极层之间施加电场时，白色粒子、黑色粒子在电场的作用下运动；例如，透明电极层上施加负电且像素电极层施加正电时，白色粒子在透明电极层一侧聚集，而黑色粒子在像素电极层的一侧聚集，此时在自然光的反射下，电子纸显示装置显示白画面；而透明电极层上施加正电且像素电极层施加负电时，白色粒子在像素电极层一侧聚集，黑色粒子在透明电极层的一侧聚集，此时在自然光的反射下，电子纸显示装置显示黑画面；电子纸显示装置便利用这个原理实现文字和图像的颜色转换。
31.在一些实施例中，微胶囊结构中的白色粒子、黑色粒子也可以替换为具有颜色的反光粒子，例如一半区域为红色(也可为绿色、蓝色等)、另一半区域为黑色的反光粒子，其中红色区域为带电区域。这样当在像素电极层及透明电极层之间施加电场时，可以根据电场的方向使反光粒子的红色(或绿色、蓝色)面朝向显示的一面，进而实现对照射到反光粒子的外界光进行反射，从而形成电子纸显示装置的彩色显示。
32.如背景技术部分所述，常规电子货架标签(esl)产品，通过电子纸进行显示，并采用双栅tft的驱动方式进行驱动，一种实施例的设计方式如图1所示，其优点是可降低薄膜晶体管的关态电流(ioff)，但缺点就是开口率偏低，并较容易发生残像(ghosting)等不良。
33.通常的电子纸产品，双栅tft与同尺寸的单栅tft相比，其薄膜晶体管的开态电流(ion)、薄膜晶体管的关态电流(ioff)均较低低。epd与液晶显示器(liquid crystal display，lcd)产品不同的是，lcd像素电压较低(4.5v)，充电只需一行时间即完成充电，充电率达99.99％；epd像素电压高(15v)，像素电压通过多帧(5～10帧)充电，像素充电率才达到99.99％，同时，纸膜驱动也是需要多帧画面完成最终画面的显示，故采用双栅tft充电及画面显示是不会受到影响的。因为epd产品像素电压是通过多帧充电来达到15v的，所以对漏电要求高，每次像素充电完成后需对电压进行保持，以确保下次充电达到更高的像素电压。为了防止epd像素漏电，一方面，采用双栅tft，减小ioff。另一方面，增加电容(cst)，通常为2～2.5pf(lcd产品cst＝0.1～0.2pf)。
34.如图2所示，是另一种实施例中的一种双栅tft设计方式，其虽提升了开口率，但是两个tft沟道距离较近，进而存在如下风险，如图3及图4所示，金属源漏极层(即信号线层)溅镀(sputter)成膜完成，光刻胶(photoresist，pr)涂覆后，如若有微粒落在两个tft之间
的pr上，导致两个tft之间有金属残留，从而直接导致两个tft短路，进而等同于像素单元同信号线直接短路，如图4所示。从而造成产品不良，影响产品质量。
35.结合上述实际情况，本技术实施例提出了一种电子纸阵列基板，针对双栅tft驱动的电子纸，利用信号线将两个tft的电极隔开，从而使其即使在有尘埃落入的情况下，也仅能造成部分短路，使两个tft至少保证一个能够正常工作，从而提升产品的良率。
36.如图5所示，为一种电子纸阵列基板单个像素单元的结构示意图，包括：
37.阵列排布的多个像素单元1，由相互交叉的栅线2与信号线3绝缘交叠围设形成；像素单元1包括用于驱动像素单元1的像素电极6的第一薄膜晶体管4及第二薄膜晶体管5，第一薄膜晶体管4包括第一电极41、第二电极42及第一沟道，第二薄膜晶体管5包括第三电极51、第四电极52及第二沟道；第一电极41与信号线3连接，第四电极52与像素电极6连接，第一电极41与第四电极52位于栅线2的异侧，第二电极42与第三电极51通过桥接电极7连接，桥接电极7被配置为隔开第一电极41与第四电极52；第一沟道在阵列基板上的正投影，位于第一电极41和第二电极42在阵列基板上的正投影之间，第二沟道在阵列基板上的正投影，位于第三电极51和第四电极52在阵列基板上的正投影之间。
38.在本实施例中，每个像素单元1都设置有两个薄膜晶体管，即第一薄膜晶体管4及第二薄膜晶体管5，薄膜晶体管(thin film transistor，tft)，tft式显示屏是各类笔记本电脑和台式机上的主流显示设备，该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动，因此tft式显示屏也是一类有源矩阵液晶显示设备。是最好的lcd彩色显示器之一，tft式显示器具有高响应度、高亮度、高对比度等优点，其显示效果接近crt式显示器。每个薄膜晶体管都与栅线2与信号线3连接，之后像素电极6设置于像素单元1中且与第二薄膜晶体管5连接。通过栅线2、信号线3输入的信号可控制每个薄膜晶体管的工作，同时每个薄膜晶体管也可将电信号传输给像素电极6，之后通过像素电极6与透明电极层配合实现对电子墨水层中反光粒子的控制。之后，每个薄膜晶体管一般都设置有源漏极电极，即本实施例中，第一电极41为第一薄膜晶体管4的源极电极，第二电极42为第一薄膜晶体管4的漏极电极，第三电极51为第二薄膜晶体管5的源极电极，第四电极52为第二薄膜晶体管5的漏极电极。第一薄膜晶体管4通过第一电极41与信号线3进行连接，第二薄膜晶体管5通过第四电极52与像素电极6进行连接。
39.可选的，本技术实施例中所述薄膜晶体管可以是多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管等等，本技术实施例对此不做限制。
40.之后，在本实施例中，第一电极41与第四电极52位于栅线2的异侧，第二电极42与第三电极51通过桥接电极7进行连接，并且桥接电极7将第一电极41与第四电极52隔开，以此，即使微粒造成了第一电极41或第四电极52的短路，如图6所示，其也仅是造成了第一电极41与桥接电极7或第四电极52与桥接电极7之间的短路，其仅短路了一个tft，而另外一个tft还能正常保持工作，从而降低了tft区域因信号线短路，导致像素单元失效的发生率。
41.之后，每个薄膜晶体管一般都对应有薄膜晶体管沟道(tft沟道)，薄膜晶体管沟道指的是半导体有源层位于源漏极之间的区域，即本实施例中，第一薄膜晶体管4对应的第一沟道，第二薄膜晶体管5对应的第二沟道。如图5所示，第一沟道在阵列基板上的正投影，位于第一电极41和第二电极42在阵列基板上的正投影之间的有源层8的位置处，第二沟道在阵列基板上的正投影，位于第三电极51和第四电极52在阵列基板上的正投影之间的有源层
8的位置处，有源层8为图5中斜线框型区域，有源层8与电极所在的源漏极层为不同层级，从而有源层8与每个电极的部分可能会有重叠。在电子纸技术中或tftlcd技术中，是通过控制阵列排布的每个像素单元上的电压，来实现对每个像素单元亮度的调节，进而形成完整准确的显示画面。在栅线2施加上开启电压(von)，tft器件打开时，tft沟道两边的源极电极和漏极电极导通，给定的信号从信号线3上加入到像素单元上，从而使像素单元发光。
42.可选的，本技术实施例中栅线2等结构可以采用铜、铝、钛、钴等金属材料或其合金材料，例如可以形成为单层结构或者多层结构，例如钼/铝双层结构。第一电极41、第二电极42、第三电极51、第四电极52、桥接电极7与信号线3等结构可以采用铜、铝、钛、钴等金属材料或其合金材料，例如可以形成为单层结构或者多层结构，例如形成moti/cu/moti三层结构等。
43.可选的，本实施例中，信号线3可以为数据线(date)，用于输入date信号。
44.在具体应用场景中，针对如图1所示的现有技术与本实施例的方案进行lto ghosting测试，在低温棋盘格刷新10次(32*32的棋盘)，切换到bwr画面，目视确认是否有ghosting残像。根据实验数据，现有技术的常规像素设计的红画面中有残留其他画面，而基于本实施例设计的红画面中无之前画面残留(二者画面测试基准一致)。
45.从上面所述可以看出，本技术提供的一种阵列基板、显示面板及显示装置，包括：阵列排布的多个像素单元，由相互交叉的栅线与信号线绝缘交叠围设形成；像素单元包括用于驱动像素单元的像素电极的第一薄膜晶体管及第二薄膜晶体管，第一薄膜晶体管包括第一电极、第二电极及第一沟道，第二薄膜晶体管包括第三电极、第四电极及第二沟道；第一电极与信号线连接，第四电极与像素电极连接，第一电极与第四电极位于栅线的异侧，第二电极与第三电极通过桥接电极连接，桥接电极被配置为隔开第一电极与第四电极；第一沟道在阵列基板上的正投影，位于第一电极和第二电极在列基板上的正投影之间，第二沟道在阵列基板上的正投影，位于第三电极和第四电极在列基板上的正投影之间。进而针对双栅tft驱动的电子纸，利用信号线将两个tft的电极隔开，从而使其即使在有尘埃落入的情况下，也仅能造成部分短路，使两个tft至少保证一个能够正常工作，从而提升产品的良率。
46.在一个可选的实施例中，如图5所示，第一电极41在栅线2与信号线3相交处与信号线3连接，连接点为栅线2远离像素电极6的一侧所对应的信号线3上的位置处。以此使得第一电极41能够尽量紧贴栅线2，从而方便第一薄膜晶体管4及第二薄膜晶体管5的放置，方便第一电极41、第二电极42、第三电极51、第四电极52及桥接电极7的连接走线，进而节约整个区域的占用空间。
47.当然，在具体实施例中，第一电极41与信号线3的连接位置可以根据具体的应用场景进行相应的调整，已使其符合具体应用场景的具体要求。
48.在一个可选的实施例中，如图5所示，第二电极42与第三电极51位于栅线2的异侧，第二电极42及第三电极51的延伸方向与桥接电极7的延伸方向垂直，第二电极42的一端及第三电极51的一端分别与桥接电极7的两端连接以形成z字形结构。以此，在满足用于驱动像素单元的薄膜晶体管的基本结构的同时，尽量减少整个薄膜晶体管区域占据整个像素单元的空间，以此，提高像素单元中像素(pixel)的占比大小，从而提高像素单元的像素开口率，像素开口率，即为像素(pixel)的面积占比。
49.在具体应用场景中，如图5所示，可以看出，第二电极42与第四电极52位于栅线2的同侧，第一电极41与第三电极51位于栅线的同侧，四个电极以最节约空间的方式进行排布。即，在一个可选的实施例中，如图5所示，第一电极41、第二电极42、第三电极51及第四电极52的延伸方向均与栅线2的延伸方向平行，且第一电极41与第三电极51位于栅线2的同侧，第二电极42与第四电极52位于栅线2的同侧。
50.在其他实施方式中，第二电极42与第三电极51的设置方式还可以是将第二电极42与第一电极41设置于栅线的一侧，第三电极51与第四电极52设置于栅线的另一侧等等。其可以根据具体应用场景进行具体的设置。
51.在一个可选的实施例中，如图5所示，第一电极41和第四电极52位于z字形结构的异侧。从而通过该z字形结构将第一电极41和第四电极52进行隔开。
52.在一个可选的实施例中，如图5所示，第一沟道和第二沟道在阵列基板上的正投影与栅线2在阵列基板上的正投影交叠。以此将薄膜晶体管的沟道直接设置在了栅线2上，与图1所示的现有技术相比，节约了薄膜晶体管区域的空间，相应的像素(pixel)的面积增大，从而使像素(pixel)的面积占比增大，提高了像素开口率。
53.在一个可选的实施例中，如图5所示，第一沟道和第二沟道与栅线2相互平行。进而可以保证栅极完全包裹薄膜晶体管沟道，以此进一步节约薄膜晶体管区域的空间，相应的像素(pixel)的面积进一步增大，从而使像素(pixel)的面积占比增大，提高了像素开口率。
54.在一个可选的实施例中，如图7所示，在信号线3的延伸方向上，像素电极6与相邻的像素电极之间的最大距离为20至25μm；在栅线2的延伸方向上，像素电极6与相邻的像素电极之间的最大距离为75至85μm。如图7所示，标记c所指的线段即为沿栅线2延伸方向的像素电极间的最大距离，标记d所指的线段即为沿信号线3延伸方向的像素电极间的最大距离。之后如图1所示，标记a所指的线段即为另一种实施方式中沿栅线2的像素电极间的最大距离，标记b所指的线段即为现有技术中延信号线3的像素电极间的最大距离。在具体应用场景中，根据实验测量可知，a的平均值为60μm，b的平均值为56μm，从而现有技术的缺口面积平均为3360μm2；c的平均值为80μm，d的平均值为22μm，从而本实施例的缺口面积平均为1760μm2。从而可以明显看出，薄膜晶体管区域的面积减小了50％左右，相应的，像素(pixel)的面积占比增大，提高了像素开口率。
55.在具体应用场景中，常规epd产品，相邻像素单元之间一般要间隔10～20μm。同时，由于双栅tft是独立于栅线2之上的，导致占用了大量的开口率，如图1所示，导致像素电极层(一般为ito(铟锡金属氧化物，indium tin oxides)透明电极层)在tft区域存在一个较大的缺口，缺口尺寸及面积如前一实施例所述，其像素开口率大约为64％，缺口区域对纸膜内小球驱动力不足，从而容易出现ghosting不良，导致显示出现品质问题。在对像素单元进行检测时，刷新10次bwr棋盘格(32*32)，然后刷一次bwr画面，观察红画面中黑色的残留情况。如红画面中如有黑色块残留，则为ghosting不良。
56.利用本实施例阵列基板制成的epd产品，如图7所示，即将tft沟道直接置于栅线2之上，使栅线2包裹第一沟道及第二沟道节约了空间，便于节约tft区域，同时也保证了相邻像素单元之间的间隔与现有产品相接近，其间隔距离在23μm以内。以此，缺口区域减小明显，缺口尺寸及面积如前一实施例所述，缺口面积明显减小，进而像素开口率提升至74％，较常规产品开口率提升近15％。
57.在具体应用场景中，针对如图1所示的现有技术与本实施例的方案进行电容(cst)对比。其中电容计算公式为c＝εs/d，其中，ε为绝缘层的介电常数；s为公共电压信号(vcom)金属层与像素(pixel)层的正对面积；d为绝缘层的厚度。在现有工艺条件不变的前提下，ε、d都是定值，故影响像素电容的主要因素是s。s像素中可放置的vcom金属层与像素的交叠面积，故像素开口率越大，可以保证s越大，进而满足客户对电容的需求。进而利用本实施例的设计，其电容也可提升近15％左右。
58.在一个可选的实施例中，第一电极41、第二电极42、第三电极51、第四电极52及桥接电极7与信号线3同层设置。以此在生成信号线所在层时能够将各个电极一并生成，进而方便电极之间及电极与信号线之间的连接，提高层设置效率，提高整体生产效率。
59.基于同一构思，本技术还提供了一种显示面板，包括：电子墨水层及如前述任一实施例所述的电子纸阵列基板。
60.上述实施例的显示面板用于应用前述实施例中相应的电子纸阵列基板，并且具有相应的电子纸阵列基板的实施例的有益效果，在此不再赘述。
61.基于同一构思，本技术还提供了一种显示装置，包括如前述任一实施例所述的显示面板。
62.上述实施例的显示装置用于应用前述实施例中相应的显示面板，并且具有相应的显示面板的实施例的有益效果，在此不再赘述。
63.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本技术的范围(包括权利要求)被限于这些例子；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本技术实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本技术实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本技术的保护范围之内。