驱动电路、驱动方法和显示设备与流程

1.本技术涉及显示驱动领域，具体而言，本技术涉及一种驱动电路、驱动方法和显示设备。


背景技术：

2.随着显示技术的进步，消费者体验的需求也日渐升高，增加显示设备的解析度(又称分辨率、解像度)和降低响应时间可以为用户提供更好的体验。
3.在高解析度和高帧率的显示设备中，通常由多个源极驱动芯片作为源极驱动器。例如，在解析度为8k(例如，7680
×
4320像素单元)、帧率为120hz(赫兹)的显示设备中，tcon(时序控制芯片，timer controller ic)需要48个高速讯号对，来驱动24个源极驱动芯片。
4.因此，对于高解析度和高帧率的显示设备，tcon需要更多的高速讯号对来驱动多个源极驱动芯片，这给研发更高性能的tcon带来了挑战。
5.如何克服逐渐随着高解析度和高帧率所带来的困难点成为现今显示驱动设计领域的难点。


技术实现要素：

6.本技术针对现有方式的缺点，提出一种驱动电路、驱动方法和显示设备，用以解决现有技术存在的针对高解析度和高帧率的显示设备，需要研发具有更多的高速讯号对的时序控制芯片来驱动源极驱动芯片带来的设计难点的技术问题。
7.第一方面，本技术实施例提供了一种驱动电路，包括：
8.n个源极驱动芯片；
9.至少两个时序控制芯片，每个时序控制芯片与n个源极驱动芯片中的部分源极驱动芯片电连接，用于向其电连接的源极驱动芯片输入显示信号和源极时序控制信号。
10.在一个可能的实现方式中，驱动电路还包括：
11.栅极驱动模块，与至少两个时序控制芯片电连接，用于接收至少两个时序控制芯片输出的栅极时序控制信号。
12.在一个可能的实现方式中，n个源极驱动芯片包括两个源极驱动模块；两个源极驱动模块被配置成与显示面板中对应的两个显示区域的各像素单元电连接；
13.至少两个时序控制芯片包括两个时序控制芯片，每个时序控制芯片与对应的源极驱动模块电连接。
14.在一个可能的实现方式中，两个时序控制芯片包括第一时序控制芯片和第二时序控制芯片；第一时序控制芯片和第二时序控制芯片分别包括两路通道；
15.两个源极驱动模块包括第一源极驱动模块和第二源极驱动模块；第一源极驱动模块包括第一源极子模块和第二源极子模块；第二源极驱动模块包括第三源极子模块和第四源极子模块；
16.第一时序控制芯片的一路通道与第一源极子模块电连接，另一路通道与第二源极
子模块电连接；
17.第二时序控制芯片的一路通道与第三源极子模块电连接，另一路通道与第四源极子模块电连接。
18.在一个可能的实现方式中，每个时序控制芯片的帧率为60赫兹；和/或，每个时序控制芯片的带宽为1.5千兆比特每秒。
19.第二方面，本技术实施例提供了一种驱动方法，应用于如第一方面的驱动电路，驱动方法包括：
20.通过至少两个时序控制芯片向n个源极驱动芯片输入显示信号和源极时序控制信号，其中，每个时序控制芯片向n个源极驱动芯片中的部分源极驱动芯片输入显示信号和源极时序控制信号。
21.在一个可能的实现方式中，n个源极驱动芯片包括两个源极驱动模块，两个源极驱动模块被配置成与显示面板中对应的两个显示区域的各像素单元电连接；至少两个时序控制芯片包括两个时序控制芯片，每个时序控制芯片与对应的源极驱动模块电连接；
22.以及，通过至少两个时序控制芯片向n个源极驱动芯片输入显示信号和源极时序控制信号，其中，每个时序控制芯片向n个源极驱动芯片中的部分源极驱动芯片输入显示信号和源极时序控制信号，包括：
23.每个时序控制芯片向对应的源极驱动模块输送显示信号和源极时序控制信号；每个源极驱动模块基于显示信号和源极时序控制信号产生数据电压，施加至显示面板中对应的显示区域的像素单元行组；
24.每个时序控制芯片向电连接的栅极驱动模块输送栅极时序控制信号；栅极驱动模块基于栅极时序控制信号输出扫描信号至显示面板的像素单元行组。
25.在一个可能的实现方式中，每个时序控制芯片向对应的源极驱动模块输送显示信号和源极时序控制信号；每个源极驱动模块基于显示信号和源极时序控制信号产生数据电压，施加至显示面板中对应的显示区域的像素单元行组，包括：
26.每个时序控制芯片，在实时数据周期中的增大后的时间宽度内，向对应的源极驱动模块输送每个像素单元行所需的显示信号和源极时序控制信号；
27.每个源极驱动模块，在实时数据周期的除了增大后的时间宽度之外的剩余时段中，基于显示信号和源极时序控制信号，相应生成数据传输控制信号；
28.在下一个数据周期中，在数据传输控制信号的控制下，将像素单元行所需的显示信号转换成相应的数据电压，施加至显示面板中对应的显示区域的像素单元行。
29.在一个可能的实现方式中，显示面板的全部像素单元包括两个像素单元行组，两个像素单元行组与栅极驱动模块电连接；
30.以及，栅极驱动模块基于栅极时序控制信号输出扫描信号至显示面板的像素单元行组，包括：
31.栅极驱动模块基于栅极时序控制信号生成两组扫描信号，根据两组扫描信号对显示面板的两个像素单元行组进行扫描。
32.在一个可能的实现方式中，两个像素单元行组包括奇数像素单元行组和偶数像素单元行组；两组扫描信号包括第一水平扫描信号组和第二水平扫描信号组；
33.根据两组扫描信号对显示面板的两个像素单元行组进行扫描，包括：
34.栅极驱动模块基于栅极时序控制信号生成帧控制信号；帧控制信号包括奇数帧信号和偶数帧信号；
35.当帧控制信号为奇数帧信号时，栅极驱动模块输出第一水平扫描信号组对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描；当帧控制信号为偶数帧信号时，栅极驱动模块输出第二水平扫描信号组对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描；或者，
36.当帧控制信号为奇数帧信号时，栅极驱动模块输出第二水平扫描信号组对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描；当帧控制信号为偶数帧信号时，栅极驱动模块输出第一水平扫描信号组对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描。
37.在一个可能的实现方式中，栅极驱动模块输出第一水平扫描信号组对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描，包括：
38.在数据电压每次达到最大幅值时，栅极驱动模块对应输出第一水平扫描信号组中的一个水平扫描信号，至奇数像素单元行组中的一个像素单元行；最大幅值为幅值的绝对值的最大值；
39.以及，栅极驱动模块输出第二水平扫描信号组对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描，包括：
40.在数据电压每次达到最大幅值时，栅极驱动模块对应输出第二水平扫描信号组中的一个水平扫描信号，至偶数像素单元行组中的一个像素单元行；所述最大幅值为幅值的绝对值的最大值。
41.第三方面，本技术实施例提供了一种显示设备，包括第一方面的驱动电路。
42.第四方面，本技术实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，计算机程序由计算机执行以实现第二方面的驱动方法。
43.本技术实施例提供的技术方案，至少具有如下有益效果：
44.本技术实施例提供的驱动电路，针对高解析度和高帧率的显示设备，通过设置至少两个时序控制芯片，每个时序控制芯片与n个源极驱动芯片中的部分源极驱动芯片电连接，无需设计具有更多的高速讯号对的时序控制芯片，就能够实现对多个源极驱动芯片的驱动，缩短了显示驱动的开发周期，提高了显示驱动的开发效率，降低了成本。
45.本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
46.本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
47.图1为本技术实施例提供的一种驱动电路的结构示意图；
48.图2为本技术实施例提供的另一种驱动电路的结构示意图；
49.图3为本技术实施例提供的两个时序控制芯片与24个源极驱动芯片的电连接示意图；
50.图4为本技术实施例提供的驱动方法的工作时序图。
51.附图标记：
52.11-时序控制芯片，111-第一时序控制芯片，112-第二时序控制芯片，21-sdic(源极驱动芯片)，22-第一源极驱动模块，23-第二源极驱动模块，221-第一源极子模块，222-第二源极子模块，231-第三源极子模块，232-第四源极子模块，30-栅极驱动模块，40-显示面板，41-第一显示区域，42第二显示区域。
具体实施方式
53.下面详细描述本技术，本技术实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本技术的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
54.本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
55.本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
56.本技术的发明人进行研究发现，在高解析度和高帧率的显示设备中，通常由多个源极驱动芯片作为源极驱动器。例如，在解析度为8k(例如，7680
×
4320像素单元)、帧率为120hz(赫兹)的显示设备中，tcon(时序控制芯片，timer controller ic)需要通过24个源极驱动芯片分别输出320个像素单元的数据量(即960ch的数据量)的灰度电压信号，将7680个像素单元的数据量的灰度电压信号供给显示设备中的显示面板。其中，每个像素单元包括红(r)、绿(g)、蓝(b)三个子像素，每个子像素需要1ch的数据量。
57.对于解析度为8k、帧率为120hz的tcon需要48个高速讯号对来驱动24个源极驱动芯片，相比解析度较低的tcon，需要更多的高速讯号对来驱动24个源极驱动芯片，这给研发更高性能的tcon带来了挑战。
58.本技术的发明人还发现，越高的解析度和帧率意味着，显示设备中的显示面板的电容负载会上升，但同时因为帧率的增加，每条水平线给驱动集成电路(即像素单元中的存储电容)充电的时间则会减少。例如，相比解析度为4k、帧率为120hz和解析度为8k、帧率为120hz的显示设备中，平均每条水平线的充电时间由3.7μs(微秒)降低至1.85μs(微秒)。
59.由于平均每条水平线的充电时间减少，导致供给显示面板中像素单元的灰阶电压不足，造成应该正确显示的灰阶无法正确显示，进而导致画面产生亮暗闪烁的问题，影响显示效果。
60.如何克服逐渐随着高解析度和高帧率所带来的困难点成为现今显示驱动设计领域的难点。
61.本技术提供的一种驱动电路、驱动方法和显示设备，旨在解决现有技术的如上技术问题。
62.下面以具体地实施例对本技术的技术方案以及本技术的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本技术的实施例进行描述。
63.首先对本技术涉及的几个名词进行介绍和解释：
64.sdic，源极驱动芯片。
65.tcon，时序控制芯片。
66.本技术实施例提供的驱动电路、驱动方法和显示设备，可以应用于电视、视屏播放器、个人计算机、家庭影院等。
67.本技术实施例提供了一种驱动电路，如图1所示，驱动电路包括：n个源极驱动芯片(即图1中sdic 21)和至少两个时序控制芯片11，n为正整数。具体的，每个时序控制芯片11与n个源极驱动芯片中的部分源极驱动芯片电连接，用于向其电连接的源极驱动芯片输入显示信号和源极时序控制信号。n个源极驱动芯片被配置为与显示面板40电连接。
68.也就是说，每个时序控制芯片11与n个源极驱动芯片中的部分源极驱动芯片电连接，用于向与时序控制芯片11电连接的源极驱动芯片输入显示信号和源极时序控制信号。
69.本技术实施例提供的驱动电路，针对高解析度和高帧率的显示设备，通过设置至少两个时序控制芯片11，每个时序控制芯片11与n个源极驱动芯片中的部分源极驱动芯片电连接，无需设计具有更多的高速讯号对的时序控制芯片，就能够实现对多个源极驱动芯片的驱动，缩短了显示驱动的开发周期，提高了显示驱动的开发效率，降低了成本。
70.在一些实施例中，如图1所示，驱动电路还包括栅极驱动模块30。具体的，栅极驱动模块30与至少两个时序控制芯片11电连接，用于接收至少两个时序控制芯片11输出的栅极时序控制信号。栅极驱动模块30被配置为与显示面板40电连接。
71.n个源极驱动芯片和栅极驱动模块30都被配置为与显示面板40电连接；假设显示面板40的水平方向有m条扫描线，垂直方向有k条数据线，组合k
×
m像素单元的显示面板40，例如图1中示出的两个3840*rgb和4320行，即7680
×
4320像素单元，每个像素单元包括红(r)、绿(g)、蓝(b)三个像素。当然，也可以7680
×
4800像素单元、或者7680
×
5760像素单元等。n个源极驱动芯片通过k条数据线与显示面板40中的像素单元电连接，栅极驱动模块30通过m条扫描线与显示面板40中的像素单元电连接，使得多个像素单元呈矩阵式排列。每个像素单元包括若干晶体管和存储电容。
72.图1中的3840*rgb表示在显示面板40中的部分区域每行包括3840
×
3＝11520个水平像素，其中，rgb表示每个像素单元包括红(r)、绿(g)、蓝(b)三个像素。如图2和图3中的第一显示区域41和第二显示区域42中的每行都包括3840
×
3＝11520个水平像素。图1至图3中的4320行表示在显示面板40中的每列包括4320个垂直像素。
73.可选地，如图1所示，至少两个时序控制芯片11根据接收的输入信号为lvds(low-voltage differential signaling，低电压差分信号)，输出显示信号和源极时序控制信号给n个源极驱动芯片，以及输出栅极时序控制信号给栅极驱动模块30。其中，输入信号还可
以为其他信号，本技术不做特别的限定。
74.在一些实施例中，n个源极驱动芯片包括两个源极驱动模块；两个源极驱动模块被配置成与显示面板中对应的两个显示区域的各像素单元电连接；至少两个时序控制芯片包括两个时序控制芯片，每个时序控制芯片与对应的源极驱动模块电连接。
75.可选地，n个源极驱动芯片中的m个源极驱动芯片形成两个源极驱动模块。m小于等于n，m为正整数。
76.可选地，每个源极驱动模块包括n/2个源极驱动芯片。
77.在一些实施例中，如图2和图3所示，两个时序控制芯片包括第一时序控制芯片111和第二时序控制芯片112；第一时序控制芯片111和第二时序控制芯片112分别包括两路通道；
78.两个源极驱动模块包括第一源极驱动模块22和第二源极驱动模块23；第一源极驱动模块22包括第一源极子模块221和第二源极子模块222；第二源极驱动模块23包括第三源极子模块231和第四源极子模块232；
79.第一时序控制芯片111的一路通道与第一源极子模块221电连接，另一路通道与第二源极子模块222电连接；第二时序控制芯片112的一路通道与第三源极子模块231电连接，另一路通道与第四源极子模块232电连接。
80.可选地，如图2和图3所示，第一源极驱动模块22被配置为与显示面板40中的第一显示区域41电连接，第二源极驱动模块23被配置为与显示面板40中的第二显示区域42电连接。
81.需要说明的是，第一时序控制芯片111和第二时序控制芯片112的电路结构和功能相同，第一源极驱动模块22和第二源极驱动模块23的电路和功能相同，第一源极子模块221、第二源极子模块222、第三源极子模块231和第四源极子模块232的电路结构和功能相同，第一显示区域41和第二显示区域42的结构相同。具体的连接关系参见图3所示。
82.在一个可能的实现方式中，每个时序控制芯片的帧率为60hz(赫兹)；和/或，每个时序控制芯片的带宽为1.5gbps(千兆比特每秒)。
83.可选地，如图3所示，n为24。即针对解析度为8k(例如，7680
×
4320像素单元)、帧率为120hz(赫兹)的显示面板，采用24个源极驱动芯片对其进行驱动。
84.本技术实施例提供的驱动电路，针对高解析度和高帧率的显示设备，相比解析度为8k、帧率为120hz的tcon，tcon的带宽需要3gbps(千兆比特每秒)，而本技术实施例采用两个解析度为8k、帧率为60hz的tcon，tcon的带宽仅需1.5gbps(千兆比特每秒)，而且无需设计具有更多的高速讯号对的时序控制芯片，就能够实现对多个源极驱动芯片的驱动，缩短了显示驱动的开发周期，提高了显示驱动的开发效率，降低了成本。
85.而且，相比解析度为8k、帧率为120hz的tcon，本技术实施例通过采用两个解析度为8k、帧率为60hz的tcon，将平均每条水平线的充电时间由1.85μs(微秒)升至3.7μs(微秒)。由于平均每条水平线的充电时间增多，使得供给显示面板中像素单元的灰阶电压充足，使得正确显示的灰阶能够正确显示，避免了画面产生亮暗闪烁的问题，保证显示效果。
86.基于同一发明构思，本技术实施例提供了一种驱动方法，该驱动方法应用于如上述任一实施例提供的驱动电路，驱动方法包括：
87.通过至少两个时序控制芯片向n个源极驱动芯片输入显示信号和源极时序控制信
号，其中，每个时序控制芯片向n个源极驱动芯片中的部分源极驱动芯片输入显示信号和源极时序控制信号；n为正整数。
88.本技术实施例通过采用至少两个时序控制芯片向n个源极驱动芯片输入显示信号和源极时序控制信号(例如，采用两个解析度为8k、帧率为60hz的tcon)，每个时序控制芯片向n个源极驱动芯片中的部分源极驱动芯片输入显示信号和源极时序控制信号。将平均每条水平线的充电时间由1.85μs(微秒)升至3.7μs(微秒)，由于平均每条水平线的充电时间增多，使得供给显示面板中像素单元的灰阶电压充足，使得正确显示的灰阶能够正确显示，避免了画面产生亮暗闪烁的问题，保证显示效果。
89.在一些实施例中，n个源极驱动芯片包括两个源极驱动模块，两个源极驱动模块被配置成与显示面板中对应的两个显示区域的各像素单元电连接；至少两个时序控制芯片包括两个时序控制芯片，每个时序控制芯片与对应的源极驱动模块电连接；
90.以及，通过至少两个时序控制芯片向n个源极驱动芯片输入显示信号和源极时序控制信号，其中，每个时序控制芯片向n个源极驱动芯片中的部分源极驱动芯片输入显示信号和源极时序控制信号，包括：
91.每个时序控制芯片向对应的源极驱动模块输送显示信号和源极时序控制信号；每个源极驱动模块基于显示信号和源极时序控制信号产生数据电压，施加至显示面板中对应的显示区域的像素单元行组；
92.每个时序控制芯片向电连接的栅极驱动模块输送栅极时序控制信号；栅极驱动模块基于栅极时序控制信号输出扫描信号至显示面板的像素单元行组。
93.其中，像素单元行组，是指显示面板中在同一帧中扫描显示的所有像素单元行。同一帧可以是同一奇数帧或同一偶数帧。
94.在一些实施例中，每个时序控制芯片向对应的源极驱动模块输送显示信号和源极时序控制信号；每个源极驱动模块基于显示信号和源极时序控制信号产生数据电压，施加至显示面板中对应的显示区域的像素单元行组，包括：
95.每个时序控制芯片，在实时数据周期中的增大后的时间宽度内，向对应的源极驱动模块输送每个像素单元行所需的显示信号和源极时序控制信号；
96.每个源极驱动模块，在实时数据周期的除了增大后的时间宽度之外的剩余时段中，基于显示信号和源极时序控制信号，相应生成数据传输控制信号；
97.在下一个数据周期中，在数据传输控制信号的控制下，将像素单元行所需的显示信号转换成相应的数据电压，施加至显示面板中对应的显示区域的像素单元行。
98.可选地，数据电压包括灰阶电压信号，灰阶电压信号包括正极性灰阶电压信号和负极性灰阶电压信号。
99.其中，实时数据周期为数据传输控制信号所占的周期，例如，图4中t1为一个实时数据周期。
100.其中，时间宽度为有效时间宽度，即时序控制芯片输出显示信号和源极时序控制信号的时间宽度，例如，图4中input signal(1.5g-2lane)中标识1、2、3、4的宽度均为增加后的时间宽度。
101.其中，下一个数据周期为实时数据周期的下一个数据周期，例如，图4中，如果t1为实时数据周期，则t2为t1的下一个数据周期。
102.如图4所示，以两个解析度为8k、帧率为60hz的tcon为例对上述驱动方法进行说明。图4中，各信号说明如下：
103.input signal(1.5g-2lane)表示两个时序控制芯片向对应的源极驱动模块输入的显示信号和源极时序控制信号；1.5g表示每个时序控制芯片的带宽为1.5gbps、且2lane表示每个时序控制芯片具有两路通道。
104.soe表示源极驱动模块的数据传输控制信号。
105.sdout表示源极驱动模块输出的灰阶电压信号(包括正极性灰阶电压信号和负极性灰阶电压信号)。
106.gsp表示栅极驱动模块的帧控制信号。
107.g1～g4表示栅极驱动模块输出的第1行水平扫描信号至第4行的水平扫描信号。
108.t1和t2均为3.7μs(微秒)。
109.从图4中可以看出，从两个时序控制芯片输出的实时数据周期中，通过增大输出有效信号的时间宽度(如图4中input signal(1.5g-2lane)中标识1、2、3、4的宽度)，即从而调整数据传输控制信号soe的输出时间，在数据传输控制信号soe的控制下，从而调整了源极驱动模块输出的灰阶电压信号sdout的时间(如图4中t1和t2均为3.7μs)。从而将平均每条水平线的充电时间由1.85μs(微秒)升至3.7μs(微秒)，平均每条水平线的充电时间增多，使得供给显示面板中像素单元的灰阶电压充足，使得正确显示的灰阶能够正确显示，避免了画面产生亮暗闪烁的问题，保证显示效果。
110.在一些实施例中，显示面板的全部像素单元包括两个像素单元行组，两个像素单元行组与栅极驱动模块电连接；
111.以及，栅极驱动模块基于栅极时序控制信号输出扫描信号至显示面板的像素单元行组，包括：
112.栅极驱动模块基于栅极时序控制信号生成两组扫描信号，根据两组扫描信号对显示面板的两个像素单元行组进行扫描。
113.在一些实施例中，两个像素单元行组包括奇数像素单元行组和偶数像素单元行组；两组扫描信号包括第一水平扫描信号组和第二水平扫描信号组；
114.根据两组扫描信号对显示面板的两个像素单元行组进行扫描，包括：
115.栅极驱动模块基于栅极时序控制信号生成帧控制信号；帧控制信号包括奇数帧信号和偶数帧信号；
116.当帧控制信号为奇数帧信号时，栅极驱动模块输出第一水平扫描信号组对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描；当帧控制信号为偶数帧信号时，栅极驱动模块输出第二水平扫描信号组对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描；或者，
117.当帧控制信号为奇数帧信号时，栅极驱动模块输出第二水平扫描信号组对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描；当帧控制信号为偶数帧信号时，栅极驱动模块输出第一水平扫描信号组对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描。
118.其中，奇数像素单元行组为显示面板的所有像素单元行中的奇数像素单元行；偶数像素单元行组为显示面板的所有像素单元行中的偶数像素单元行。
119.示例性地，如图4所示，g1和g3为第一水平扫描信号组，g2和g4为第二水平扫描信号组。
120.当帧控制信号为奇数帧信号时，通过g1和g3对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描。当帧控制信号为偶数帧信号时，通过g2和g4对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描。
121.或者，当帧控制信号为奇数帧信号时，通过g2和g4对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描。当帧控制信号为偶数帧信号时，通过g1和g3对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描。
122.也就是说，当帧控制信号为第一帧时，可以先扫描奇数行的各像素单元，或者，也可以先扫描偶数行的各像素单元。
123.在一些实施例中，栅极驱动模块输出第一水平扫描信号组对显示面板的奇数像素单元行组中的各像素单元行进行逐行扫描，包括：
124.在数据电压每次达到最大幅值时，栅极驱动模块对应输出第一水平扫描信号组中的一个水平扫描信号，至奇数像素单元行组中的一个像素单元行；最大幅值为幅值的绝对值的最大值；
125.以及，栅极驱动模块输出第二水平扫描信号组对显示面板的偶数像素单元行组中的各像素单元行进行逐行扫描，包括：
126.在数据电压每次达到最大幅值时，栅极驱动模块对应输出第二水平扫描信号组中的一个水平扫描信号，至偶数像素单元行组中的一个像素单元行；最大幅值为幅值的绝对值的最大值。
127.如图4所示，在灰阶电压信号sdout的幅值的绝对值为最大值时输出扫描信号(g1～g4)至显示面板的各像素单元，能够使得供给显示面板中像素单元的灰阶电压充足，使得正确显示的灰阶能够正确显示，避免了画面产生亮暗闪烁的问题，保证显示效果。
128.由于将平均每条水平线的充电时间由1.85μs(微秒)升至3.7μs(微秒)，平均每条水平线的充电时间增多，使得供给显示面板中像素单元的灰阶电压充足，使得正确显示的灰阶能够正确显示，避免了画面产生亮暗闪烁的问题，保证显示效果。
129.基于同一发明构思，本技术实施例提供了一种显示设备，该显示设备包括上述任一实施例提供的驱动电路。
130.基于同一发明构思，本技术实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机程序，计算机程序由计算机执行以实现上述任一实施例提供的驱动方法。
131.本技术的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
132.在本技术中，计算机可读存储介质可以是任何包含或存储计算机程序的有形介质，该计算机程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本技术
中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的计算机程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的计算机程序。计算机可读介质上包含的计算机程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、rf(射频)等等，或者上述的任意合适的组合。
133.应用本技术实施例，至少能够实现如下有益效果：
134.(1)本技术实施例提供的驱动电路，针对高解析度和高帧率的显示设备，通过设置至少两个时序控制芯片，每个时序控制芯片与n个源极驱动芯片中的部分源极驱动芯片电连接，无需设计具有更多的高速讯号对的时序控制芯片，就能够实现对多个源极驱动芯片的驱动，缩短了显示驱动的开发周期，提高了显示驱动的开发效率，降低了成本。
135.(2)通过采用两个解析度为8k、帧率为60hz的tcon，tcon的带宽仅需1.5gbps(千兆比特每秒)。
136.(3)本技术实施例通过采用至少两个时序控制芯片向n个源极驱动芯片输入显示信号和源极时序控制信号(例如，采用两个解析度为8k、帧率为60hz的tcon)，每个时序控制芯向n个源极驱动芯片中的部分源极驱动芯片输入显示信号和源极时序控制信号。将平均每条水平线的充电时间由1.85μs(微秒)升至3.7μs(微秒)，由于平均每条水平线的充电时间增多，使得供给显示面板中像素单元的灰阶电压充足，使得正确显示的灰阶能够正确显示，避免了画面产生亮暗闪烁的问题，保证显示效果。
137.本技术领域技术人员可以理解，本技术中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本技术中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本技术中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
138.术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
139.应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
140.以上所述仅是本技术的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。