LDMOS器件及其形成方法与流程

ldmos器件及其形成方法
技术领域
1.本技术涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor，ldmos)器件及其形成方法。


背景技术：

2.参考图1，其示出了相关技术中提供的互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)器件的剖面示意图。如图1所示，外延层110中形成有环绕设置的第一浅槽隔离(shallow trench isolation，sti)结构131和第二sti结构132，第二sti结构132位于第一sti结构131的外周侧，其定义了器件的有源区(active area，aa)；外延层110上形成有栅极120，栅极120和外延层110之间形成有栅介电层(图1中未示出)，栅极120的两侧形成有侧墙121。
3.其中，外延层110中形成有阱区111，栅极120两侧的阱区111中形成有第一轻掺杂区112和第二轻掺杂区113，第一轻掺杂区112和第二轻掺杂区113位于第一sti结构131环绕的区域内，第一轻掺杂区112中形成有第一重掺杂区1141，第二轻掺杂区113中形成有第二重掺杂区1142，第一sti结构131和第二sti结构132环绕的区域之间的阱区111中形成有第三重掺杂区2151和第四重掺杂区2152。
4.然而，将相关技术中提供的cmos器件由于其击穿电压(breakdown voltage，bv)难以满足高压(5伏特及以上)应用；同时，由于其沟道长度与栅极的长度相关，为了避免隧道结穿通(punch through)，难以对栅极的长度进行缩小，从而导致器件的尺寸较大。


技术实现要素：

5.本技术提供了一种ldmos器件及其形成方法，可以解决相关技术中提供的cmos器件高压特性较差且难以缩小尺寸的问题。
6.一方面，本技术实施例提供了一种ldmos器件，其特征在于，包括：
7.外延层，所述外延层中形成有环绕设置的第一sti结构和环绕设置的第二sti结构，所述第二sti结构位于所述第一sti结构的外周侧；
8.栅极，所述栅极形成于所述外延层上方，所述栅极位于所述第一sti结构所绕的区域内，所述栅极和所述外延层之间形成有栅介电层；
9.其中，所述外延层中形成有阱区和轻掺杂区，所述阱区包覆所述栅介电层底部的预定区域、所述第一sti结构和所述第二sti结构的预定区域，所述轻掺杂区包覆所述栅介电层底部的剩余区域，所述阱区和所述轻掺杂区接触；
10.所述栅极两侧的外延层中形成有第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述第一sti结构所环绕的区域内的阱区中，所述第二重掺杂区形成于所述轻掺杂区中，所述阱区中还形成有口袋注入区，所述口袋注入区沿横向方向位于所述第一重掺杂区和所述栅极之间；
11.所述第一sti结构和所述第二sti结构之间的外延层中还形成有第三重掺杂区和
第四重掺杂区，所述第三重掺杂区形成于所述阱区中。
12.可选的，所述栅极的两侧形成有侧墙。
13.可选的，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述轻掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述口袋注入区中包含的杂质类型和所述阱区中包含的杂质类型相同，所述第三重掺杂区和所述第四重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型相同。
14.可选的，所述ldmos器件应用于高压工作环境。
15.另一方面，本技术实施例提供了一种ldmos器件的形成方法，包括：
16.在栅介电层上形成多晶硅层，所述栅介电层形成于外延层上，所述外延层中形成有环绕设置的第一sti结构、环绕设置的第二sti结构和阱区，所述第二sti结构位于所述第一sti结构的外周侧，所述阱区包覆所述第一sti结构环绕的预定区域、所述第一sti结构和所述第二sti结构的预定区域；
17.进行刻蚀，去除除目标区域以外其它区域的多晶硅层和栅介电层，剩余的多晶硅层形成所述器件的栅极，所述栅极形成于所述第一sti结构环绕的区域内；
18.进行第一次离子注入，在所述外延层中形成轻掺杂区，所述轻掺杂区形成于所述第一sti结构环绕的区域内；
19.进行第二次离子注入，在所述栅极两侧的外延层中形成口袋注入区，所述轻掺杂区和所述阱区交叠的区域被反型，成为所述阱区的区域；
20.进行第三次离子注入，在所述栅极两侧的外延层中形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述栅极一侧的口袋注入区和第一sti结构之间，所述第二重掺杂区取代所述栅极另一侧的口袋注入区所在的区域；
21.进行第四次离子注入，形成第三重掺杂区和第四重掺杂区，所述第一sti结构和所述第二sti结构之间的外延层中，所述第三重掺杂区形成于所述阱区中。
22.可选的，在所述进行第三次离子注入之前，还包括：
23.在所述栅极的两侧形成侧墙。
24.可选的，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述轻掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述口袋注入区中包含的杂质类型和所述阱区中包含的杂质类型相同，所述第三重掺杂区和所述第四重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型相同。
25.可选的，所述ldmos器件应用于高压工作环境。
26.本技术技术方案，至少包括如下优点：
27.本技术提供的ldmos器件，由于在其轻掺杂区形成过程中的离子注入是隔着栅极进行的注入，其能量能够打穿栅极，栅极下方的轻掺杂区和阱区的交叠区域会被反型，形成沟道，从而缩短了沟道的距离，同时由于第一重掺杂区和第二重掺杂区之间存在口袋注入区，因此降低了隧道结穿通，因此能够缩短栅极的长度，从而减小器件的尺寸；同时，由于轻掺杂区的形成过程中的离子注入的能量较大，浓度较小，因此提高了器件的击穿电压。
附图说明
28.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体
实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1是相关技术中提供的cmos器件的剖面示意图；
30.图2是本技术一个示例性实施例提供的ldmos器件的剖面示意图；
31.图3是本技术一个示例性实施例提供的ldmos器件的形成方法的流程图；
32.图4至图7是本技术一个示例性实施例提供的ldmos器件的形成过程示意图。
具体实施方式
33.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
34.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
35.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
36.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
37.如图1所示，在相关技术中提供的cmos器件的制造工艺中，在形成阱区111的过程中，需要进行浓度较大的反穿通离子注入(anti-punch through ion implantation)，从而限制了器件的击穿电压的提高；在轻掺杂区(第一轻掺杂区112和第二轻掺杂区113)的形成过程中，由于轻掺杂离子注入是隔着栅极120进行的，因此不能提高注入能量，从而使形成的轻掺杂区的注入深度较低，限制了器件的击穿电压的提高；同时，器件的沟道形成于栅极120下方的阱区111中，其长度lch与栅极120的长度相同，若栅极120的长度减小，会导致沟道的长度lch降低，从而有较大的几率发生隧道结穿通，因此难以降低栅极120的长度，从而导致器件的尺寸较大。
38.参考图2，其示出了本技术一个示例性实施例提供的ldmos器件的剖面示意图，如图2所示，该ldmos器件的栅极220从俯视角度观察为矩形，定义该矩形的一条边所在的方向为x轴，定义该矩形另一条边所在的方向为y轴，x轴和y轴形成的平面与外延层210的表面所在的平面平行，定义栅极220的高所在的方向为z轴，对本技术实施例进行说明，该ldmos器件可应用于高压工作环境，其包括：
39.外延层210，其中形成有环绕设置的第一sti结构231和环绕设置的第二sti结构
232，第二sti结构232位于第一sti结构231的外周侧。
40.栅极220，其形成于外延层210上方，其位于第一sti结构231所绕的区域内，栅极220和外延层210之间形成有栅介电层(图2中未示出)。可选的，栅极220的的两侧形成有侧墙221。
41.其中，外延层210中形成有阱区211和轻掺杂区212，阱区211包覆栅介电层底部的预定区域、第一sti结构231和第二sti结构232的预定区域，轻掺杂区212包覆栅介电层底部的剩余区域，阱区211和轻掺杂区212接触。
42.栅极220两侧的外延层211中形成有第一重掺杂区2141和第二重掺杂区2142，第一重掺杂区2141形成于第一sti结构231所环绕的区域内的阱区211中，第二重掺杂区2142形成于轻掺杂区212中，阱区211中还形成有口袋注入区213，口袋注入区213沿横向方向(x轴)位于第一重掺杂区2141和栅极220之间。
43.第一sti结构231和第二sti结构232之间的外延层211中还形成有第三重掺杂区2151和第四重掺杂区2152，第三重掺杂区2151形成于阱区211中。
44.其中，第一重掺杂区2141、第二重掺杂区2142、第三重掺杂区2151和第四重掺杂区2152中的杂质浓度大于阱区211、轻掺杂区212和口袋注入区213中的杂质浓度。
45.第一重掺杂区2141和第二重掺杂区2142中包含的杂质类型和阱区211中包含的杂质类型不同，轻掺杂区212中包含的杂质类型和阱区211中包含的杂质类型不同，口袋注入区213中包含的杂质类型和阱区211中包含的杂质类型相同，第三重掺杂区2151和第四重掺杂区2152中包含的杂质类型和阱区211中包含的杂质类型相同。
46.当阱区211中包含的杂质类型为n(negative)型时，第一重掺杂区2141和第二重掺杂区2142中包含的杂质类型为p(positive)型，轻掺杂区212中包含的杂质类型为p型，口袋注入区213中包含的杂质类型为n型，第三重掺杂区2151和第四重掺杂区2152中包含的杂质类型为n型。
47.当阱区211中包含的杂质类型为p型时，第一重掺杂区2141和第二重掺杂区2142中包含的杂质类型为n型，轻掺杂区212中包含的杂质类型为n型，口袋注入区213中包含的杂质类型为p型，第三重掺杂区2151和第四重掺杂区2152中包含的杂质类型为p型。
48.本技术实施例中，在该ldmos器件的形成过程中，是先形成阱区，再通过离子注入形成轻掺杂区，由于在其轻掺杂区形成过程中的离子注入是隔着栅极进行的注入，其注入能量需要满足能够打穿栅极，因此该能量较大，同时，为了使轻掺杂区和阱区的交叠区域反型，需要控制一个较小的浓度，因此能够提高器件的击穿电压，且器件的沟道形成于口袋注入区和轻掺杂区之间，由于口袋注入区的存在，降低了隧道结穿通，从而能够缩短了沟道的距离lch，进而能够缩短栅极的长度，减小器件的尺寸。
49.参考图3，其示出了本技术一个示例性实施例提供的ldmos器件的形成方法，该方法可用于制备上述实施例中提供的ldmos器件，该方法包括：
50.步骤301，在栅介电层上形成多晶硅层。
51.参考图4，其示出了形成多晶硅层的剖面示意图。如图4所示，栅介电层(图4中未示出)形成于外延层210上，外延层210中形成有环绕设置的第一sti结构231、环绕设置的第二sti结构232(图4中未示出，可参考图2)和阱区211，第二sti结构232位于第一sti结构231的外周侧，阱区211包覆第一sti结构231环绕的预定区域、第一sti结构231和第二sti结构232
的预定区域。
52.示例性的，可通过cvd工艺(例如，可采用等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition，pe cvd)工艺)在栅介电层上沉积形成多晶硅层220。
53.本技术实施例中，在步骤301之前，还包括：在衬底上形成外延层210；在外延层210中形成第一sti结构231和第二sti结构232；通过离子注入形成阱区211。
54.步骤302，进行刻蚀，去除除目标区域以外其它区域的多晶硅层和栅介电层，剩余的多晶硅层形成器件的栅极，该栅极形成于第一sti结构环绕的区域内。
55.参考图5，其示出了刻蚀形成栅极的剖面示意图。示例性的，如图5所示，步骤302包括但不限于：通过光刻工艺在目标区域(该目标区域是栅极220对应的区域)覆盖光阻，暴露出其它区域，进行刻蚀，去除除目标区域以外其它区域的多晶硅层220和栅介电层，剩余的多晶硅层220形成ldmos器件的栅极，去除光阻。
56.步骤303，进行第一次离子注入，在外延层中形成轻掺杂区，轻掺杂区形成于第一sti结构环绕的区域内。
57.第一次离子注入的杂质类型和阱区211中包含的杂质类型不同。可选的，第一次离子注入的能量大于150千电子伏特(kev)，离子注入的剂量小于1
×
10
13
每平方厘米(/cm2)。
58.步骤304，进行第二次离子注入，在栅极两侧的外延层中形成口袋注入区，轻掺杂区和阱区交叠的区域被反型，成为阱区的区域。
59.第二次离子注入的杂质类型和阱区211中包含的杂质类型相同。可选的，第二次离子注入的能量小于50千电子伏特，离子注入的剂量大于1
×
10
13
每平方厘米。
60.参考图6，其示出了进行第一次离子和第二次离子注入(图6中箭头为离子注入的示意)后的剖面示意图；参考图7，其示出了轻掺杂区和阱区交叠的区域被反型后的剖面示意图。
61.示例性的，如图6和图7所述，步骤303和步骤304包括但不限于：通过光刻工艺覆盖光阻302，暴露出第一sti结构231环绕的区域，进行第一次离子注入，形成轻掺杂区212，进行第二次离子注入，形成口袋注入区213和214，由于第一次离子注入的能量较大(大于150千电子伏特)，浓度较低(其剂量小于1
×
10
13
每平方厘米)，轻掺杂区212和阱区211交叠的区域被反型，成为阱区211的区域，去除光阻302。其中，第二次离子注入可通过口袋(pocket)注入工艺或晕环(halo)注入工艺进行注入。
62.步骤305，进行第三次离子注入，在栅极两侧的外延层中形成第一重掺杂区和第二重掺杂区，第一重掺杂区形成于栅极一侧的口袋注入区和第一sti结构之间，第二重掺杂区取代栅极另一侧的口袋注入区所在的区域。
63.可选的，步骤305之前，还包括：在栅极的两侧形成侧墙。
64.第三次离子注入的杂质类型和阱区211中包含的杂质类型不同。由于第三次离子注入为重掺杂，离子浓度较高，因此形成的第一重掺杂区将阱区211中的口袋注入区213向栅极220的方向挤压，第二重掺杂区取代栅极220另一侧的口袋注入区214。口袋注入区213和轻掺杂区212之间的长度即为器件的沟道长度lch。
65.步骤306，进行第四次离子注入，形成第三重掺杂区和第四重掺杂区，第一sti结构和第二sti结构之间的外延层中，第三重掺杂区形成于阱区中。
66.第四次离子注入的杂质类型和阱区211中包含的杂质类型相同。形成得到的ldmos器件可参考图2。
67.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。