一种可定制多种输入的查找表电路及FPGA新型阵列结构的制作方法

一种可定制多种输入的查找表电路及fpga新型阵列结构
技术领域
1.本发明涉及fpga设计开发技术领域，具体涉及一种可定制多种输入的查找表电路及fpga新型阵列结构。


背景技术：

2.现场可编程逻辑门阵列(field programmable gate array，fpga)是在数据处理、通信、网络等很多领域广泛应用逻辑器件。
3.在大规模fpga芯片中，布线资源占芯片面积的70％以上，同时互联延时也占整体延时的70％以上，因此布线资源的性能很大程度上决定了fpga器件的性能。传统fpga plb的lut只有一种固定的位数，不能很好适应不同的具体需求，不能根据需要灵活配置。
4.传统的可编程互连资源通常都是由水平互连资源和垂直互连资源组成平面结构，相互之间通过开关矩阵连接，如图1所示。传统的水平和垂直互联的布置模式密度低，配线资源少，芯片面积较大，互联延时较大。


技术实现要素：

5.因此，本发明要解决的技术问题在于克服现有技术中的不能根据需要灵活配置的缺陷，从而提供一种可配置多种输入的查找表电路。
6.本发明提供一种定制多种输入的查找表电路，包括四个六输入查找表单元、四个二输入查找表单元、六个查找表选择器、二个加法器、一个三输入数据选择器、一个四输入数据选择器及二个二输入数据选择器，其中，
7.第一六输入查找表单元、第二六输入查找表单元、第三六输入查找表单元和第四六输入查找表单元的六个输入端复用第一输入信号、第二输入信号、第三输入信号、第四输入信号、第五输入信号以及第六输入信号；
8.第一二输入查找表单元、第二二输入查找表单元、第三二输入查找表单元和第四二输入查找表单元的两个输入端复用第九输入信号以及第十输入信号；
9.所述第一六输入查找表单元的输出端与第一查找表选择器的第一输入端连接；所述第一六输入查找表单元的输出端与第一加法器的第一输入端连接；所述第二六输入查找表单元的输出端与第一查找表选择器的第二输入端连接；所述第二六输入查找表单元的输出端与第一加法器的第二输入端连接；所述第三六输入查找表单元的输出端与第二查找表选择器的第一输入端连接；所述第三六输入查找表单元的输出端与第二加法器的第一输入端连接；所述第四六输入查找表单元的输出端与第二查找表选择器的第二输入端连接；所述第四六输入查找表单元的输出端与第二加法器的第二输入端连接；
10.所述第一加法器的进位信号输入端连接进位信号，所述第一加法器的进位信号输出端连接所述第一加法器的进位信号输入端；所述第一加法器的加法输出端连接所述三输入数据选择器的第二输入端；所述第二加法器的加法输出端连接所述四输入数据选择器的第二输入端；所述第二加法器连接到进位数据输出端。
11.所述第一查找表选择器的输出端与第三查找表选择器的第一输入端连接；所述第二查找表选择器的输出端与第三查找表选择器的第二输入端连接；
12.所述第一二输入查找表单元的输出端与第四查找表选择器的第一输入端连接；所述第二二输入查找表单元的输出端与第四查找表选择器的第二输入端连接；所述第三二输入查找表单元的输出端与第五查找表选择器的第一输入端连接；所述第四二输入查找表单元的输出端与第五查找表选择器的第二输入端连接；
13.所述第四查找表选择器的输出端与第六查找表选择器的第一输入端连接；所述第五查找表选择器的输出端与第六查找表选择器的第二输入端连接；
14.所述第一查找表选择器、所述第二查找表选择器、所述第六查找表选择器的数据选择端复用第七输入信号；所述第三查找表选择器、所述第四查找表选择器、所述第五查找表选择器的数据选择端复用第八输入信号；
15.所述第三查找表选择器的输出端与所述三输入数据选择器的第三输入端连接；所述第六查找表选择器的输出端与四输入数据选择器的第三输入端连接；所述三输入数据选择器的第一输入端连接移位寄存器的输入端口。
16.所述三输入数据选择器的输出端与第一二输入数据选择器的第一输入端和第一触发器的第一输入端连接；所述四输入数据选择器的输出端与第二二输入数据选择器的第一输入端和第二触发器的第一输入端连接；
17.所述第一触发器的第二输入端与所述第二触发器的第二输入端分部与时钟信号连接；
18.所述第一触发器的输出端同时连接第一二输入数据选择器的第二输入端和四输入数据选择器的第一输入端连接；所述第二触发器的输出端与第二二输入数据选择器的第二输入端连接；所述第二触发器的输出端同时连接移位寄存器的输出端口；
19.所述第一二输入数据选择器的输出端口为所述可配置多种输入的查找表电路第一输出端口；所述第二二输入数据选择器的输出端口为所述可配置多种输入的查找表电路第二输出端口。
20.进一步地，所述三输入数据选择器、所述四输入数据选择器、所述第一二输入数据选择器和所述第二二输入数据选择器选择端的配置方式包括sram链编程、flash编程、熔丝编程、反熔丝编程。
21.进一步地，所述第一六输入查找表单元、所述第二六输入查找表单元、所述第三六输入查找表单元、所述第四六输入查找表单元、所述第一二输入查找表单元、所述第二二输入查找表单元、所述第三二输入查找表单元、所述第四二输入查找表单元、所述第一查找表选择器、所述第二查找表选择器、所述第三查找表选择器、所述第四查找表选择器、所述第五查找表选择器、所述第六查找表选择器、所述第一加法器、所述第二加法器、所述三输入数据选择器、所述四输入数据选择器、所述第一二输入数据选择器及第二二输入数据选择器排列成多边形结构，所述多边形结构为直角梯形结构或由直角梯形截去1至2个角形成的结构，十二个所述多边形结构铺设在蜂窝状正六边形结构里。
22.进一步地，所述直角梯形一个内角为60
°
。
23.本发明要解决的另一个技术问题在于克服现有技术中的逻辑资源密度低，配线资源的空间少缺陷，从而提供一种可配置fpga新型结构，能够提高逻辑资源密度，增加配线资
源的空间。
24.本发明提供一种可配置fpga新型阵列结构，由所述的可配置多种输入的查找表电路的所述蜂窝状正六边形结构平铺形成fpga新型阵列结构。
25.进一步地，所述蜂窝状正六边形结构为中心对称结构；所述多边形结构之间的间隔用于可编程布线；十二个所述多边形结构形成的所述蜂窝状正六边形结构的中心留有空白空间，可用于可编程布线或设置逻辑元件。
26.进一步地，所述可编程布线资源分布在6条线上：0度、30度、60度、90度、120度、150度；每个线的两个方向上都分布有布线资源；可编程布线资源由二倍线、四倍线和长线三种布线资源构成，其中：二倍线实现任意方向两个距离为1和2的所述可编程逻辑块之间的连接；四倍线实现任意方向两个距离为4的所述可编程逻辑块之间的连接；长线实现同一条轴线上任意两个距离为6的所述可编程逻辑块之间的连接，形成层次化互联；从任意一个所述可编程逻辑块出发，二倍线和四倍线连接到与该所述可编程逻辑块距离为2或4的一个环的每个逻辑块上，形成环面连接。
27.进一步地，通过二倍线，每个所述可编程逻辑块与距离为1的相邻17个所述可编程逻辑块相连，以及与距离为2的66个所述可编程逻辑块相连；通过四倍线，每个所述可编程逻辑块与距离为4的216个所述可编程逻辑块相连，长线连接距离为6的360个所述可编程逻辑块。
28.本发明技术方案，具有如下优点：
29.1.本发明提供的一种可定制多种输入的查找表电路，通过四个六输入查找表单元、四个二输入查找表单元、六个查找表选择器、二个加法器、一个三输入数据选择器、一个四输入数据选择器及二个二输入数据选择器的连接，可根据需要灵活实现多种输入的查找表，增加应用时的灵活性和适配性，提高fpga后续使用效率。
30.2.本发明提供的一种可定制fpga新型阵列结构，采用六边形平铺的结构，且每个六边形包括十二个多边形结构，这样进一步增加了逻辑器件的密度，同时留足足够的布线空间，利于灵活布线。
附图说明
31.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
32.图1为传统的fpga结构图；
33.图2为本发明第一种实施方式中提供的可定制多种输入的查找表电路的结构示意图；
34.图3为本发明第一种实施方式中提供的可定制多种输入的查找表电路配置为加法运算的电路结构示意图；
35.图4为本发明第一种实施方式中提供的可定制多种输入的查找表电路配置为移位寄存器的电路结构示意图；
36.图5为本发明第一种实施方式中提供的可定制多种输入的查找表电路配置为6-&
6-输入的查找表电路结构示意图；
37.图6为本发明第一种实施方式中提供的可定制多种输入的查找表电路配置为7-&7-输入的查找表电路结构示意图；
38.图7为本发明第一种实施方式中提供的可定制多种输入的查找表电路配置为8-&2-输入的查找表电路结构示意图；
39.图8为本发明第一种实施方式中提供的可定制多种输入的查找表电路配置为7-&3-输入的查找表电路结构示意图；
40.图9为本发明第一种实施方式中提供的十二个plb构成的六边形结构示意图；
41.图10为本发明第二种实施方式中提供的六边形平铺fpga新型阵列结构示意图；
42.图11为本发明第二种实施方式中提供的fpga新型阵列结构布线资源示意图；
43.图12为本发明第二种实施方式中提供的距离为1的plb示意图；
44.图13为本发明第二种实施方式中提供的距离为1和2的plb示意图；
45.图14为本发明第二种实施方式中提供的距离为4的plb示意图；
46.附图标记说明：
47.111-第一六输入查找表；112-第二六输入查找表；113-第三六输入查找表；114-第四六输入查找表；121-第一二输入查找表；122-第二二输入查找表；123-第三二输入查找表；124-第四二输入查找表；131-第一查找表选择器；132-第二查找表选择器；133-第三查找表选择器；134-第四查找表选择器；135-第五查找表选择器；136-第六查找表选择器；141-三输入数据选择器；142-四输入数据选择器；143-第一二输入数据选择器；144-第二二输入数据选择器；151-第一加法器；152-第二加法器；161-第一触发器；162-第二触发器。
具体实施方式
48.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
49.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
50.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
51.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
52.实施例1
53.如图2所示的可定制多种输入的查找表电路的一种具体实施方式，包括四个六输
入查找表单元、四个二输入查找表单元、六个查找表选择器、二个加法器、一个三输入数据选择器、一个四输入数据选择器及二个二输入数据选择器，其中，
54.第一六输入查找表单元111、第二六输入查找表单元112、第三六输入查找表单元112和第四六输入查找表单元114的六个输入端复用第一输入信号in1、第二输入信号in2、第三输入信号in3、第四输入信号in4、第五输入信号in5以及第六输入信号in6；
55.第一二输入查找表单元121、第二二输入查找表单元122、第三二输入查找表单元123和第四二输入查找表单元123的两个输入端复用第九输入信号in9以及第十输入信号in10；
56.所述第一六输入查找表单元111的输出端与第一查找表选择器131的第一输入端连接；所述第一六输入查找表单元111的输出端与第一加法器151的第一输入端连接；所述第二六输入查找表单元112的输出端与第一查找表选择器131的第二输入端连接；所述第二六输入查找表单元112的输出端与第一加法器151的第二输入端连接；所述第三六输入查找表单元113的输出端与第二查找表选择器132的第一输入端连接；所述第三六输入查找表单元113的输出端与第二加法器152的第一输入端连接；所述第四六输入查找表单元114的输出端与第二查找表选择器132的第二输入端连接；所述第四六输入查找表单元114的输出端与第二加法器152的第二输入端连接；
57.所述第一加法器151的进位信号输入端连接进位信号cin，所述第一加法器151的进位信号输出端连接所述第一加法器151的进位信号输入端；所述第一加法器151的加法输出端连接所述三输入数据选择器141的第二输入端；所述第二加法器152的加法输出端连接所述四输入数据选择器142的第二输入端；所述第二加法器152连接到进位数据输出端cout。
58.所述第一查找表选择器131的输出端与第三查找表选择器133的第一输入端连接；所述第二查找表选择器132的输出端与第三查找表选择器133的第二输入端连接；
59.所述第一二输入查找表单元121的输出端与第四查找表选择器134的第一输入端连接；所述第二二输入查找表单元122的输出端与第四查找表选择器134的第二输入端连接；所述第三二输入查找表单元123的输出端与第五查找表选择器135的第一输入端连接；所述第四二输入查找表单元124的输出端与第五查找表选择器135的第二输入端连接；
60.所述第四查找表选择器134的输出端与第六查找表选择器136的第一输入端连接；所述第五查找表选择器135的输出端与第六查找表选择器136的第二输入端连接；
61.所述第一查找表选择器131、所述第二查找表选择器132、所述第六查找表选择器136的数据选择端复用第七输入信号in7；所述第三查找表选择器133、所述第四查找表选择器134、所述第五查找表选择器135的数据选择端复用第八输入信号in8；
62.所述第三查找表选择器133的输出端与所述三输入数据选择器141的第三输入端连接；所述第六查找表选择器136的输出端与四输入数据选择器142的第三输入端连接；所述三输入数据选择器141的第一输入端连接移位寄存器的输入端口regin。
63.所述三输入数据选择器141的输出端与第一二输入数据选择器143的第一输入端和第一触发器161的第一输入端连接；所述四输入数据选择器142的输出端与第二二输入数据选择器144的第一输入端和第二触发器162的第一输入端连接；
64.所述第一触发器161的第二输入端与所述第二触发器162的第二输入端分部与时
钟信号连接clk；
65.所述第一触发器161的输出端同时连接第一二输入数据选择器143的第二输入端和四输入数据选择器142的第一输入端连接；所述第二触发器162的输出端与第二二输入数据选择器144的第二输入端连接；所述第二触发器162的输出端同时连接移位寄存器的输出端口regout；
66.所述第一二输入数据选择器143的输出端口为所述可配置多种输入的查找表电路第一输出端口out0；所述第二二输入数据选择器144的输出端口为所述可配置多种输入的查找表电路第二输出端口out1。
67.如图3为可配置多种输入的查找表电路配置为加法运算的电路，使用第一六输入查找表单元111、第二六输入查找表单元112、第三六输入查找表单元113和第四六输入查找表单元114，其中，第一六输入查找表单元111和第二六输入查找表单元112输出端连接第一加法器151的两个输入端，第三六输入查找表单元113和第四六输入查找表单元114输出端连接第二加法器152的两个输入端，第一加法器151的输出端连接第一二输入数据选择器143的第一输入端，从第一二输入数据选择器143的输出端out0输出结果，第二加法器152的输出端连接第二二输入数据选择器144的第一输入端，从第二二输入数据选择器144的输出端out1输出结果，进位信号cin穿行连接第一加法器151和第二加法器152，从进位信号输出端cout输出进位数据。
68.如图4为可定制多种输入的查找表电路配置为移位寄存器的电路，移位信号regin输入到第一触发器161的第一输入端，时钟信号clk连接第一触发器161的第二输入端，第一触发器161的输出端输出数据到out0，同时第一触发器161的输出端连接第二触发器162的第一输入端，时钟信号clk连接第二触发器162的第二输入端，第二触发器162的输出端输出数据到out1，同时输出移位信号到移位输出端regout。
69.如图5为可定制多种输入的查找表电路配置为7-&7-输入的查找表电路，第一输入信号in1、第二输入信号in2、第三输入信号in3、第四输入信号in4、第五输入信号in5、第六输入信号in6、第七输入信号in7配置成7输入数据查找表输出到第一二输入数据选择器143的第一输入端，第一二输入数据选择器143的输出端out0输出结果，复用第一输入信号in1、第二输入信号in2、第三输入信号in3、第四输入信号in4、第五输入信号in5、第六输入信号in6、第七输入信号in7配置成7输入数据查找表输出到第二二输入数据选择器144的第一输入端，第二二输入数据选择器144的输出端out1输出结果。
70.如图6为可定制多种输入的查找表电路配置为8-&2-输入的查找表电路，第一输入信号in1、第二输入信号in2、第三输入信号in3、第四输入信号in4、第五输入信号in5、第六输入信号in6、第七输入信号in7、第八输入信号in8配置成8输入数据查找表输出到第一二输入数据选择器143的第一输入端，第一二输入数据选择器143的输出端out0输出结果，第九输入信号in9、第十输入信号in10配置成2输入数据查找表输出到第二二输入数据选择器144的第一输入端，第二二输入数据选择器144的输出端out1输出结果。
71.如图7为可定制多种输入的查找表电路配置为7-&3-输入的查找表电路，第一输入信号in1、第二输入信号in2、第三输入信号in3、第四输入信号in4、第五输入信号in5、第六输入信号in6、第七输入信号in7配置成8输入数据查找表输出到第一二输入数据选择器143的第一输入端，第一二输入数据选择器143的输出端out0输出结果，第八输入信号in8、第九
输入信号in9、第十输入信号in10配置成3输入数据查找表输出到第二二输入数据选择器144的第一输入端，第二二输入数据选择器144的输出端out1输出结果。
72.如图8为可定制多种输入的查找表电路配置为6-&4-输入的查找表电路，第一输入信号in1、第二输入信号in2、第三输入信号in3、第四输入信号in4、第五输入信号in5、第六输入信号in6分别连接第一六输入查找表单元111六个输入端、配置第一六输入查找表单元111输出端连接第一二输入数据选择器143的第一输入端，第一二输入数据选择器143的输出端out0输出结果，第七输入信号in7、第八输入信号in8、第九输入信号in9、第十输入信号in10配置成4输入数据查找表输出到第二二输入数据选择器144的第一输入端，第二二输入数据选择器144的输出端out1输出结果。
73.上述可配置多种输入的查找表电路可根据实际需求配置为加法运算的电路、移位寄存器、7-&7-输入的查找表电路、8-&2-输入的查找表电路、7-&3-输入的查找表电路和6-&4-输入的查找表电路，配置灵活，便于后续开发。
74.具体地，所述三输入数据选择器141、所述四输入数据选择器142、所述第一二输入数据选择器143和所述第二二输入数据选择器144选择端的配置方式包括sram链编程、flash编程、熔丝编程、反熔丝编程。
75.具体地，所述第一六输入查找表单元111、所述第二六输入查找表单元112、所述第三六输入查找表单元113、所述第四六输入查找表单元114、所述第一二输入查找表单元121、所述第二二输入查找表单元122、所述第三二输入查找表单元123、所述第四二输入查找表单元124、所述第一查找表选择器131、所述第二查找表选择器132、所述第三查找表选择器133、所述第四查找表选择器134、所述第五查找表选择器135、所述第六查找表选择器136、所述第一加法器151、所述第二加法器152、所述三输入数据选择器141、所述四输入数据选择器142、所述第一二输入数据选择器143及第二二输入数据选择器144以及未画出的其他相关元件排列成多边形结构plb，所述多边形结构为直角梯形结构plb或由直角梯形截去1至2个角形成的结构plb，如图9所示，十二个所述多边形结构plb铺设在蜂窝状正六边形结构里。
76.实施例2
77.如图10所示为可定制fpga新型阵列结构的一种实施方式，该结构为所述可定制多种输入的查找表电路的所述蜂窝状正六边形结构平铺形成fpga新型阵列结构。所述蜂窝状正六边形结构为中心对称结构；所述多边形结构之间的间隔用于可编程布线；十二个所述多边形结构形成的所述蜂窝状正六边形结构的中心留有空白空间，可用于可编程布线或设置逻辑元件。
78.如图11所示，所述可编程布线资源分布在6条线上：0度即水平线、30度、60度、90度即垂直线、120度、150度；每个线的两个方向上都分布有布线资源；可编程布线资源由二倍线、四倍线和长线三种布线资源构成，其中：二倍线实现任意方向两个距离为1和2的所述可编程逻辑块之间的连接；四倍线实现任意方向两个距离为4的所述可编程逻辑块之间的连接；长线实现同一条轴线上任意两个距离为6的所述可编程逻辑块之间的连接，形成层次化互联；从任意一个所述可编程逻辑块出发，二倍线和四倍线连接到与该所述可编程逻辑块距离为2或4的一个环的每个逻辑块上，形成环面连接。
79.如图12、图13所示，所述的fpga新型阵列结构，通过二倍线，每个所述可编程逻辑
块与距离为1的相邻17个所述可编程逻辑块相连，以及与距离为2的66个所述可编程逻辑块相连；如图14所示，通过四倍线，每个所述可编程逻辑块与距离为4的216个所述可编程逻辑块相连，长线连接距离为6的360个所述可编程逻辑块。
80.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。