半导体结构、制作方法及三维存储器与流程

技术特征：
1.一种半导体结构的制作方法，所述半导体结构的制作方法包括：提供衬底，所述衬底包括第一器件区和第二器件区；对所述第一器件区和所述第二器件区进行离子掺杂；在所述第一器件区和所述第二器件区中垂直于所述衬底的纵向上分别形成至少一个第一凹槽和第二凹槽；在所述第一器件区和所述第二器件区上分别形成第一介质层和第二介质层，所述第一介质层至少部分位于所述第一凹槽的内壁，所述第二介质层至少部分位于所述第二凹槽的内壁，所述第一介质层的厚度大于所述第二介质层的厚度；在所述第一介质层和所述第二介质层上分别形成第一栅极和所述第二栅极，并在所述第一栅极和所述第二栅极的两侧分别形成源极和漏极，所述第一栅极一部分位于所述第一凹槽中，另一部分位于所述第一凹槽的上方，所述第二栅极一部分位于所述第二凹槽中，另一部分位于所述第二凹槽的上方。2.如权利要求1所述的半导体结构的制作方法，其中，所述衬底还包括第三器件区。3.如权利要求2所述的半导体结构的制作方法，其中，所述第一器件区、所述第二器件区和所述第三器件区分别包括高压器件区、低压器件区和超低压器件区。4.如权利要求1所述的半导体结构的制作方法，其中，在所述对所述第一器件区和所述第二器件区进行离子掺杂之后，还包括：在所述第一器件区和所述第二器件区中垂直于所述衬底的纵向上分别形成多个隔离结构。5.如权利要求1所述的半导体结构的制作方法，其中，通过热氧化反应在所述第一器件区和所述第二器件区上分别形成第一介质层和第二介质层。6.一种半导体结构，所述半导体结构包括：衬底，所述衬底包括第一器件区和第二器件区；所述第一器件区设有多个第一晶体管，所述第一晶体管包括至少部分位于所述第一凹槽内的第一介质层，所述第一晶体管的第一栅极位于所述第一介质层上，所述第一栅极一部分位于所述第一凹槽中，另一部分位于所述第一凹槽的上方；所述第二器件区设有多个第二晶体管，所述第二晶体管包括至少部分位于所述第二凹槽内的第二介质层，所述第二晶体管的第二栅极位于所述第二介质层上，所述第二栅极一部分位于所述第二凹槽中，另一部分位于所述第二凹槽的上方，且所述第一介质层的厚度比所述第二介质层的厚度大。7.如权利要求6所述的半导体结构，其中，所述半导体结构，还包括：位于在所述衬底上的第三器件区；所述第三器件区设有多个第三晶体管，所述第三晶体管包括至少部分位于第三凹槽内的第三介质层，所述第三晶体管的第三栅极位于所述第三介质层上，所述第三栅极一部分位于所述第三凹槽中，另一部分位于所述第三凹槽的上方，且所述第一介质层、所述第二介质层和所述第三介质层的厚度依序减小。8.如权利要求7所述的半导体结构，其中，所述多个第一晶体管、所述多个第二晶体管和所述多个第三晶体管之间设有多个隔离结构，所述隔离结构用于将所述多个第一晶体管、所述多个第二晶体管和所述多个第三晶体管分别隔开。
9.如权利要求7所述的半导体结构，其中，所述第一凹槽、所述第二凹槽和/或所述第三凹槽的截面形状包括倒梯形或圆弧形。10.一种三维存储器，其中，所述三维存储器包括阵列存储结构和外围电路，其中，如权利要求6所述半导体结构位于所述外围电路中。

技术总结
公开了一种半导体结构、制作方法、三维存储器，半导体结构的制作方法包括：提供衬底；进行离子掺杂；分别形成至少一个第一凹槽和第二凹槽；分别形成第一介质层和第二介质层，第一介质层的厚度大于第二介质层的厚度；分别形成第一栅极和第二栅极，并在第一栅极和第二栅极的两侧分别形成源极和漏极。的两侧分别形成源极和漏极。的两侧分别形成源极和漏极。


技术研发人员：黄腾 华子群 石艳伟 姚兰
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2021.08.31
技术公布日：2022/1/4