一种显示面板及显示装置的制作方法

1.本发明实施例涉及显示技术，尤其涉及一种显示面板及显示装置。


背景技术：

2.随着oled显示器用于增强现实和虚拟现实的可穿戴式显示装置的技术开发和市场推广，对于用于这两种目的的oled微型显示器中的显示面板的技术要求也越来越高。尤其是在显示面板的解析度已经拓展到5000ppi的超高解析度，单个像素的大小已经接近5微米的程度。可以预见不久的将来单个像素的尺寸有可能逼近1微米的大小，从而所有的像素内部电路中晶体管都必须是亚微米级别的。
3.图1是一个制作在硅片上的oled显示器的结构示意图，也称为硅基oled。在硅基板010的内部和表面，和普通的cmos器件类似，要做出晶体管的源极和漏极的重掺杂的扩散区021，后期制作的源极金属或漏极金属022则分别通过在栅极氧化层031的过孔和源极或漏极扩散层作欧姆接触。在栅极氧化层031上制作多晶硅的栅极023来控制晶体管的导通状态。同时制作在硅片上的还有像素内的其它部件，比如复位用的开关晶体管，补偿电压偏差的晶体管以及存储电容等。另外控制像素的扫描线，数据线和电源线也是在硅基板上通过通常的半导体集成电路的工艺制作。这些制作在硅片上的包括各种用途的晶体管，电容和走线在内的像素矩阵通常称为显示器的驱动用背板(backplane)。
4.在制作好的驱动背板上需要覆盖上一层钝化层032，然后在其上蒸镀或者涂布的方式覆盖上一层较厚的层间绝缘膜。然后将驱动oled的晶体管的源极通过过孔和导电连接柱024连接到上部的oled阳极金属层041上。各个像素的阳极之间被像素定义层(pdl)033所隔离。pdl033还可以避免阳极金属041的强烈边缘电场导致的和oled顶部的阴极042之间的较大漏电流或电击穿短路。
5.在阳极阵列和pdl033网格之上，在真空成膜设备中连续蒸发oled的各个功能层和最后的阴极金属层042。为了简单而不失去普遍性，图1这里仅绘出了最简单的三层oled结构，它们包括了和阳极金属相接触的空穴注入和传输层043。和最上层的阴极金属相接触的是电子注入和传输层044。夹在中间的则是oled的发光层045。在阴极之上通常是一层平坦化层034，目的是消除不同和厚度的阳极金属和pdl带来的表面凹凸不平，使得后期制作的彩色滤光膜能够在平坦的表面得到均匀涂布的结果。在平坦化层034之上则是不同颜色的彩色滤光片，比如红色滤光片051，以及它们之间为了减少混色的吸收光线的黑色薄膜，也就是通常称为bm的黑矩阵。
6.如前所述，为了制作更微型的oled显示屏，每个像素中的晶体管已经接近亚微米级别的。凡是在ic代工厂制造的cmos半导体集成电路都要遵守尺度缩小的规则，也就是伴随着晶体管在芯片平面上的尺寸缩小，其深度方向的尺寸也要相应地减少，比如掺杂区的离子注入深度和扩散深度，栅极绝缘膜的厚度也要减小，晶体管的驱动电压也要相应地降低。然而驱动oled薄膜时，需要施加足够高的电压，向着载流子迁移率很低的有机膜内部注入足够的电流，才能激发出较多的光子数量。为了能够获得足够的图像的亮暗差异也就是
图像的灰度级别数量或图像的动态范围，驱动oled的电压的振幅至少需要5v。为了提高oled的输出光通量，一种技术是将两个oled薄膜叠加在一起，从而期望在同样的发光面积上发出接近两倍的光通量。然而oled薄膜整体厚度的增加必然需要两端的驱动电压更大，甚至会需要接近10v的偏压。
7.然而这样高的电压必然导致亚微米尺寸的晶体管产生各种问题。特别是包括晶体管的源极和漏极之间在阈值或亚阈值工作状态的漏电流，源极和漏极扩散层021上的pn结的反向偏压导致和硅基板之间的漏电流，透过栅极氧化层的栅极漏电流，漏极电压导致的晶体管关闭势垒的降低(dibl)，以及硅片内部的横向漏电流和电场等产生的各种寄生效应。这些寄生效应里面最容易发生的而且最有害的就是闩锁效应(latch
‑
up)。这是在电源和硅芯片基板的接地电位之间由于寄生的pnp和npn双极性bjt相互耦合而产生的低阻抗寄生漏电流的通路，从而使得电源和硅芯片基板之间产生额外的大电流。ic的集成度越高，硅芯片体内产生的闩锁效应的几率就越高。这种较大的电流不仅使得功耗增加，极端情况下还有可能导致芯片被烧毁。
8.为了解决这个高解析度硅基oled中存在的问题，emagin(us20210183314a1)提出了一种结构和方法，把高电压驱动的晶体管和低电压驱动的晶体管分别制作在两个不同的芯片上，当然它们的制作工艺和缩小尺度都不一样，然后将两个芯片叠加起来，并使用连接金属柱将相关的电极阵列连接起来。然而这种方法最大挑战则是如何准确无误地将上下两个芯片的几千万个电极点都完美地连接上。考虑到这两个芯片是分别在不同的工艺流程上制作的，制作过程中的芯片的热胀冷缩导致的尺寸偏差，多次光刻工艺的偏差的累积，硅片表面由于张力导致的翘曲，都会使得这种对准和导电连接的尝试失败。
9.另外一种方式，就是考虑到既然上述效应都是发生在硅芯片的体内，那么将容易受到漏电流影响的晶体管用薄膜晶体管tft(thin film transistor)来做，就可以避免了上述的和硅基板之间发生的扩散区的漏电流和其它寄生效应。尤其是，当人们发现氧化物半导体，比如igzo的tft的源漏极之间的漏电流远小于多晶硅或者非晶硅的tft时，就提出了在大面积的显示器驱动背板中，使用高迁移率的多晶硅tft作为驱动oled的晶体管，使用氧化物半导体tft作为控制数据写入的开关晶体管，比如cn103715196a和cn105931988b。然而遗憾的是，多晶硅tft并不适合制作高度集成的cmos数据信号的处理器和驱动oled面板的驱动器。一方面是由于多晶硅的晶粒之间和表面存在的缺陷态导致当晶体管的尺寸和晶粒尺寸在一个量级的时候，晶体管的特性就会有较大的非均匀性。另一方面来自tft本身的缺点，比如自发热效应(self
‑
heating effect)和悬浮基板效应(floating body effect)。tft的电流传输沟道是被上下两层绝缘膜所封闭起来，其热导率几乎是体内晶体管的百分之一，内部电流产生的热量很难传导出去。当器件在极高的频率工作和有较大电流密度的时候，器件的迅速升温导致载流子迁移率等性能下降并以及oled材料的加速老化。比如，一个2k
×
2k的显示面板的驱动模块内的晶体管的工作频率要比显示区内的晶体管的工作频率高出至少2千倍。而悬浮基板效应将使得tft器件的抗静电能力降低一半左右，更容易遭受esd的损坏。这些不良效应将随着半导体器件集成度的提高而变得更加有害。然而我们知道，硅基oled背板上不仅仅有oled像素的阵列，还有位于oled显示区周边的驱动电路和信号处理电路的驱动模块，由于空间的限制和功耗等因素，驱动模块则需要比像素阵列更高的集成度，比如几十纳米左右的晶体管高密度地聚集在狭小的芯片上。只有这样才能在极
小的显示区边框内制造出有着丰富信号处理功能的高速芯片模块，从而达成极小边框甚至无边框的微显示器。
10.因此，如何克服以上技术难题，设计出并以较高良率制造出高解析度而且极小边框的oled微显示器，则是本发明力图要达成的目标。


技术实现要素：

11.本发明通过实施例提供了一种在单晶硅基板上制作的显示面板，在单晶硅基板上设置第一区域和第二区域。在第一区域的单晶硅基板上制备了单晶硅晶体管的集成电路用于信号发生比如数模转换电路和相关的时序控制电路。在第二区域包括制作在单晶硅基板上的显示面板的像素电路阵列，像素电路阵列包括多个化合物半导体薄膜晶体管。在第一区域内的高度集成的单晶硅cmos电路中使用较低的驱动电压，从而具有高速低功耗的优点，也避免了在化合物半导体薄膜晶体管电路中高速运行时绝缘基板的热传导难题。而在化合物半导体薄膜晶体管的像素电路里面，则可以根据oled发光层阈值电压和i
‑
v特性使用较高的电压，从而具有大动态范围和高亮度的优点，也就避免了驱动oled发光层的高电压在单晶硅体内造成的闩锁效应和体内暗电流等难题。
12.另有一个实施例中在第二区域制备了包括化合物半导体薄膜晶体管和单晶硅晶体管的混合材料的像素电路阵列，并在该像素电路阵列的上方叠加了有机发光二极管薄膜和无机发光二极管的微芯片，并让化合物半导体薄膜晶体管驱动有机发光二极管薄膜，单晶硅晶体管驱动无机发光二极管的微芯片。此种混合两种驱动电路和两种发光器件的结构，具有低电压和高电压分别驱动不同发光材料或元件的特点，从而具有了优化不同发光材料的颜色和寿命的性能自由度和驱动电压范围的自由度。
13.在制造上述单晶硅集成电路和化合物半导体薄膜晶体管像素电路的工艺中，同一道工艺可以同时施用在两个区域，比如两个区域的晶体管的多晶硅栅极可以同时制成，离子注入和扩散也可以同步进行，从而简化了混合集成电路的制造工艺。
14.本发明实施例还可以通过改变扫描电路的位置确保驱动发光层的电压不会在单晶硅基板的体内产生闩锁效应等不良效应。其中，扫描电路可以位于第一区域或者第二区域。当扫描电路位于第一区域时，其包括多个单晶硅晶体管；当扫描电路位于第二区域时，其包括多个薄膜晶体管。同时位于像素电路的一侧或者两侧。
15.在另外的实施例中，本发明实施例还提供一种显示装置，包括上述的显示面板。
16.本发明实施例提供的显示面板，包括一个单晶硅基板，单晶硅基板包括第一区域和第二区域；第一区域包括制作在单晶硅基板上的单晶硅晶体管电路，单晶硅晶体管可以形成显示面板的信号电路和控制电路，第二区域包括制作在单晶硅基板上的一种化合物半导体的薄膜晶体管，薄膜晶体管位于显示面板的像素电路阵列。该显示面板中保留在单晶硅基板上的单晶硅晶体管的同时，在另一区域制备化合物半导体的薄膜晶体管，实现显示面板的信号电路和控制电路与显示面板的像素电路为两种不同的电路，其混合电路可以确保驱动led发光层的电压不会在单晶硅基板内产生闩锁效应等寄生效应，同时具备单晶硅集成电路的高速低功耗的优点，从而可以提高显示图像的质量。
附图说明
17.图1为相关技术中一种显示面板的剖面结构示意图；
18.图2为本发明实施例提供的一种显示面板的剖面结构示意图；
19.图3为本发明实施例提供的另一种显示面板的剖面结构示意图；
20.图4为本发明实施例提供的一种oled像素等效电路示意图；
21.图5为本发明实施例提供的另一种oled像素等效电路示意图；
22.图6为本发明实施例提供的薄膜晶体管的结构示意图；
23.图7为本发明实施例提供的一种oled像素等效电路示意图；
24.图8为本发明实施例提供的一种oled像素局部等效电路示意图。
具体实施方式
25.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
26.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
27.为了解决背景技术中提到的问题，本发明实施例提供了一种显示面板，可以适用于ar或vr的可穿戴式显示装置中，图2为本发明实施例提供的一种显示面板的剖面结构示意图，参考图2所示，本发明实施例提供的一种显示面板1包括：一个单晶硅基板10，单晶硅基板10包括第一区域101和第二区域102。第一区域101包括制作在单晶硅基板10上的单晶硅晶体管110，第二区域102包括制作在单晶硅基板10上的多个化合物半导体的薄膜晶体管120。其中位于显示面板1的信号电路和控制电路包括单晶硅晶体管110，位于显示面板1的像素电路阵列包括薄膜晶体管120。该显示面板1的像素电路提供给发光层20足够的电压，满足其发光状态的前提下，同时避免产生寄生效应及自发热效应等对显示面板有损害影响的情况。
28.其中，单晶硅基板10包括第一区域101和第二区域102。第一区域101通过掺杂的工艺在单晶硅基板10上制作单晶硅晶体管110。在第二区域102通过对单晶硅基板10进行高温氧化在表面形成高质量的氧化硅层121，或者采用化学气相沉积的方式将氧化硅沉积在单晶硅基板10的表面，或者采用低能量离子注入，注入氧原子后进行高温退火的形式也可以在单晶硅基板10表面形成高质量的氧化硅层121。在氧化硅层121上制备一种化合物半导体的薄膜晶体管120。
29.其中，如图2所示，在第一区域101上通过掺杂工艺制作的单晶硅晶体管110，是信号电路以及控制电路的一部分，其信号电路以及控制电路等其他未具体说明的具体结构与
图1中相同，此处不再详述。在第二区域102制作的薄膜晶体管120，是像素电路的一部分。显示面板1包括像素电路阵列用于提供给发光层20电压，在第二区域102制作的薄膜晶体管120提供给发光层20足够的电压，可以提高发光层20上发出的高光通量，提升显示面板1的显示效果。在第一区域101制作信号电路以及控制电路，在第二区域102制作像素电路阵列，其混合电路的显示面板1可以保证发光层20所需电压，同时避免了仅制作单晶硅晶晶体管110在单晶硅基板10内发生寄生效应和闩锁效应，和避免了仅制作化合物半导体的薄膜晶体管120存在的非均匀性及自发热效应等，从而便于制造更加微型的显示屏，保证显示效果。
30.综上，本发明实施例提供的显示面板，通过在该显示面板中保留在单晶硅基板上的单晶硅晶体管的同时，在另一区域制备化合物半导体的薄膜晶体管，实现显示面板的信号电路和控制电路与显示面板的像素电路为两种不同的电路，其混合电路可以确保驱动led发光层的电压不会在单晶硅基板内产生闩锁效应等寄生效应，同时具备单晶硅集成电路的高速低功耗的优点，从而更适合于制造更加微型和高性能的led显示屏。
31.参考图2所示，本发明实施例提供的显示面板1包括叠加在像素电路阵列上的发光层20，其发光状态被像素电路阵列所控制。发光层20可以为有机发光二极管oled的发光层，包括：oled阳极金属21、oled空穴注入层22、oled发光层23、oled电子注入层24和oled阴极金属25。在具体实施时，发光层可以包括有机发光二极管薄膜、无机发光二极管芯片、纳米状发光颗粒、无机电致发光薄膜中的至少一种。
32.其中，以oled为例，发光层20包括：oled阳极金属21、oled空穴注入层22、oled发光层23、oled电子注入层24和oled阴极金属25。oled空穴注入层22和oled电子注入层24将提供的电子和空穴注入至oled发光层，oled发光层经过复合空穴和电子而发射出光。通过像素电路提供驱动电压，控制发光层23的发光状态。保证发光层20的发光状态可以提升显示面板1的显示效果。
33.按照本发明的思路拓展应用的另有一个实施例中，如图3所示，在单晶硅基板上的第二区域制备了包括化合物半导体薄膜晶体管和单晶硅晶体管的混合材料的像素电路阵列，并在该像素阵列的上方叠加了有机发光二极管薄膜和无机发光二极管的微芯片，并让化合物半导体薄膜晶体管驱动有机发光二极管薄膜，和让单晶硅晶体管驱动无机发光二极管的微芯片。此种混合两种驱动电路和两种发光器件的结构，具有低电压和高电压分别驱动不同发光材料或元件的特点，从而具有了优化不同发光材料的颜色和寿命的性能自由度和驱动电压范围的自由度。由于有机和无机的led的开始发光的阈值电压不同，led的电流和电压的上升曲线也不相同，将二者混用则提供了更多的设计和变更性能的自由度，比如扩大了亮度的动态范围。按照本发明的思路拓展应用的另外一个实施例则是将oled和无机led相互串联起来使用同一个像素电路来驱动的组合和驱动方式。
34.该无机发光二极管的微芯片可以是通过巨量转移的方法从gan外延晶片上转移过来的所谓micro
‑
led芯片。对于转移到单晶硅驱动晶体管之上并和其源极相互电连接的micro
‑
led来说，根据实际单晶硅的电路和应用需要，可以连接到micro
‑
led的阳极，也可以连接到其阴极上。
35.在图3所示的混合电路背板驱动的混合发光元器件的显示面板上，可以根据需要叠加不同的彩色滤光片，或根据有机和无机发光led本身的发光颜色而免除使用彩色滤光
片，从而使得发光效率大大提高。
36.以下实施例中，均以显示面板为oled显示面板为例进行说明。图4为本发明实施例提供的一种oled像素等效电路示意图，如图4所示，像素电路阵列包括多个像素电路(图4中仅示意性示出一个像素电路)，多个像素电路按照行和列呈正交的排列方式(未在图中示出)分布在显示面板的显示区。每个像素电路至少包括一个存储电容cst，一个薄膜晶体管t1用于输入信号电压，一个薄膜晶体管t2用于oled。
37.其中，像素电路包括存储电容cst、薄膜晶体管t1和薄膜晶体管t2。薄膜晶体管t1用于输入信号电压，存储电容cst用于存储输入信号电压，薄膜晶体管t2用于驱动oled像素电路阵列包括多个行和列呈正交的排列方式的像素电路，均包括上述结构，从而提高显示面板的显示效果。
38.具体的，提供给薄膜晶体管t2的电压较高，如5v或者7.5v，所在第二区域102制作薄膜晶体管t2。图5为本发明实施例提供的另一种oled像素等效电路示意图，如图5所示，所以每个像素电路可以包括和单晶硅晶体管t1’。单晶硅晶体管t1’的驱动电压较小，则可以在第一区域101制作。在其他实施例中，像素电路可以为包括7个晶体管和1个电容的7t1c电路，可以既包括薄膜晶体管和单晶硅晶体管，本发明实施例不作限定。存储电容cst在本发明提供的实施例中制作在第二区域102，但在其它实施例中，也可以是放在第一区域101，本发明实施例对存储电容cst的分布位置不作具体的限定。结合图2所示，oled阳极金属21直接制作在第一区域101和第二区域102上方，oled阴极金属25则与外部恒压电源vca连接。根据所用的oled材料和结构，vca可以在0v到
‑
10v之间变化。vca和薄膜晶体管t2的电压之差就是夹在发光层20两端的电压。当不让发光层20发光时，薄膜晶体管t2的栅极被写入小于阈值电压的信号电压，从而薄膜晶体管t2处于截止状态，薄膜晶体管t2的源极电位就会接近于oled的阴极金属25的电位，而薄膜晶体管t2的漏极一直是处于vdd的 5v左右的电位。所以薄膜晶体管t2的工作电压就远远超出了一个深度亚微米级别的体内单晶硅晶体管所能承受的，但是对于在氧化硅层上制作的化合物半导体薄膜晶体管则完全没有问题。
39.对于大面积的显示屏，目前的制造技术和成本要求，无法使用单晶硅晶圆作为基板，只能在玻璃等绝缘体上制造薄膜晶体管的开关晶体管和驱动oled的晶体管，也就是本实施例提中的单晶硅t1’和薄膜晶体管t2。考虑到多晶硅薄膜晶体管的源极和漏极之间的电流较大，所以前述的在现有技术中采用薄膜晶体管来做开关晶体管，而用具有较高迁移率的多晶硅来做驱动晶体管。然而本发明的实施例，使用单晶硅制作开关晶体管和其它不直接驱动oled的晶体管，其完美的单晶硅晶体结构和高温氧化的栅极氧化硅，使得半导体的体内和界面的缺陷态密度极低，因此产生的漏电流也远远小于低温制作的多晶硅薄膜晶体管。这也就是本发明可以使用单晶硅的晶体管来作为像素内的开关的原因之一。
40.具体的，不仅是一个像素电路内可以分为体内第一区域101和第二区域102，并在其上分别制作不同的晶体管和电路，在整面硅基的显示屏上也可以。图6为本发明实施例提供的另一种oled像素等效电路示意图，如图6所示，分为两个区域。其中第二区域102完全覆盖像素阵列的显示区，第一区域101a是输入信号和信号处理的区域，第一区域101b是像素阵列的行扫描电路。第二区域102内的所有像素内的晶体管，电容，金属走线等都制作在薄膜晶体管的化合物半导体之上。可以实现在第一区域101a和第一区域101b最大限度就地发挥高度集成的十几纳米级别的体内单晶硅cmos电路的长处，同时在第二区域102内也发挥
了薄膜晶体管的低漏电流，低寄生电容，低功耗的优点。仅制作薄膜晶体管器件容易遭受静电的伤害的缺点，尤其是制作在玻璃基板和其它绝缘基板上的大尺寸薄膜晶体管阵列，在制造工程中，晶体管和各种走线基本处于电悬浮状态，在驱动ic邦定到显示面板之前，非常容易遭受esd的伤害。而本发明的各种实施例中，所有的扫描线，数据线和电源线在工艺过程中就连接到第一区域101a或第二区域101b的单晶硅基板电路里面，从而在制造工艺工程中就可以很方便地利用单晶硅集成电路的各种esd保护措施，将整个硅基oled微显示器保护起来。
41.同时，也可以在第一区域101b内的产生行扫描脉冲的移位寄存器也用薄膜晶体管来制作。行扫描电路就可以处理较高电压振幅的产生和输出了。另外，行扫描区域也可以放在显示阵列的两侧，而不仅仅是单侧。
42.oled像素内部的扫描数据线可以分布在第一区域101或者第二区域102，如图4所示，第一区域101内的用于扫描像素电路阵列的行扫描电路va，位于像素电路层的一侧或两侧，行扫描电路va包括多个单晶硅晶体管。如图5所示，第二区域102内的用于扫描像素电路阵列的行扫描电路va，位于像素电路层的一侧或两侧，行扫描电路va包括多个薄膜晶体管。
43.其中，扫描电路va包括控制脉冲电压为a
i
的扫描线vai、相邻的控制脉冲电压为a
i
‑1的扫描线vai
‑
1及驱动扫描线va的晶体管(图中未示出)，并以此类推。扫描脉冲电压va
i
控制着薄膜晶体管t1、薄膜晶体管t2及单晶硅晶体管t1的开启和闭合状态。具体的，如图4所示，扫描电路va设置于第一区域101，扫描电路va包括多个单晶硅晶体管，扫描电路va位于像素电路层的一侧，通过扫描工作的进行，扫描电路va位于像素电路层两侧。如图5所示，扫描电路va设置于第二区域102，扫描电路va包括多个薄膜晶体管，扫描电路va位于像素电路层的一侧，通过扫描工作的进行，扫描电路va位于像素电路层两侧。
44.图7为本发明实施例提供的薄膜晶体管的结构示意图，如图7所示，薄膜晶体管120中的化合物半导体123包括以下材料中的一种：金属氧化物半导体材料，ii
‑
iv族化合物半导体材料和iii
‑
v族化合物半导体材料。其中，金属氧化物半导体材料包括zno、cdo、mgo或igzo，ii
‑
iv族化合物半导体材料包括znse、zns、znte、cdse、cdte或cds，iii
‑
v族化合物半导体材料包括gaas、gap、inas或inp。
45.其中，如图7所示，本实施例提供的薄膜晶体管120中的化合物半导体123是以顶部栅极127为掩膜的自校准方式对氧化物半导体进行氢等离子处理后产生的缺乏氧原子的薄膜。可以通过金属氧化物半导体材料、ii
‑
iv族化合物半导体材料和iii
‑
v族化合物半导体材料制作化合物半导体123。化合物半导体123可以选用多种材料进行制备，同时化合物半导体123具有较高的导电性，从而可以和源漏极金属128之间形成良好的欧姆接触，还可以向沟道区124提供或者接受电流。
46.参考图2所示，信号电路和控制电路包括多晶硅栅极的单晶硅晶体管110，像素电路阵列包括多晶硅栅极的薄膜晶体管120，并且单晶硅晶体管110和薄膜晶体管120的多晶硅栅极均为同步制造。
47.其中，信号电路和控制电路包括多晶硅栅极的单晶硅晶体管110，像素电路层包括多晶硅栅极的薄膜晶体管120。显示面板1包括的混合晶体管的栅极可以采用同一个工艺，同步制造。同时也可以分开地或者用不同的导电材料，比如多晶硅或金属铜的合金来制作。使用多晶硅的好处是可以通过氧化而对其作绝缘覆盖的保护，而使用金属的话，必须要额
外的蒸镀绝缘膜的工艺。单晶硅晶体管110和薄膜晶体管120的源极和漏极的接触金属，可以同步地，也可以分别地用等离子溅射的方法沉积。
48.图8为本发明实施例提供的一种oled像素局部等效电路示意图。如图7和图8所示，本发明实施例提供的显示面板1包括一种双栅薄膜晶体管120，双栅薄膜晶体管120包括氧化硅层121、底部栅极126、顶部栅极127、底部栅极绝缘层122、顶部栅极绝缘层125、化合物半导体123、沟道区124和源漏极金属128。同时底部栅极的绝缘层122的厚度小于顶部栅极的绝缘层125的厚度。
49.具体的，在本发明的实施例中，底部栅极126将作为驱动薄膜晶体管的主要控制栅极。顶部栅极127可以通过一个过孔在像素电路内部相连，从而形成一个双栅薄膜晶体管120。顶部栅极127在制造完成后处于孤立的和电浮置的状态，也就是说在制造工艺过程中顶部栅极127是一个重要的等离子处理的掩膜，在显示面板工作的时候可以遮挡光线进入氧化物半导体薄膜，从而减少或者避免光致漏电流。如图8所示，本发明的像素等效电路图中或许依然使用单个栅极晶体管的符号或图形，但是可以理解成在显示区的薄膜晶体管都可以根据需要采用图8所示的双栅薄膜晶体管120，或者让顶部栅极金属处于电浮置状态。双栅薄膜晶体管120的底部栅极126由多晶硅制成，可以是和晶体管的多晶硅栅极同时沉积在基板上。顶部栅极127是不透明的金属材料制成，既可以挡光也可以阻挡水汽和氢离子等对下方的金属氧化膜性能的劣化影响。底部栅极绝缘层122是对图像化后的多晶硅作高温氧化或氮化后形成的较致密和缺陷密度较低的绝缘膜，最适合作驱动双栅薄膜晶体管120的主控制栅的绝缘膜。顶部栅极绝缘层125是室温或者较低成膜温度的环境下(小于350摄氏度)的磁控溅射的方法或其它方法蒸镀上去的，这是为了保证不耐高温的金属氧化膜的稳定性。因此其致密度和缺陷态密度都不如高温氧化的底部栅极绝缘层122。为了确保较低的栅极漏电流，顶部栅极绝缘层125的厚度要大于底部栅极绝缘层122的厚度，比如顶部栅极绝缘层125的厚度大于500nm。同时氧化硅层121的厚度至少在50nm厚度以上。较厚的氧化硅层121可以显著减少双栅薄膜晶体管120的底部栅极126和体内单晶硅基板10之间的寄生电容和漏电流，这两个参数都会直接或间接地增加oled显示面板的驱动功耗。
50.本实施例中，薄膜晶体管120的沟道长度小于0.5微米。
51.其中，沟道长度从硅基板的原始掺杂浓度之上，可以根据需要进行n型或p型的掺杂，从而获得nmos fet或者pmos fet，或者两者兼有的对称互补的mos fet，也就是cmos电路。在显示区域周边的信号电路以及控制电路中使用cmos电路可以大大减少功耗和提高运行速度。对于沟道区域的轻掺杂目的是作适当的阈值电压的调整。本发明实施例提供的薄膜晶体管的沟道长度小于0.5微米。
52.具体的，当像素尺寸为1μm
×
1μm，其中一半的面积是用来制作薄膜晶体管电路的第二区域。在一个0.5μm
×
1μm微米的区域内，可以比较容易地制造出沟道长度为0.4μm，沟道宽度为0.8μm，宽长比w/l＝2的薄膜晶体管。保守起见假设金属氧化物薄膜晶体管的电子迁移率只有10cm2/cm.s，栅极绝缘膜厚度为50nm，相对于源极的栅极饱和电压3v，阈值电压0.5v，源极电压1v，那么该薄膜晶体管的饱和电流可以达到240na的水准。至于oled的电流，即使按照1000ma/cm2的电流密度来估算，1μm
×
1μm面积的oled薄膜的电流充其量也不多是10na，远远小于该金属氧化物薄膜晶体管可以提供的电流。然而，值得一提的是，当像素面积超过10μm
×
10μm的时候，就需要更高氧化物半导体薄膜晶体管的迁移率和更大的宽长
比，否则就难以提供足够的电流给高亮度的oled发光层，这也就是手机屏等小尺寸oled显示屏多数采用具有更高迁移率的低温多晶硅薄膜晶体管的原因。金属氧化物薄膜晶体管，通常是单载流子导电，比如igzo，其空穴迁移率几乎为零，但是电子迁移率可以达到几十，无法制造成cmos电路的驱动和扫描模块。因此，采用单晶硅芯片和叠加之上的金属氧化物薄膜。另外从显示器的集成和封装工艺的角度来看，手机显示屏中通用的将驱动ic邦定在玻璃基板上的方法已经到了缩小边框的极限。为此，直接将单晶硅作为基板，在周边制作驱动模块，在中间将显示区的像素阵列直接叠加在单晶硅的基板上，开拓了一条实现极窄边框的途径。
53.本发明实施例还提供一种显示装置，包括上述实施例提供的任意一种显示面板。其中该显示装置可以为ar或vr的可穿戴式的装置。
54.由于本发明实施例提供的显示装置包括上述实施例提供的任意一种显示面板，具备与显示面板相同或相应的技术效果。
55.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。