一种单周期全数据A/D采样消除等候耗时方法与流程

一种单周期全数据a/d采样消除等候耗时方法
技术领域
1.本发明属于航空机载计算机领域，具体涉及一种单周期全数据a/d采样消除等候耗时方法。


背景技术：

2.机载嵌入式计算机对外部多路模拟量输入信号执行模拟向数字转换的电路基本模型如图3所示，其中多路选择器用于选通某一路模拟量信号连接后级的a/d转换电路，a/d转换电路内部通过对信号采样保持后执行模拟量向数字量的转换，处理器可以通过a/d转换电路的总线接口电路获取数字量信息。基于该硬件结构，经典的a/d转换采样方法如图4中的流程所示，该流程的特点是在本周期中当执行a/d转换采样任务时，在本周期内获取完整的全部模拟信号的数字量信息。这种方法最大的缺点就是需要消耗大量的等候时间，多路选择器选通数据需要时间，信号选通后的建立需要等候时间，采样保持需要等候时间，a/d转换需要等候时间，这些时间的多次集中累积会严重制约嵌入式计算机实时特性的发挥，会影响当前周期内其他任务的及时执行。


技术实现要素：

3.为了解决上述问题，本发明提供了一种单周期内全数据a/d转换采样方法，该方法充分提升了处理器的运行效率，有效减少了a/d转换采样过程中无效的等候耗时。
4.本发明的目的在于，提供一种单周期全数据a/d采样消除等候耗时方法，其特征在于，所述方法包括如下步骤：
5.s1：启动处理器；
6.s2：开始本周期任务；
7.s3：将第i路模拟量输入信号赋值为0后，选通第i路模拟量输入信号，等待模拟信号完全建立；
8.s4：i自增x；
9.s5：启动转换；
10.s6：并行处理第i x路模拟量输入信号的地址选通和第i路的转换判断；
11.s7：判断i x与全部模拟量输入的总数量n的大小，若i x小于全部模拟量输入的总数量n的大小，则返回s4，若i x等于n，则进行下一步；
12.s8：将i赋值为0，进行本周期其他任务，结束后返回s2重新开始；
13.其中，x为最小值为1，最大值为n
‑
i的自然数。
14.本发明所提供的单周期全数据a/d采样消除等候耗时方法，还具有这样的特征，所述s3中第i路模拟量输入信号的选通通过多路选择器进行。
15.本发明所提供的单周期全数据a/d采样消除等候耗时方法，还具有这样的特征，所述s6包括如下步骤：
16.s6.1：判断i x与n的大小，若小于则进行下一步，若i x等于n则直接进行步骤
s6.4；
17.s6.2：等候采样保持电路信号就绪；
18.s6.3：i x的地址选通，选通标号为i x的数据；
19.s6.4：对第i路数据进行转换判断，判断是否转换完成，若完成则进行s7，若不完成则重复步骤s6.4。
20.本发明所提供的单周期全数据a/d采样消除等候耗时方法，还具有这样的特征，所述s6.4的转换判断的步骤如下：
21.s6.4.1：开始，进入“转换完成”判别流程；
22.s6.4.2：c赋值0，c用于循环计数；
23.s6.4.3:判断c值是否小于m，小于m则下一步执行s6.4.5，否则下一步执行s6.4.4，其中，m是计数门限值，；
24.s6.4.4：故障处理，下一步执行s6.4.7；
25.s6.4.5：“a/d转换完成信号指示”是否为完成状态，完成则下一步执行s6.4.7，否则下一步执行s6.4.6：
26.s6.4.6：i自增1，即i的数值加1，下一步执行s6.4.3；
27.s6.4.7：c赋值0；
28.s6.4.8：退出，“转换完成”判别流程完成。
29.与现有技术相比，本发明的有益效果：
30.本发明提供了一种单周期全数据a/d采样消除等候耗时方法，该方法充分提升了处理器的运行效率，有效减少了a/d转换采样过程中无效的等候耗时。
附图说明
31.为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
32.图1本发明实施例所提供的单周期全数据a/d采样消除等候耗时方法的流程图；
33.图2本发明实施例所提供的方法中的转换完成步骤的流程图；
34.图3为a/d转换采样电路的基本模型；
35.图4为现有技术中的单周期全数据a/d转换采样方法。
具体实施方式
36.为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下实施例结合附图对本发明所提供的单周期全数据a/d采样消除等候耗时方法作具体阐述。
37.在本发明实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。
38.此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示
相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
39.术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明创造中的具体含义。
40.如图1所示，本发明提供了一种单周期全数据a/d采样消除等候耗时方法，所述方法包括如下步骤：
41.s1：启动处理器；
42.s2：开始本周期任务；
43.s3：将第i路模拟量输入信号赋值为0后，选通第i路模拟量输入信号，等待模拟信号完全建立；
44.s4：i自增x；
45.s5：启动转换；
46.s6：并行处理第i x路模拟量输入信号的地址选通和第i路的转换判断；
47.s7：判断i x与全部模拟量输入的总数量n的大小，若i x小于全部模拟量输入的总数量n的大小，则返回s4，若i x等于n，则进行下一步；
48.s8：将i赋值为0，进行本周期其他任务，结束后返回s2重新开始；
49.其中，x为最小值为1，最大值为n
‑
i的自然数。
50.在部分实施例中，所述s3中第i路模拟量输入信号的选通通过多路选择器进行。
51.在部分实施例中，所述s6包括如下步骤：
52.s6.1：判断i x与n的大小，若小于则进行下一步，若i x等于n则直接进行步骤s6.4；
53.s6.2：等候采样保持电路信号就绪；
54.s6.3：i x的地址选通，选通标号为i x的数据；
55.s6.4：对第i路数据进行转换判断，判断是否转换完成，若完成则进行s7，若不完成则重复步骤s6.4。
56.在部分实施例中，如图2所示，所述s6.4的转换判断的步骤如下：
57.s6.4.1：开始，进入“转换完成”判别流程；
58.s6.4.2：c赋值0，c用于循环计数；
59.s6.4.3:判断c值是否小于m，小于m则下一步执行s6.4.5，否则下一步执行s6.4.4，其中，m是计数门限值，；
60.s6.4.4：故障处理，下一步执行s6.4.7；
61.s6.4.5：“a/d转换完成信号指示”是否为完成状态，完成则下一步执行s6.4.7，否则下一步执行s6.4.6：
62.s6.4.6：i自增1，即i的数值加1，下一步执行s6.4.3；
63.s6.4.7：c赋值0；
64.s6.4.8：退出，“转换完成”判别流程完成。
65.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。