电子器件以及半导体器件的制作方法

1.本公开涉及电子器件以及半导体器件。特别地，本公开关于一种用于掺杂的激活、以及同时地用于在sic电子器件中的欧姆接触形成的方法。


背景技术：

2.已知的是，半导体材料呈现宽带隙，特别是高于1.1ev的带隙能量值eg、低接通状态电阻(r
on
)、高热导率值、高工作频率以及电荷载流子的高饱和率。针对生产电子组件，诸如二极管或晶体管，特别是针对功率应用，半导体材料是理想的。具有这些特性并且被设计用于电子组件的制造的材料是碳化硅(sic)。特别地，关于先前列出的性质，在其不同多型体中的碳化硅(例如，3c
‑
sic、4h
‑
sic、6h
‑
sic)比硅更优选。
3.与在硅衬底上提供的类似器件相比，在碳化硅衬底上提供的电子器件呈现许多优势，例如低传导输出电阻、低泄漏电流、高工作温度以及高工作频率。特别地，sic肖特基二极管已示出更高的开关性能，这使得sic电子器件特别有利于高频应用。当前的应用在电性质上以及也在器件的长期可靠性上加以要求。
4.图1以横截面视图示出了在x、y、z轴的笛卡尔(三轴)参考系统中的已知类型的合并式pin肖特基(mps)器件1。
5.mps器件1包括：n型的sic的衬底3，具有第一掺杂浓度，被提供有与表面3b相对的表面3a，并且具有大约350μm的厚度；漂移层(以外延方式生长)2，由n型的sic制成，具有比第一掺杂浓度低的第二掺杂浓度，在衬底3的表面3a上延伸，并且具有被包括在5与15μm之间的厚度；欧姆接触区域6(例如，硅化镍的欧姆接触区域)，在衬底3的表面3b上延伸；阴极金属化层16，在欧姆接触区6上延伸；阳极金属化层8，在漂移层2的顶表面2a上延伸；在漂移层2中的多个结
‑
势垒(jb)元件9，面对漂移层2的顶表面2a，并且每个结
‑
势垒(jb)元件9包括相应的p型的注入区9
′
和金属材料的欧姆接触9
″
；以及边缘末端区域或保护环10(可选的)，特别是p型的注入区域，其完全包围jb元件9。
6.肖特基二极管12被形成在漂移层2与阳极金属化层8之间的交界面处。特别地，肖特基结(在半导体与金属之间)由与阳极金属化层8的相应部分直接电接触件的漂移层2的部分形成。
7.包括jb元件9和肖特基二极管12的mps器件1的区域(即，包含在保护环10内的区域)是mps器件1的有源区4。
8.用于制造图1的mps器件1的步骤设想具有第二导电性类型(p)的掺杂剂种类物(例如，硼或铝)的掩模注入的步骤，从而形成注入区域9
′
和边缘末端区域10。然后，热退火的步骤被执行以使能因此注入的掺杂剂种类物的扩散和激活。热退火例如在高于1600℃的温度(例如，在1700℃和1900℃之间并且在一些情况中甚至更高)处被执行。在热处理之后，注入区域9
′
具有大约被包括在1
·
10
17
atoms/cm3和1
·
10
20
atoms/cm3之间的掺杂剂种类物的浓度。
9.然后额外步骤被执行以用于欧姆接触9
″
的形成，额外步骤包括仅在注入区域9
′
处
的镍的沉积，特别是使用氧化硅掩模覆盖漂移层2的表面区域，而不是覆盖注入区域9
′
。通过在沉积的镍与漂移层2的硅之间的化学反应，随后的热退火在高温处(在900℃和1000℃之间持续从1分钟到120分钟的时间间隔)使能硅化镍欧姆接触9
″
的形成。实际上，沉积的镍与漂移层2的表面材料反应以形成ni2si(即，欧姆接触)，而与掩模的氧化物接触件的镍则不反应。接下来，未反应的金属和掩模的去除的步骤被执行。
10.先前描述的步骤需要若干热退火步骤，以首先用于掺杂的激活以及之后用于欧姆接触形成。此外，与漂移层2反应以形成欧姆接触9
″
的金属的沉积的步骤是关键的，就此来说在注入区域9
′
和所述沉积的金属之间，最佳对准是所需的；实际上，与用于形成欧姆接触9
″
的有用金属的接触以及与肖特基二极管12的区域的可能未对准可以使得器件不工作。实际上，在sic外延层上形成的欧姆接触可以导致电阻的形成，而不再导致二极管的形成，或者导致具有极低势垒高度的肖特基接触件的形成。在任一情况中，由于反向偏压中的高泄漏，因此形成的器件将不能被使用。


技术实现要素：

11.本公开的目的是提供电子器件以及半导体器件，以至少部分地解决现有技术中存在的上述问题。
12.本公开的一方面提供了一种电子器件，包括：肖特基二极管，其包括：具有第一导电性类型的sic的实心主体；在实心主体的第一侧处的注入区域，注入区域包括不同于第一导电性类型的第二导电性类型的掺杂剂种类物，注入区域在实心主体中从第一侧开始在深度上延伸，并且注入区域具有与实心主体的第一侧共面的顶表面；以及欧姆接触区域，欧姆接触区域包括具有石墨烯、石墨、或石墨烯和石墨的组合的一个或多个富碳层，并且欧姆接触区域在注入区域中延伸。
13.根据一个或多个实施例，其中欧姆接触区域包括一个或多个富碳层，一个或多个富碳层从实心主体的第一侧开始仅在注入区域内延伸。
14.根据一个或多个实施例，其中欧姆接触区域具有与注入区域的顶表面一致的自己的顶表面。
15.根据一个或多个实施例，其中欧姆接触区域具有在1nm与20nm的范围中的厚度。
16.根据一个或多个实施例，其中实心主体的材料是来自以下项中的一项：4h
‑
sic、6h
‑
sic、3c
‑
sic、以及15r
‑
sic。
17.本公开的另一方面提供了一种半导体器件，包括：碳化硅衬底；在第一导电类型的碳化硅衬底上的有源层，有源层包括表面；在有源层中的第一注入区域，第一注入区域具有不同于第一导电性类型的第二导电性类型，第一注入区域包括：第一表面；以及包括碳的第一欧姆接触，第一欧姆接触在第一表面与碳化硅衬底之间；在有源层中的第二注入区域，与第一注入区域间隔开，第二注入区域具有第二导电性类型，并且包括：第二表面；以及包括碳的第二欧姆接触，第二欧姆接触在第二表面与碳化硅衬底之间，第二表面与第一表面共面并且与有源层的表面共面。
18.根据一个或多个实施例，其中第一注入区域包括第一边缘和第二边缘，第一欧姆接触具有与第一边缘一致的第三边缘以及与第二边缘一致的第四边缘。
19.根据一个或多个实施例，半导体器件还包括：第一电极，被形成在有源层的表面
上，并且与有源层的表面以及第一注入区域和第二注入区域的第一表面和第二表面接触；第二电极，在碳化硅衬底上，并且通过有源层与第一电极间隔开；以及钝化层，在第一电极上，钝化层包括从第一注入区域延伸到第二注入区域的开口。
20.根据一个或多个实施例，其中第一欧姆接触和第二欧姆接触包括石墨烯、石墨、或石墨烯和石墨的组合的层。
21.本公开的实施例特别有利于高频应用。
附图说明
22.为了更好地理解本公开，现参照附图，本公开的优选实施例仅通过非限制性示例的方式来描述，其中：
23.图1以截面图示出了根据已知实施例的mps器件；
24.图2以截面图示出了根据本公开的一个实施例的mps器件；
25.图3至图6示出了根据本公开的一个实施例的用于制造图2的器件的步骤；以及
26.图7图示了根据本公开制造的器件的电压
‑
电流曲线。
具体实施方式
27.本公开将具体参考合并式pin肖特基(merged
‑
pin
‑
schottky，mps)器件来描述。然而，如在随后的描述中将明显的，本公开总体上应用于任何基于sic的电子器件，诸如mosfet。
28.图2示出了根据本公开的一方面的mps器件50在轴线x、y、z的(三轴)笛卡尔参考系统中的横截面。
29.mps器件50包括：第一导电性类型(诸如n型)的碳化硅(sic)的衬底53，具有第一掺杂浓度，该衬底53被提供有与表面53b相反的表面53a，并且该衬底53具有被包括在50μm与350μm之间的厚度，更特别是在160μm与200μm之间，例如180μm；漂移层52(以外延方式生长)，其由第一导电性类型的sic制成，具有比第一掺杂浓度低的第二掺杂浓度，并且漂移层在衬底53的表面53a上延伸，并且具有例如被包括在5μm与15μm之间的厚度；欧姆接触区域或层56(例如，由硅化镍制成)，其在衬底53的表面53b上延伸；阴极金属化层57，例如由钛镍钒银(ti/niv/ag)或钛镍钒金(ti/niv/au)制成，其在欧姆接触区域56上延伸；阳极金属化层58，例如由钛铝硅铜(ti/alsicu)或镍铝硅铜(ni/alsicu)制成，其在漂移层52的顶表面52a上延伸；阳极金属化层58上的钝化层69，用于保护阳极金属化层58。在漂移层52中的多个结
‑
势垒(jb)元件59，其面对漂移层52的顶表面52a，并且每个结
‑
势垒(jb)元件59包括第二导电性类型(诸如p型)的相应注入区域59
′
和欧姆接触件59
″
；以及边缘末端区域或保护环60(可选的)，特别是第二导电性类型的注入区域，其完全包围jb元件59。
30.一个或多个肖特基二极管62被形成在漂移层52和阳极金属化层58之间的交界面处，相对于注入区域59横切。特别地，(半导体金属类型的)肖特基结由与阳极金属化层58的相应部分直接电接触件的漂移层52的部分来形成。
31.包括jb元件59和肖特基二极管62(即，被包含在保护环60内的区域)的mps器件50的区域是mps器件50的有源区54。
32.根据本公开的一方面，每个欧姆接触件59
″
由一个或多个富碳层形成，一个或多个
富碳层包括例如石墨层或石墨烯多层。更特别地，每个欧姆接触件59
″
在表面52a处具有sic无定形层，在sic无定形层中，在sic衬底的硅原子与碳原子之间的相分离之后，与硅原子的数目相比，碳原子的数目是占主导的(例如，至少高两倍，特别是高从两倍到一百倍)。在这个无定形层的下面，每个欧姆接触件59
″
可以呈现包括碳簇的层(例如石墨层)，该层具有比无定形层更大的厚度。作为以下说明的制造过程的结果，该欧姆接触件59
″
的形成是由于碳化硅的热分解。
33.根据本公开的另一方面，欧姆接触件59
″
在表面52a处与注入区域59
′
自对准(即，在平面xy的俯视图中，欧姆接触件59
″
具有与注入区域59
′
的相同形状和延伸)。在这种情况下，在阳极金属化层58和注入区域59
′
之间的电接触仅通过欧姆接触件59
″
实现。
34.另外，根据本公开的另一方面，欧姆接触件59
″
不会沿着z延伸超过表面52a；换言之，欧姆接触件59
″
具有与表面52a共面(即，沿x对准)的顶表面59a，并且在欧姆接触件59
′
内的深度(沿z)中延伸，以便被包括在从表面52a开始测量的一纳米与数十纳米之间(例如，在1mm与20nm之间)的深度。
35.明确参考用于制造mps器件50的步骤(图3至图6)，欧姆接触件59
′
的形成的步骤在以下被描述。
36.参考图3，晶片100被提供，包括sic衬底53(特别是4h
‑
sic；然而，其他多型体可以被使用，诸如但并不仅限于，2h
‑
sic、3c
‑
sic和6h
‑
sic)。
37.衬底53具有第一导电性类型(在这个实施例中的n型掺杂)，并且被提供有前表面53a和后表面53b，前表面53a和后表面53b沿轴线z彼此相对。衬底53具有被包括在1
·
10
19
与1
·
10
22
atoms/cm3之间的掺杂浓度。
38.晶片100的前面对应于前表面53a，晶片100的后面对应于后表面53b。衬底30的电阻率例如被包括在2mω
·
cm与40mω
·
cm之间。
39.例如通过外延生长，在衬底53的前表面53a上形成碳化硅的漂移层52，该漂移层52具有第一导电性类型(n)并且具有比衬底53的掺杂浓度低的掺杂浓度，例如该掺杂浓度被包括在1
·
10
14
与5
·
10
16
atoms/cm3之间。漂移层52由sic制成，特别是由4h
‑
sic制成，但使用sic的其他多型体(诸如2h、6h、3c或15r)是可能的。
40.漂移层52具有在上侧52a与底侧52b之间界定的厚度(底侧52b与衬底53的前表面53a直接接触)。
41.接下来(图4)，例如通过光刻胶、或teos、或针对该目的而设计的另一材料的沉积，硬掩模70在漂移层52的上侧52a上被形成。硬掩模70具有被包括在0.5μm和2μm之间的厚度、或在任何情况下遮盖下文中再次参照图4所描述的注入的厚度。硬掩模70在晶片100的区域中延伸，其中，在随后的步骤中，mps器件50的有源区54将被形成。
42.在平面xy的俯视图中，硬掩模70覆盖将形成肖特基单元(二极管62)的漂移层52的上侧52a的区域，并且暴露将成锥形以形成已参考图6标识的注入区域59
′
的漂移层52的上侧52a的区域。
43.然后，利用硬掩模70(注入在图中由箭头72指示)，具有第二导电性类型(这里，p型的导电性)的掺杂剂种类物(例如，硼或铝)的注入步骤被执行。在图4的步骤期间，保护环60(如果存在)也被形成。
44.在作为示例提供的实施例中，图4的注入步骤包括具有第二导电性类型的掺杂剂
种类物的一个或多个注入，该一个或多个注入利用被包括在30kev与400kev之间的注入能量以及被包括在1
·
10
12
atoms/cm2与1
·
10
15
atoms/cm2之间的剂量，以形成具有高于1
·
10
18
atoms/cm3的掺杂浓度的注入区域59
′
。因此注入区域被形成，具有从表面52a开始测量的被包括在0.4μm与1μm之间的深度。
45.接下来，在图5中，掩模70被去除，并且在图6中，在表面52a处热预算被生成，该热预算被设计以有利于在注入区域59
′
处的前述的一个或多个富碳层(例如，石墨烯层和/或石墨层)的生成。
46.针对这个目的，激光源80被使用，该激光源80被配置为生成光束82，以将表面52a(特别是注入区域59
′
)局部加热到大约1500℃至2600℃的温度。给定注入区域59
′
的最大深度，在表面52a的水平处大约2000℃的温度足以保证在以上标识的范围内的温度也在由注入区域59
′
达到的最大深度处(例如1μm的最大深度)。
47.这个温度有利于欧姆接触件的化合物的生成，该欧姆接触仅在注入区域59
′
处是富碳的，而不在没有注入区域59
′
的表面52a处富碳。本身已知类型的这个效应例如由maxime g.lemaitre所著的“low
‑
temperature,site selective graphitization of sic via ion implantation and pulsed laser annealing”applied physics letters100,193105(2012)来描述。
48.在一个实施例中，通过加热整个晶片100、适当地移动激光80，注入区域59
′
的部分转变成欧姆接触件59
″
的转变出现。
49.在另一实施例中，通过加热晶片100的有用表面，注入区域59
′
的表面部分转变成欧姆接触件59
″
的转变出现。这里，“有用表面”是指包括注入区域59
′
的漂移层52的表面部分，例如在外部由边缘末端区域10来划定界限；有用的表面可能不对应于晶片100的整个表面(例如，排除相对于有源区54横切的晶片100的可能部分，只要它们不参与电荷的运输，该可能部分在mps器件50的使用期间就不是感兴趣的部分)。
50.根据另一实施例，有可能在表面52a上方(无论是与表面52a接触还是距其有相当距离)提供具有对光束82透明的区域(即，光束82穿过它们)以及对光束82不透明的区域(即，光束82不穿过它们，或以衰减的形式穿过它们，诸如不引起在其下延伸的晶片100的部分的显著加热)。掩模的透明区域与注入区域59
′
对准，以使能相应欧姆接触件59
″
的形成。
51.与所采用的实施例无关，存在同时形成的注入区域59
′
(特别地，掺杂被激活以获得大约被包括在1
·
10
17
atoms/cm3与1
·
10
20
atoms/cm3之间的掺杂剂种类物的浓度)和用于每个注入区域的欧姆接触件59
″
。另外，由于欧姆接触仅在注入区域59
′
处被形成，即使在掩模不存在的情况下，在注入区域59
′
与相应欧姆接触件59
″
之间也存在自对准。这个特征转化为技术优势，这是因为最大化欧姆接触件的延伸面积而不存在与邻近的欧姆接触件短路的风险是可能的。实际上，由于每个欧姆接触件59
″
具有与相应注入区域59
′
的相同形状和延伸，所以不存在所述欧姆接触件超出该注入区域59'的不期望的横向延伸的风险。最大化欧姆接触件的面积允许最大化由所述欧姆接触件所承载的电流。
52.在注入区域59
′
处，温度的局部和表面增加引起欧姆接触件59
″
的形成相对于注入区域59
′
横切，这个效果没有被指出。p型sic到石墨烯的转变在被包括在1200℃至2600℃之间的温度处出现，更特别是在高于1600℃的温度处出现。根据本公开，这些温度在注入区域59
′
的表面部分(深度几纳米的表面部分，例如1
‑
20nm的表面部分)处达到。在更大的深度
处，温度降低到诸如不再引起碳化硅转变成富碳层(石墨烯层和/或石墨层)的转变的值。欧姆接触件59
″
因此是自限的。结果，欧姆接触件59
″
不延伸贯穿相应注入区域的厚度，而是仅仅在其表面水平处延伸。
53.激光80例如是uv受激准分子激光。其他类型的激光可以被使用，其中包括具有在可见光区域中的波长的激光。
54.为实现本公开的目的，即针对使能在注入区域59
′
处的石墨烯欧姆接触件的形成而优化的激光80的配置参数和激励参数如下：
55.波长在290至370nm之间，特别是310nm；
56.脉冲持续时间在100ns至300ns之间，特别是160ns；
57.脉冲的数目在1至10之间，特别是4；
58.能量密度在(2)1.6至4j/cm2之间，特别是(3)2.6j/cm2(在表面52a的水平处考虑)；
59.温度在1400℃至2600℃之间，特别是1800℃(在表面52a的水平处考虑)。
60.光束82在表面52a的水平处的光斑面积例如被包括在0.7至1.5cm2之间。
61.为了覆盖整个晶片100或要被加热的晶片100的子区域，因此在平面xy中执行激光80的一次或多次扫描(例如，彼此平行并且平行于x轴和/或y轴的多次扫描)。
62.然而，本技术人发现，利用先前标识的参数，用于mps器件50的期望的电性被获得。在这点上，图7图示了根据在mps器件50的阳极与阴极之间施加的电压的传导电流的变化的实验数据。曲线s1关于在激光处理之前的在pin二极管处的电测量，而曲线s2关于在激光处理之后的在pin二极管处的电测量，并且因此欧姆接触件被形成。曲线s1和s2的轮廓确认预期的行为。
63.通过根据本公开提供的公开特征的检查，本公开实现的优势是明显的。
64.最后，清楚的是，可以对本文中已描述和图示的内容做出修改和变化，但不由此脱离本公开的范围。
65.特别地，如先前已指出的，本公开不限于mps器件中的欧姆接触件形成，而是扩展到通用垂直传导电子器件中的欧姆接触形成，该通用垂直传导电子器件诸如肖特基二极管、jbs二极管、mosfet、igbt、jfet、dmos等。
66.本公开涉及一种用于制造基于sic的电子器件(50)的方法，该方法包括：在具有n型的导电性的sic的实心主体(52)的前侧(52a)处注入p型的掺杂剂种类物，因此形成注入区域(59
′
)，该注入区域(59
′
)在实心主体中从实心主体的前侧(52a)开始深度延伸，并且具有与实心主体的所述前侧(52a)共面的顶表面；以及生成朝向所述注入区域(59
′
)的激光束(82)，以便将所述注入区域(59
′
)加热到被包括在1500℃与2600℃之间的温度，从而在所述注入区域(59
′
)中形成欧姆接触区域(59
″
)，该欧姆接触区域(59
″
)包括一个或多个富碳层，特别是石墨烯层和/或石墨层，并且同时激活所述p型的掺杂剂种类物。
67.根据以下参数，激光束(82)被生成：波长在290nm与370nm之间，特别是310nm；脉冲持续时间在100与300ns之间，特别是160ns；在1与10之间的脉冲的数目，特别是4；能量密度在1.6与4j/cm2之间，特别是2.6j/cm2。方法包括：贯穿沿着注入区域(59
′
)的所述方向(z)的厚度，注入区域(59
′
)的加热发生。形成欧姆接触区域(59
″
)包括从前侧(52a)开始在注入区域(59
′
)内形成所述一个或多个富碳层。
68.欧姆接触区域(59
″
)具有自己的顶表面，该顶表面与注入区域(59
′
)的顶表面一
致。欧姆接触区域(59
″
)具有被包括在1nm与20nm之间的厚度。实心主体的材料是以下中的一项：4h
‑
sic、6h
‑
sic、3c
‑
sic、15r
‑
sic。电子器件(50)是以下中的一项：合并式pin肖特基二极管、肖特基二极管、jbs二极管、mosfet、igbt、jfet以及dmos。
69.电子器件(50)是合并式pin肖特基(mps)二极管，方法包括形成所述实心主体的步骤，包括：提供具有彼此相对的自己的前侧和自己的后侧的n型的sic衬底，并且在衬底的前侧上外延生长n型sic的漂移层(52)；形成第一电端子(58)，该第一电端子(58)经由欧姆接触区域(59
″
)与掺杂区域(59
′
)电接触，并且相对于掺杂区域(59
′
)横向地与漂移层(52)直接电接触，从而形成具有所述掺杂区域(59
′
)的结
‑
势垒(jb)二极管和具有漂移层(52)的肖特基二极管；以及在衬底的后侧上形成第二电端子(57)。
70.本公开涉及基于sic的电子器件(50)实心主体，具有n型的导电性的sic的实心主体(52)；在实心主体(52)的前侧(52a)处的注入区域(59
′
)，注入区域(59
′
)包括p型的掺杂剂种类物，从前侧(52a)开始在实心主体中深度上延伸，并且具有与所述实心主体的所述前侧(52a)共面的顶表面；以及欧姆接触区域(59
″
)，该欧姆接触区域(59
″
)包括一个或多个富碳层，特别是石墨烯层和/或石墨层，并且在所述注入区域(59
′
)中延伸。欧姆接触区域(59
″
)包括所述一个或多个富碳层，所述一个或多个富碳层从实心主体的前侧(52a)开始仅在注入区域(59
′
)内延伸。
71.欧姆接触区域(59
″
)具有与注入区域(59
′
)的顶表面一致的自已的顶表面。欧姆接触区域(59
″
)具有被包括在1nm与20nm之间的厚度。实心主体的材料是以下项中的一项：4h
‑
sic、6h
‑
sic、3c
‑
sic、15r
‑
sic。器件在以下项中被选择：合并式pin肖特基二极管、肖特基二极管、jbs二极管、mosfet、igbt、jfet以及dmos。器件是合并式pin
‑
肖特基(mps)二极管类型，其中实心主体包括：n型的sic衬底，具有彼此相对的自己的前侧和自己的后侧；以及在衬底的前侧上的n型的sic的漂移层(52)，还包括：第一电端子(58)，经由欧姆接触区域(59
″
)与掺杂区域(59
′
)电接触，并且相对于掺杂区域(59
′
)横向地与漂移层(52)直接电接触，从而与所述掺杂区域(59
′
)形成结
‑
势垒(jb)二极管，并且与漂移层(52)形成肖特基二极管；以及在衬底的后侧上的第二电端子(57)。
72.本公开将提供用于制造sic电子器件的方法以及对应的sic电子器件，将能够克服现有技术的缺点。
73.本公开的一方面提供了一种用于制造基于sic的电子器件的方法，包括：通过在具有第二导电性类型的掺杂剂的碳化硅sic的实心主体的第一侧上注入第一导电性类型的掺杂剂来形成注入区域，第一导电性类型不同于第二导电性类型，注入区域在实心主体中从第一侧朝向第二侧延伸实心主体，注入区域具有与第一侧的第二表面共面的第一表面；以及通过生成朝向注入区域被引导的激光束从而将注入区域加热到在1500℃与2600℃的范围中的温度，来在注入区域中形成欧姆接触区域，欧姆接触区域包括石墨烯、石墨或石墨烯或石墨的组合的一个或多个富碳层，并且同时激活第一导电性类型的掺杂剂。
74.根据一个或多个实施例，其中生成激光束包括：生成在290nm与370nm的范围中的波长；生成在100ns与300ns的范围中的脉冲持续时间；生成在1与10的范围中的脉冲的数目；其中能量密度在1.6j/cm2与4j/cm2的范围中。
75.根据一个或多个实施例，其中生成激光束包括：将波长生成为310nm、将脉冲持续时间生成为160ns、将脉冲的数目生成为4、以及将能量密度生成为2.6j/cm2。
76.根据一个或多个实施例，其中形成欧姆接触区域包括：从第一侧开始，在注入区域内形成一个或多个富碳层。
77.根据一个或多个实施例，其中欧姆接触区域具有与注入区域的第一表面一致的顶表面。
78.根据一个或多个实施例，其中欧姆接触区域具有在1nm与20nm的范围中的厚度。
79.根据一个或多个实施例，其中在俯视图中，欧姆接触区域具有与注入区域的形状和延伸一致的形状和延伸。
80.根据一个或多个实施例，其中实心主体的材料是来自以下项中的一项：4h
‑
sic、6h
‑
sic、3c
‑
sic、以及15r
‑
sic。
81.根据一个或多个实施例，其中电子器件为合并式pin肖特基二极管，方法包括：在衬底的第一侧上外延生长n型的sic的漂移层；通过形成第一电端子，与掺杂区域形成结
‑
势垒二极管，并且与漂移层形成肖特基二极管，第一电端子经由欧姆接触区域与掺杂区域电接触，并且第一电端子相对于掺杂区域横向地与漂移层直接电接触；以及在衬底的第二侧上形成第二电端子。
82.根据本公开，提供了一种用于制造sic电子器件的方法以及对应的sic电子器件。方法包括：通过在具有第二导电性类型的掺杂剂的碳化硅(sic)的实心主体的第一侧上注入第一导电性类型的掺杂剂来形成注入区域，第一导电性类型不同于第二导电性类型，注入区域在实心主体中从第一侧向第二侧实心主体延伸，注入区域具有与第一侧的第二表面共面的第一表面。该方法也包括：通过生成朝向注入区域的激光束、从而将注入区域加热到在1500℃与2600℃的范围中的温度来形成在注入区域中的欧姆接触区域，该欧姆接触区域包括石墨烯、石墨或石墨烯或石墨的组合的一个或多个富碳层，并且同时激活第一导电性类型的掺杂剂。
83.本公开也涉及一种器件，该器件包括：碳化硅衬底；有源层，在第一导电性类型的碳化硅衬底上，有源层包括表面。器件包括在有源层中的第一注入区域，第一注入区域具有不同于第一导电性类型的第二导电性类型，第一注入区域包括：第一表面；包括碳的第一欧姆接触，第一欧姆接触在第一表面与碳化硅衬底之间。器件也包括在有源层中的第二注入区域，与第一注入区域间隔开，第二注入区域具有第二导电性类型，并且包括：第二表面；以及包括碳的第二欧姆接触，第二欧姆接触在第二表面与碳化硅衬底之间，第二表面与第一表面共面并且与有源层的表面共面。
84.上述各种实施例可以被组合以提供另外实施例。如果需要采用各种专利、申请和出版物的概念以提供进一步实施例，则实施例的方面可以被修改。
85.鉴于以上详细的描述，可以对实施例做出这些和其他改变。一般，在以下权利要求中，所使用的术语不应被解释为限制权利要求到在说明书和权利要求中所公开的特定实施例，而应被解释为包括所有可能的实施例以及该权利要求所享有的等同物的全部范围。因此，权利要求不被公开所限制。