二氧化硅薄膜的形成方法和金属栅极的形成方法与流程

1.本发明涉及半导体领域，尤其涉及一种超薄二氧化硅薄膜的形成方法和金属栅极的形成方法。


背景技术：

2.随着半导体技术不断发展，半导体器件的尺寸在不断地缩小，对应的半导体器件内各部分结构的尺寸也在等比例地缩小。以mos晶体管为例，随着mos晶体管的整体尺寸不断缩小，mos晶体管的源漏区、栅极结构的尺寸也在不断地减小，相对应的，栅介质层的厚度也在不断地变小。但由于栅介质层太薄会导致栅介质层的击穿电压变小，栅电极和沟道区之间的漏电流变大，使得器件不能正常的工作。为了提高mos晶体管的电学性能，降低栅电极和沟道区之间的漏电流，高k栅介质层与金属栅电极的叠层结构形成的金属栅极被引入到mos晶体管中。
3.由于高k材料的高介电常数会引起沟道载流子下降的问题，导致阈值升高，所以一般需要在高k栅介质层与硅基底(或半导体衬底)之间制备超薄(比如厚度小于5nm，具体可以为1nm)并且高质量的二氧化硅层来作为缓冲。但是这种超薄的二氧化硅层很难用一般的低压化学气相沉积(lpcvd)或原子层沉积(ald)来稳定控制生长厚度，而且硅基底形成的自然氧化层也很难控制。所以需要引进一种新的方法来制备超薄可控的二氧化硅层。


技术实现要素：

4.本发明所要解决的技术问题是提供一种新的制备超薄可控的二氧化硅层的方法。
5.本发明提供了一种二氧化硅薄膜的形成方法，包括：
6.提供半导体衬底；
7.在所述半导体衬底上形成二氧化硅层；
8.对所述二氧化硅层进行氮化处理，将部分厚度的所述二氧化硅层转化为氮化硅和氮氧化硅的混合层；
9.去除所述混合层，在所述半导体衬底上形成二氧化硅薄膜。
10.可选的，在对所述二氧化硅层进行氮化处理之后，去除所述混合层之前，还包括：
11.对所述氮化硅和氮氧化硅的混合层进行还原处理，将混合层中的氮氧化硅转化为氮化硅。
12.可选的，所述二氧化硅层的形成工艺为原位水汽生长。
13.可选的，进行所述原位水汽生长时反应腔室中通入的气体包括o2和h2，反应温度为600℃-900℃，反应腔室压强为50pa-200pa。
14.可选的，所述氮化处理为含氨等离子体处理，所述氮化处理采用的气体为nh3，腔室温度为600℃-800℃，腔室压强为1pa～10pa，等离子源的功率为600w～2000w。
15.可选的，所述还原处理为含氢等离子体处理。
16.可选的，所述还原处理采用的气体为h2，腔室温度为800℃-900℃，腔室压强为1pa
～10pa，等离子源的功率为600w～2000w。
17.可选的，在进行所述还原处理之后，去除所述混合层之前，还包括步骤：进行快速热退火处理。
18.可选的，所述二氧化硅薄膜的厚度为0.5纳米-5纳米。
19.本发明还提供了一种金属栅极的形成方法，包括：
20.提供半导体衬底；
21.在所述半导体衬底上采用前述所述的方法形成二氧化硅薄膜；
22.在所述二氧化硅薄膜上形成高k栅介质层；
23.在所述高k介质层上形成金属栅电极。
24.与现有技术相比，本发明技术方案具有以下优点：
25.本发明的二氧化硅薄膜的形成方法，在所述半导体衬底上形成二氧化硅层；对所述二氧化硅层进行氮化处理，将部分厚度的所述二氧化硅层转化为氮化硅和氮氧化硅的混合层；去除所述混合层，在所述半导体衬底上形成二氧化硅薄膜。通过前述特定步骤的结合使得最后剩余的二氧化硅薄膜的厚度是超薄的，并且形成的二氧化硅薄膜的厚度是可控的。
附图说明
26.图1-5为本发明一实施例二氧化硅薄膜的形成过程的结构示意图；
27.图6-7为本发明一实施例二氧化硅薄膜的形成过程的结构示意图。
具体实施方式
28.如背景技术所言，现有的工艺难以形成超薄的二氧化硅层。
29.为此，本发明提供了一种二氧化硅薄膜的形成方法和金属栅极的形成方法，其中所述二氧化硅薄膜的形成方法，在半导体衬底上形成二氧化硅层后，对所述二氧化硅层进行氮化处理，将部分厚度的所述二氧化硅层转化为氮化硅和氮氧化硅的混合层；去除所述混合层，在所述半导体衬底上形成二氧化硅薄膜。通过前述特定步骤的结合使得最后剩余的二氧化硅薄膜的厚度是超薄的，并且形成的二氧化硅薄膜的厚度及厚度均匀性是可控的。
30.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
31.参考图1，提供半导体衬底201；在所述半导体衬底201上形成二氧化硅层202。
32.所述半导体衬底201的材料可以为硅(si)、锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ-ⅴ
族化合物。本实施例中所述半导体衬底201材料为硅。所述半导体衬底201中根据需要掺杂一定的杂质离子，所述杂质离子可以为n型杂质离子或p型杂质离子。
33.所述二氧化硅层202的形成工艺为原位水汽生长(in-situ steamgeneration，issg)21，通过原位水汽生长21形成的二氧化硅层202的厚度均匀性较好，并且薄膜性能较
高，以利于采用后续工艺形成超薄的二氧化硅薄膜。
34.在一实施例中，进行所述原位水汽生长21时反应腔室中通入的气体包括o2和h2，反应温度为600℃-900℃，进一步可以为700-800℃，反应腔室压强为50pa-200pa，进一步可以为100-150pa，以提高所述形成的二氧化硅层202的厚度均匀性。且原位水汽生长工艺可在较短的时间内加热和冷却硅片，热预算少，温度均匀性较好，其通过在o2气氛中通入少量的h2作为催化剂，高温下硅片表面产生类似于燃烧的化学反应，这一反应会生成大量的气相活性自由基，这些自由基参与了硅片的氧化过程，由于氧的强氧化作用，最终得到的氧化物薄膜体内缺陷少，即氧化物薄膜质量高，同时薄膜厚度均匀性较高。
35.在一实施例中，所述形成的二氧化硅层202的厚度可以为5-20nm，进一步可以为8-12nm。在此范围内能较好的控制二氧化硅202厚度的均匀性，以便于采用后序工艺步骤形成超薄的二氧化硅薄膜。
36.参考图2，对所述二氧化硅层202进行氮化处理22，将部分厚度的所述二氧化硅层转化为氮化硅和氮氧化硅的混合层205。
37.经过氮化处理22将大部分厚度的所述二氧化硅层202转化为氮化硅和氮氧化硅的混合层205，仅保留底部部分厚度的二氧化硅202没有被转化。在一实施例中，所述被转化的二氧化硅层的厚度为二氧化硅层202总厚度的4/5-19/20。
38.在一实施例中，所述氮化处理22为含氨等离子体处理。进行含氨等离子处理时，含氨等离子被注入到二氧化硅层202中，中间区域被注入的含氨等离子的浓度最高，中间区域的二氧化硅层会全部氮化为氮化硅，因而使得形成的所述混合层205中氮化硅和氮氧化硅呈分层状态。具体的，所述混合层205包括两层氮氧化硅层203和位于两层氮氧化硅层203之间的氮化硅层204
39.在一实施例中，根据控制氮化工艺参数，可以控制被氮化的氧化硅层的厚度，具体的通过控制等离子体强度(等离子源的功率)，腔室温度及氮化处理的时间能控制其注入的深度，从而可以控制剩余二氧化硅(或者形成的二氧化硅薄膜)的厚度，即使得二氧化硅薄膜的厚度是可控的。在一具体的实施例中，所述氮化处理22采用的气体为nh3，腔室温度为600℃-800℃，,进一步可以为650℃-750℃，腔室压强为1pa～10pa，等离子源的功率(等离子体强度)为600w～2000w，进一步可以为1100w-1500w。
40.采用含氨等离子体进行氮化处理的原理为：向反应腔室中通入氨气(nh3)，氨气(nh3)在射频功率(等离子源的功率)作用下被等离子体化或解离，形成含氨等离子体，含氨等离子体与部分厚度的二氧化硅层202反应，形成混合层205，具体的反应公式如下：
41.3sio2 4nh3＝si3n4 6h2o
42.2sio2 2nh3＝si2n2o 3h2o
43.在一实施例中，参考图3，在进行所述氮化处理22(参考图2)之后，去除所述混合层205之前，还包括步骤：对所述氮化硅和氮氧化硅的混合层205进行还原处理23，将混合层205中的氮氧化硅转化为氮化硅。
44.进行还原处理23后，混合层205中的氮氧化硅材料全部转化为氮化硅材料，即进行还原处理23后混合层205的材料全部变成了氮化硅，使得混合层205的材料保持一致，因而后续可以通过刻蚀工艺简便和精确的去除还原处理后的混合层205，从而提高最后形成的超薄二氧化硅薄膜的厚度的准确性和厚度的均匀性，提高器件的性能。可以理解的是，如果
混合层中材料不均一，在后续刻蚀过程中，不同地方的刻蚀速率会有差异，导致最后形成的二氧化硅的膜厚均匀性较低。
45.在一实施例中，所述还原处理23为含氢等离子体处理。
46.在一具体的实施例中，所述还原处理23采用的气体为h2，腔室温度为800℃-900℃，腔室压强为1pa～10pa，进一步可以为4-6pa，等离子源的功率(等离子体强度)为600w～2000w，进一步可以为1000-1500w，以使得混合层中的氮氧化硅完全转化为氮化硅，同时还能最大限度的节约能源。
47.采用含氢等离子体处理进行还原处理23的原理为：向反应腔室中通入氢气(h2)，氢气(h2)在射频功率(等离子源的功率)作用下被等离子体化或解离，形成含氢等离子体，含氢等离子体与混合层205的氮氧化硅反应，将混合层205中的氮氧化硅转化为氮化硅，具体的反应公式如下：
48.h2 sion＝si
x
n
y
h2o，x>0，y>0。
49.在一实施例中，参考图4，在进行所述还原处理23(参考图3)之后，去除所述混合层205之前，还包括步骤：进行快速热退火处理24(rtp)。
50.进行快速热退火处理24的目的是：修复氮化处理后混合层205中材料的晶格缺陷，如果不进行热退火，则混合层205中存在缺陷，在后续去除所述氮化处理后的混合层205时，由于缺陷的影响，不同地方的刻蚀速率的会有影响，影响到整体刻蚀的均匀性，进而影响刻蚀后二氧化硅薄膜界面的均匀性。
51.在一实施例中，所述快速热退火24的退火温度为1000℃-1200℃。
52.参考图5，进行所述还原处理23(参考图3)后，去除所述混合层205(参考图3或图4)，在所述半导体衬底201上形成二氧化硅薄膜202。
53.所述形成的二氧化硅薄膜202为超薄二氧化硅，所述形成的二氧化硅薄膜202的厚度为0.5纳米-5纳米，可以为0.5纳米、1纳米、1.5纳米、2纳米。(超薄二氧化硅的厚度范围是否可以)。本实施例中，所述二氧化硅薄膜202的厚度为1纳米。
54.所述去除所述混合层205的步骤可以直接在进行还原处理之后进行。在另一实施例中，所述去除所述混合层205的步骤可以在进行快速热退火之后进行。
55.去除所述混合层205采用各项异性的干法刻蚀工艺。在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的刻蚀气体为cf4和o2，功率为200-500w。在其它实施例中，也可以通过湿法刻蚀去除所述混合层205，具体可以用热磷酸去除所述混合层205。
56.本发明中，通过前述特定步骤和方法能形成超薄的二氧化硅薄膜，并且超薄的二氧化硅薄膜的厚度及厚度均匀性可控。
57.本发明还提供了一种金属栅极的形成方法，参考图1，提供半导体衬底201；在所述半导体衬底201上采用前述方法形成二氧化硅薄膜206。
58.所述半导体衬底201中可以形成有浅沟槽隔离结构(sti，图中未示出)，所述前沟槽隔离结构用于隔离相邻的有源区。
59.所述二氧化硅薄膜206的厚度为0.5纳米-5纳米。二氧化硅薄膜206的具体形成工艺请参考前述实施例，在此不再赘述。通过形成超薄的二氧化硅薄膜，后续形成金属栅极时，能防止沟道区中载流子的下降。
60.继续参考图1，在所述二氧化硅薄膜206上形成高k材料层207和位于高k材料层207上的金属层208。
61.所述高k材料层207的介电常数(k)大于2.5。所述高k材料层207的材料为hfo2、al2o3、zro2、hfsio、hfsion、hftao和hfzro中的一种或几种。所述金属层208的材料为w、al、cu、ti、ta、co、tan、nisi、cosi、tin、tial和tasin中的一种或几种。
62.所述高k材料层207和金属层208可以采用物理气相沉积或溅射工艺形成。
63.参考图7，刻蚀所述高k材料层207和金属层208，在所述二氧化硅薄膜206上形成高k栅介质层209和位于高k栅介质层209上的金属栅电极210。
64.在其他实施例中，所述高k栅介质层209和金属栅电极210也可以采用后栅工艺形成，具体的：在所述半导体衬底201上形成超薄的二氧化硅层206和位于二氧化硅层206上的高k材料层207后；在所述高k材料层207形成牺牲栅极，所述牺牲栅极材料可以为多晶硅；在牺牲栅极两侧的半导体衬底中形成源漏区；在所述半导体衬底201上形成介质层，所述介质层的表面与牺牲栅极的表面齐平；去除所述牺牲栅极，在去除牺牲栅极的位置填充金属形成金属栅电极210。
65.本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。