显示装置的制作方法

显示装置
1.本技术为2017年8月24日提交的申请号为201710735343.6、发明名称为“显示装置”的发明专利申请的分案申请。
技术领域
2.本公开涉及显示装置。


背景技术：

3.已经使用各种类型的平板显示器(fpd)来代替较重和较大的阴极射线管(crt)。平板显示器的示例包括液晶显示器(lcd)、场致发射显示器(fed)、等离子体显示面板(pdp)和有机发光二极管(oled)显示器。更详细地，oled显示器是被配置成通过激发有机化合物发光的自发射显示装置。oled显示器不需要如在液晶显示器中需要的背光单元，因此具有薄的轮廓，轻的重量和简单的制造工艺。oled显示器也可以在低温下制造，同时仍然具有1ms或更小的快速响应时间，低功耗，宽视角和高对比度。
4.此外，oled显示器包括由用作阳极的第一电极与用作阴极的第二电极之间的有机材料形成的发光层。oled显示器在发光层内通过将从第一电极接收的空穴和从第二电极接收的电子组合而形成空穴
‑
电子对(即激子)，并且通过激子返回至接地级时生成的能量发光。oled显示器可以根据从oled装置发射的光的方向分为底部发射oled显示器和顶部发射oled显示器。底部发射oled显示器向下朝向基板(即从发光层到第一电极的方向)发射光。顶部发射oled显示器向上离开基板(即从发光层到第二电极的方向)发射光。
5.随着显示装置越来越多地被实现为高分辨率显示装置，需要较小尺寸的像素。在子像素的有限空间内形成电路的布局中，设计条件受到限制。在这种情况下，可能在电极之间发生短路，这可能导致驱动不良，并且需要改进。此外，存在由于电容器所占据的子像素的面积而导致的开口率减小的问题。


技术实现要素：

6.因此，本公开的实施例涉及显示装置，其基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题。
7.本公开的目的是提供一种显示装置，其能够防止由对布局的有限设计条件的限制而导致电极之间的短路，在该布局中当显示面板实现为高分辨率(例如，uhd或更高分辨率)显示面板时在子像素的有限空间内形成电路，并且该显示装置能够提高开口率。
8.一方面，提供了一种显示装置，其包括：基板；在基板上的遮光层；第一至第四子像素，其在水平方向上依次布置在基板上；第一电源线，其设置在第一子像素的一侧并且由第一子像素和第二子像素共享；感测线，其设置在第二子像素与第三子像素之间并且由第一至第四子像素共享；第二电源线，其设置在第四子像素的一侧，并且由第三和第四子像素共享；第一和第二数据线，其设置在第一子像素与第二子像素之间；第三和第四数据线，其设置在第三子像素与第四子像素之间；以及扫描线，其在第一至第四子像素上沿水平方向延
伸，其中第一至第四数据线、感测线以及第一和第二电源线设置在与遮光层相同的平面上。
9.扫描线设置在与第一至第四数据线、感测线以及第一和第二电源线不同的层上。
10.感测线包括垂直感测线和水平感测线。垂直感测线与第一数据线平行地设置在与第一数据线相同的平面上，并且水平感测线与扫描线平行地设置在与扫描线相同的平面上。
11.水平感测线通过从水平感测线分开的第一至第四水平感测线连接至第一至第四子像素中的每一个。
12.第一电源线包括通过电源接触孔彼此连接的第一桥和第二桥。第一桥连接至第一子像素，第二桥连接至第二子像素。第二电源线包括通过电源接触孔相互连接的第三桥和第四桥。第三桥连接至第四子像素，第四桥连接至第三子像素。
13.第一栅电极布置在第一至第四子像素中的每一个中，并且通过扫描线下方的栅极接触孔连接至扫描线。
14.第一栅电极形成为岛状，并且第一栅电极的两端连接至扫描线。
15.第一至第四子像素中的每一个包括：与扫描线交叠的开关晶体管；连接至感测线的感测晶体管；连接至第一电源线或第二电源线的驱动晶体管；以及连接至驱动晶体管的第一电极。
16.在第一至第四子像素中的每一个中，开关晶体管的漏电极的一端连接至驱动晶体管的第二栅电极，并且另一端连接至遮光层。
17.遮光层和驱动晶体管的半导体层形成第一电容器，驱动晶体管的半导体层和开关晶体管的漏电极形成第二电容器，开关晶体管的漏电极和第一电极形成第三电容器。
附图说明
18.本发明包括附图以提供对本发明的进一步理解，并且附图被并入且构成本说明书的一部分，附图示出了本发明的实施例并且与说明书一起用于说明本发明的原理。在附图中：
19.图1是根据示例性实施例的有机发光二极管(oled)显示器的示意性框图；
20.图2示意性地示出子像素的电路配置；
21.图3示出了根据示例性实施例的子像素的电路配置的第一示例；
22.图4示出了根据示例性实施例的子像素的电路配置的第二示例；
23.图5是根据第一示例性实施例的子像素阵列的平面图。
24.图6是沿图5的i
‑
i'线截取的截面图；
25.图7是沿图5的ii
‑
ii'线截取的截面图；
26.图8是根据比较例的显示装置的子像素阵列的平面图；
27.图9示出了根据比较例的线的截面结构；
28.图10示出了根据第一示例性实施例的线的截面结构；
29.图11是根据第二示例性实施例的子像素阵列的平面图；以及
30.图12是沿图11的iii
‑
iii'线截取的截面图。
具体实施方式
31.现在将详细参考本发明的实施例，其示例在附图中示出。尽可能地，在整个附图中将使用相同的附图标记来指代相同或相似的部件。要注意的是，如果确定已知技术可能误导本发明的实施例，则将省略对已知技术的详细描述。以下说明中使用的各个元件的名称仅为了便于书写说明书而选择，并且可能因此与实际产品中使用的不同。
32.根据示例性实施例的显示装置可以被实现为有机发光二极管(oled)显示器、液晶显示器(lcd)、电泳显示器等。通过示例的方式使用oled显示器来描述实施例。oled显示器包括由用作阳极的第一电极与用作阴极的第二电极之间的有机材料形成的发光层。oled显示器是配置成通过在发光层内部将从第一电极接收的空穴和从第二电极接收的电子组合而形成空穴
‑
电子对(即激子)并且通过激子返回至接地级时生成的能量来发光的自发光显示装置。根据实施例的oled显示器可以是其中显示元件形成在柔性塑料基板而不是玻璃基板上的塑料显示装置。
33.图1是根据示例实施例的oled显示器的框图。图2示意性地示出子像素的电路配置。图3示出了根据示例实施例的子像素的电路配置的第一示例。图4示出了根据示例实施例的子像素的电路配置的第二示例。
34.如图1所示，根据示例实施例的oled显示器可以包括图像处理单元110、定时控制器120、数据驱动器130、扫描驱动器140和显示面板150。
35.图像处理单元110输出从外部提供的数据信号data、数据使能信号de等。除了数据使能信号de之外，图像处理单元110还可以输出垂直同步信号、水平同步信号和时钟信号中的一个或多个。为了简洁和易读，这些信号未显示。
36.定时控制器120从图像处理单元110接收数据信号data和包括数据使能信号de或垂直同步信号、水平同步信号、时钟信号等的驱动信号。定时控制器120基于驱动信号输出用于控制扫描驱动器140的操作定时的栅极定时控制信号gdc和用于控制数据驱动器130的操作定时的数据定时控制信号ddc。
37.数据驱动器130响应于从定时控制器120接收的数据定时控制信号ddc对从定时控制器120接收的数据信号data进行采样和锁存，并且将经采样和锁存的数据信号data转换成伽马参考电压。数据驱动器130将数据信号data输出至数据线dl1至dln。数据驱动器130可以形成为集成电路(ic)的形式。
38.扫描驱动器140响应于从定时控制器120接收的栅极定时控制信号gdc输出扫描信号同时使栅极电压的电平移位。扫描驱动器140将扫描信号输出至扫描线gl1至glm。扫描驱动器140可以形成为ic的形式或者以板内栅极(gate
‑
in
‑
panel，gip)方式形成在显示面板150上。
39.显示面板150响应于分别从数据驱动器130和扫描驱动器140接收的数据信号data和扫描信号显示图像。显示面板150包括操作成显示图像的子像素sp。
40.子像素sp可以配置成顶部发光结构、底部发光结构或双重发光结构。子像素sp可以包括红色子像素、绿色子像素和蓝色子像素，或者可以包括白色子像素、红色子像素、绿色子像素和蓝色子像素。此外，子像素sp可以取决于发光特性而具有一个或多个不同的发光区域。
41.如图2所示，每个子像素可以包括开关晶体管sw、驱动晶体管dr、电容器cst、补偿
电路cc和有机发光二极管oled。
42.开关晶体管sw执行开关操作，使得通过第一数据线dl1提供的数据信号响应于通过第一扫描线gl1提供的扫描信号而存储在电容器cst中作为数据电压。驱动晶体管dr使得驱动电流能够基于存储在电容器cst中的数据电压在第一电源线evdd与第二电源线evss之间流动。有机发光二极管oled根据通过驱动晶体管dr形成的驱动电流而发光。
43.补偿电路cc是添加到子像素并且补偿驱动晶体管dr的阈值电压的电路。补偿电路cc包括一个或更多个晶体管。补偿电路cc的配置可以根据补偿方法而以不同方式改变，并且在下面参照图3和4描述。
44.如图3和图4所示，补偿电路cc包括感测晶体管st和感测线vref。感测晶体管st连接至驱动晶体管dr的源极线与有机发光二极管oled的阳极电极(或称为“第一电极”)之间的感测节点。感测晶体管st可以操作成将通过感测线vref传送的初始化电压(或称为“感测电压”)提供至感测节点或者感测感测节点的电压或电流。
45.开关晶体管sw的源电极连接至第一数据线dl1，并且开关晶体管sw的漏电极连接至驱动晶体管dr的栅电极。驱动晶体管dr的源电极连接至第一电源线evdd，驱动晶体管dr的漏电极连接至有机发光二极管oled的阳极电极。电容器cst的下电极连接至驱动晶体管dr的栅电极，并且电容器cst的上电极连接至有机发光二极管oled的阳极电极。有机发光二极管oled的阳极电极连接至驱动晶体管dr的漏电极，有机发光二极管oled的阴极电极连接至第二电源线evss。感测晶体管st的源电极连接至感测线vref，感测晶体管st的漏电极连接至有机发光二极管oled的与感测节点对应的阳极电极。
46.感测晶体管st的操作时间根据补偿算法(或补偿电路的配置)可以与开关晶体管sw的操作时间类似(或相同)或不同。例如，开关晶体管sw的栅电极可以连接至1a扫描线gl1a，感测晶体管st的栅电极可以连接至1b扫描线gl1b。作为另一示例，连接至开关晶体管sw的栅电极的1a扫描线gl1a和连接至感测晶体管st的栅电极的1b扫描线gl1b可以共用地连接。
47.感测线vref可以连接至数据驱动器。在这种情况下，数据驱动器可以在实时图像或n帧的非显示时段期间感测子像素的感测节点，并且生成感测结果，其中n是等于或大于1的整数。在另一方面，开关晶体管sw和感测晶体管st可以同时导通。在这种情况下，基于数据驱动器的时分方式，通过感测线vref的感测操作和用于输出数据信号的数据输出操作彼此分开(或区分)。
48.此外，基于感测结果要补偿的目标可以是数字数据信号、模拟数据信号、伽马信号等。用于基于感测结果生成补偿信号(或补偿电压)的补偿电路可以在数据驱动器内部、定时控制器内部或在单独的电路内部实现。
49.作为示例，图3和图4示出了具有包括开关晶体管sw、驱动晶体管dr、电容器cst、有机发光二极管oled和感测晶体管st的3t(晶体管)1c(电容器)的配置的子像素。然而，当补偿电路cc被添加到子像素时，子像素可以具有各种配置，例如3t2c、4t2c、5t1c和6t2c。
50.在遮光层ls的配置中，图3的子像素电路与图4的子像素电路之间存在差异。遮光层ls用于屏蔽外部光。当遮光层ls由金属材料形成时，产生寄生电压被充电的问题。因此，遮光层ls连接至驱动晶体管dr的源电极。
51.更具体地，如图3所示，遮光层ls可以仅设置在驱动晶体管dr的沟道区下方。可替
选地，如图4所示，遮光层ls可以设置在驱动晶体管dr的沟道区下方以及开关晶体管sw和感测晶体管st的沟道区下方。
52.如图3所示，遮光层ls可以用于屏蔽外部光。此外，遮光层ls可以连接至另一个电极或另一个线并且用作构成电容器的电极等。
53.下面将详细描述根据示例性实施例的显示装置的子像素阵列的结构。
54.<第一实施例>
55.图5是根据第一示例性实施例的子像素阵列的平面图。图6是沿图5的i
‑
i'线截取的截面图。图7是沿图5的ii
‑
ii'线截取的截面图。
56.参照图5，第一至第四子像素spn1至spn4沿水平方向(例如，x轴方向)布置。例如，第一子像素spn1可以是红色子像素r，第二子像素spn2可以是绿色子像素g，第三子像素spn3可以是蓝色子像素b。第四子像素spn4可以被选为白色子像素w。在一些实施例中，第一至第三子像素spn1至spn3可以形成单位像素，并且包括第四子像素spn4和第四子像素spn4之后的两个子像素的三个子像素可以形成单位像素。例如，rgb、wrg、bwr和gbw中的每一个可以形成单位像素。可替选地，第一至第四子像素spn1至spn4可以形成单位像素，并且wrgb和wrgb中的每一个可以形成单位像素。
57.第一电源线evdd1沿着垂直方向(例如，y轴方向)设置在第一子像素spn1的左侧。第一电源线evdd1共用地连接至第一子像素spn1和第二子像素spn2。第一电源线evdd1包括从第一电源线evdd1延伸通过电源接触孔ech并连接至第一子像素spn1的第一桥evddr1，以及从第一电源线evdd1延伸通过电源接触孔ech并连接至第二子像素spn2的第二桥evddr2。第一和第二子像素spn1和spn2通过第一和第二桥evddr1和evddr2连接至第一电源线evdd1。尽管未示出，但是第一电源线evdd1共用地连接至设置在第一电源线evdd1的左侧上的两个子像素。
58.第一数据线dln1设置在第一子像素spn1的远离第一电源线evdd1并且与第二子像素spn2相邻的区域中，并且第二数据线dln2设置在第二子像素spn2的与第一数据线dln1相邻的区域中。第一数据线dln1连接至第一子像素spn1，第二数据线dln2连接至第二子像素spn2。感测线vref设置在第二子像素spn2与第三子像素spn3之间。感测线vref共用地连接至第一至第四子像素spn1至spn4。
59.第三数据线dln3设置在第三子像素spn3的远离感测线vref并且与第四子像素spn4相邻的区域中，并且第四数据线dln4设置在第四子像素spn4与第三数据线dln3相邻的区域中。第三数据线dln3连接至第三子像素spn3，第四数据线dln4连接至第四子像素spn4。第二电源线evdd2沿着垂直方向设置在第四子像素spn4的右侧。第二电源线evdd2包括从第二电源线evdd2延伸通过电源接触孔ech并连接至第四子像素spn4的第三桥evddr3，以及从第二电源线evdd2延伸通过电源接触孔ech并连接至第三子像素spn3的第四桥evddr4。第三和第四子像素spn3和spn4通过第三和第四桥evddr3和evddr4连接至第二电源线evdd2。虽然未示出，但是第二电源线evdd2共用地连接至设置在第二电源线evdd2的右侧的两个子像素。第二桥evddr2和第四桥evddr4连接以形成一个本体并从第一电源线evdd1和第二电源线evdd2接收相同的电源电压。
60.与感测线vref垂直相交的扫描线gl1a设置在第一至第四子像素spn1至spn4上。扫描线gl1a连接至第一至第四子像素spn1至spn4中的每一个的感测晶体管st和开关晶体管
sw的栅电极。扫描线gl1a设置在与第一至第四数据线dln1至dln4、感测线vref以及第一和第二电源线evdd1和evdd2不同的层上。即，扫描线gl1a可以设置在与将稍后描述的水平感测线vrefs、源电极和漏电极相同的平面上。作为示例，图5示出了一个扫描线gl1a。然而，实施例不限于此。例如，可以使用两条扫描线。
61.感测线vref包括沿垂直方向设置的垂直感测线vrefm和沿水平方向设置的水平感测线vrefs。垂直感测线vrefm设置在与水平感测线vrefs不同的层上。即，水平感测线vrefs通过感测接触孔sch连接至垂直感测线vrefm。水平感测线vrefs设置在与将稍后描述的源电极和漏电极相同的平面上。垂直感测线vrefm设置成与第一至第四数据线dln1至dln4平行，并且水平感测线vrefs设置成与扫描线gl1a平行。水平感测线vrefs分为第一至第四水平感测线vrefs1至vrefs4，第一至第四水平感测线vrefs1至vrefs4分别连接至第一至第四子像素spn1至spn4的感测晶体管st。第一水平感测线vrefs1连接至第一子像素spn1；第二水平感测线vrefs2连接至第二子像素spn2；第三水平感测线vrefs3连接至第三子像素spn3；并且第四水平感测线vrefs4连接至第四子像素spn4。
62.使用第一子像素spn1作为示例来描述子像素的平面结构。开关晶体管sw设置在第一数据线dln1和扫描线gl1a的交叉点处，并且感测晶体管st设置成与第一水平感测线vrefs1和扫描线gl1a相邻。
63.感测晶体管st包括：第一源电极stse，其中第一水平感测线vrefs1通过第一感测接触孔stch1连接至第一半导体层act1；第一漏电极stde，其通过第二感测接触孔stch2连接至第一半导体层act1；以及与第一半导体层act1交叉的第一栅电极gat1。感测晶体管st的第一漏电极stde连接至遮光层ls，并且防止驱动晶体管dr下方的遮光层ls电影响驱动晶体管dr。
64.开关晶体管sw包括：第二源电极swse，其通过数据接触孔dlch连接至第一数据线dln1，并且通过第一开关接触孔swch1连接至第二半导体层act2；第二漏电极swde，通过第二开关接触孔swch2连接至第二半导体层act2；以及与第二半导体层act2交叉的第一栅电极gat1。开关晶体管sw的第二漏电极swde通过第一栅极接触孔gch1连接至驱动晶体管dr的第二栅电极gat2。
65.驱动晶体管dr包括第三漏电极drde，其中连接至第一电源线evdd1的电源接触孔ech的第一桥evddr1通过第一驱动接触孔drch1连接至第三半导体层act3。感测晶体管st的第一漏电极stde作为驱动晶体管dr的第三源电极操作。第一电极ano通过通孔via连接至驱动晶体管dr，并且发光单元lep设置在第一电极ano上以发光。因此，第一子像素spn1的平面结构完成。
66.更具体地，下面将使用第一子像素的一部分作为示例来描述显示面板的截面结构。
67.参照图6，遮光层ls位于基板sub上。遮光层ls屏蔽来自外部的光，并且防止在晶体管中生成漏电流。因此，遮光层ls形成为与驱动晶体管dr的沟道区对应，或者单独形成为与驱动晶体管dr、感测晶体管st和开关晶体管sw的沟道区分别对应。
68.缓冲层buf位于遮光层ls上。缓冲层buf保护后续工艺中形成的晶体管不受杂质(例如从遮光层ls或基板sub排出的碱离子)影响。缓冲层buf可以是硅氧化物(siox)层、硅氮化物(sinx)层或其多层。
69.第一半导体层act1和第三半导体层act3位于缓冲层buf上，并且可以由硅半导体或氧化物半导体形成。硅半导体可以包括非晶硅或结晶的多晶硅。多晶硅具有高迁移率(例如，大于100cm2/vs)、低功耗和优异的可靠性。因此，可以将多晶硅施加到用于驱动元件的栅极驱动器和/或多路复用器(mux)或施加到每个像素的驱动晶体管。由于氧化物半导体具有低的截止电流，所以氧化物半导体适合于具有短的导通时间和长的关断时间的开关晶体管。此外，由于氧化物半导体因低的截止电流而可以增加像素的电压保持时间，所以氧化物半导体适合于需要低速驱动和/或低功耗的显示装置。此外，第一和第三半导体层act1和act3各自包括均包括p型或n型杂质的漏极区和源极区，并且还包括漏极区与源极区之间的沟道区。
70.栅绝缘层gi位于第一和第三半导体层act1和act3上，并且可以是硅氧化物(siox)层、硅氮化物(sinx)层或其多层。第一栅电极gat1位于栅绝缘层gi上的与第一和第三半导体层act1和act3的预定区(例如，注入杂质的沟道区)对应的位置。第一栅电极gat1可以由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)、铜(cu)之一或其组合形成。此外，第一栅电极gat1可以是由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)、铜(cu)之一或其组合形成的多层。例如，第一栅电极gat1可以形成为mo/al
‑
nd或mo/al的双层。
71.层间电介质层ild可以位于第一栅电极gat1上并使第一栅电极gat1绝缘。层间绝缘层ild可以是硅氧化物(siox)层、硅氮化物(sinx)层或其多层。使第一半导体层act1的一部分露出的第一和第二感测接触孔stch1和stch2位于感测晶体管st的一部分中。使第三半导体层act3的一部分露出的第一和第二驱动接触孔drch1和drch2位于驱动晶体管dr的一部分中。此外，第三感测接触孔stch3位于感测晶体管st与驱动晶体管dr之间，并穿过层间电介质层ild和缓冲层buf，以使遮光层ls露出。
72.第一源电极stse、第一栅电极gat1和第一漏电极stde位于形成在感测晶体管st的一部分中的层间电介质层ild上。第一漏电极stde通过第三感测接触孔stch3连接至遮光层ls。通过使作为第一桥evddr1的第一漏电极stde、电容器上电极cse和第三漏电极drde延伸形成的第三源电极stde(被赋予与第一漏电极相同的附图标记)位于形成在驱动晶体管dr的一部分中的层间电介质层ild上。第二桥evddr2连接至驱动晶体管dr的一侧。
73.上文描述的源电极、漏电极、电容器上电极、第一桥和第二桥可以形成为单层或多层。当源电极和漏电极中的每一个形成为单层时，源电极和漏电极中的每一个可以由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)、铜(cu)之一或其组合形成。当源电极和漏电极中的每一个形成为多层时，源电极se和漏电极de中的每一个可以形成为mo/al
‑
nd的双层或ti/al/ti、mo/al/mo或mo/al
‑
nd/mo的三层。这样，形成了感测晶体管st和驱动晶体管dr。虽然未示出，但是形成开关晶体管sw。
74.驱动晶体管dr的第三半导体层act3和开关晶体管sw的第二漏电极swde延伸以形成第一电容器c1，并且第二漏电极swde和第一电极ano形成第二电容器c2。这样，形成了第一电容器c1和第二电容器c2的双电容器。
75.此外，钝化层pas位于包括感测晶体管st和驱动晶体管dr的基板sub上。钝化层pas是保护钝化层pas下方的部件的绝缘层，并且可以是硅氧化物(siox)层、硅氮化物(sinx)层或其多层。滤色器cf位于钝化层pas上。滤色器cf将由有机发光二极管oled发射的白光转换成从红色、绿色和蓝色光中选择的一种。在本文公开的实施例中，作为示例，可以使用红色
滤色器cf。外涂层oc位于滤色器cf上。外涂层oc可以是用于降低下面结构的高度差的平坦化层，并且可以由有机材料(例如聚酰亚胺、苯并环丁烯系树脂和丙烯酸酯)形成。外涂层oc可以通过用于涂覆液态的有机材料然后使有机材料固化的旋涂玻璃(sog)方法形成。
76.使驱动晶体管dr的漏电极drde露出的通孔via位于外涂层oc的一部分中。有机发光二极管oled位于外涂层oc上。更具体地，有机发光二极管oled包括在外涂层oc上的第一电极ano。第一电极ano用作像素电极，并且通过通孔via连接至驱动晶体管dr的漏电极drde。第一电极ano是阳极电极，并且可以由透明导电材料(例如氧化铟锡(ito)、氧化铟锌(izo)和氧化锌(zno))形成。当第一电极ano是反射电极时，第一电极ano还可以包括反射层。反射层可以由铝(al)、铜(cu)、银(ag)、镍(ni)、钯(pd)或其组合形成。例如，反射层可以由ag/pd/cu(apc)合金形成。
77.另外，限定像素的堤层bnk位于包括第一电极ano的基板sub上。堤层bnk可以由有机材料(例如聚酰亚胺、苯并环丁烯类树脂和丙烯酸酯)形成。堤层bnk包括使第一电极ano露出的发光单元lep。堤层bnk的发光单元lep包括与第一电极ano接触的发光层eml。发光层eml是电子和空穴结合并发光的层。有机发光二极管oled可以包括在发光层eml与第一电极ano之间的空穴注入层和/或空穴传输层，并且可以包括在发光层eml上的电子注入层和/或电子传输层。
78.有机发光二极管oled包括在发光层eml上的第二电极cat。此外，第二电极cat是阴极电极，并且可以由各自具有低功函数的镁(mg)、钙(ca)、铝(al)、银(ag)或其组合形成。当第二电极cat是透射电极时，第二电极cat可以足够薄以使光透射。此外，当第二电极cat是反射电极时，第二电极cat可以足够厚以使光反射。
79.参照图7，根据本实施例的第一栅电极gat1设置在与扫描线gl1a不同的层上，并通过第二栅极接触孔gch2和第三栅极接触孔gch3连接至扫描线gl1a。
80.更具体地，第一电源线evdd1和第一数据线dln1位于基板sub上。缓冲层buf位于第一电源线evdd1和第一数据线dln1上，第一半导体层act1和第二半导体层act2位于缓冲层buf上。第一半导体层act1构成感测晶体管，第二半导体层act2构成开关晶体管。栅绝缘层gi位于第一半导体层act1和第二半导体层act2上，第一栅电极gat1位于栅绝缘层gi上。第一栅电极gat1被图案化并形成为岛状。
81.层间电介质层ild位于第一栅极电极gat1上，并且使第一栅极电极gat1的一部分露出的第二栅极接触孔gch2和第三栅极接触孔gch3位于层间电介质层ild中。扫描线gl1a位于层间电介质层ild上。扫描线gl1a通过第二栅极接触孔gch2和第三栅极接触孔gch3连接至第一栅电极gat1。钝化层pas位于扫描线gl1a上，外涂层oc和堤层bnk位于钝化层pas上。
82.参照图5至图7，在本实施例中，垂直布置的线(即第一和第二电源线evdd1和evdd2)、第一至第四数据线dln1至dln4以及感测线vref位于同一平面上，并且也被布置在与遮光层ls相同的平面上。在本文公开的实施例中，“同一平面”表示部件位于同一层上。例如，实施例表示部件布置在缓冲层buf上。即，通过图案化，使用相同的材料同时形成第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4、感测线vref以及遮光层ls。因此，第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4以及感测线vref设置在与扫描线gl1a不同的层上。
83.第一电源线evdd1通过电源接触孔ech连接至位于层间电介质层ild上的第一和第二桥evddr1和evddr2，并将电源电压提供至第一子像素spn1和第二子像素spn2。此外，第一数据线dln1通过数据接触孔dlch连接至位于层间电介质层ild上的开关晶体管sw的漏电极(未示出)。
84.在该实施例中，扫描线gl1a位于与源电极相同的平面上。即，通过图案化使用相同的材料同时形成扫描线gl1a和源电极。因此，扫描线gl1a设置在与第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4以及感测线vref不同的层上。在这种情况下，由于扫描线gl1a与半导体层act1至act3之间的距离增加，所以晶体管难以正常操作。因此，在本实施例中，在半导体层act1至act3上形成栅绝缘层gi，并且在栅绝缘层gi上附加形成第一栅电极gat1。因此，第二栅极接触孔gch2和第三栅极接触孔gch3形成在第一栅电极gat1上的层间电介质层ild中，并将第一栅电极gat1连接至扫描线gl1a。
85.如上所述，在第一实施例中，垂直布置的线位于与遮光层相同的平面上，并且水平布置的线位于与源电极相同的平面上。因此，第一实施例可以通过增加垂直布置的线与水平布置的线之间的绝缘层的厚度来防止由短路引起的有缺陷的驱动。此外，第一实施例将栅电极连接至水平布置的扫描线，从而减小扫描线的电阻。因此，具有改善rc延迟的优点。
86.图8是根据比较例的显示装置的子像素阵列的平面图。图9示出了根据比较例的线的截面结构。图10示出了根据第一示例性实施例的线的截面结构。在下面的描述中，与第一实施例中描述的相同或等同的结构和部件用相同的附图标记表示，并且可以简要地对其进行进一步的描述或者可以将其完全省略。
87.<比较例>
88.在图8的示例中，第一至第四子像素spn1至spn4沿水平方向布置。第一电源线evdd1沿着垂直方向设置在第一子像素spn1的左侧，第二电源线evdd2沿着垂直方向设置在第四子像素spn4的右侧。第一电源线evdd1共用地连接至第一子像素spn1和第二子像素spn2，第二电源线evdd2共用地连接至第三子像素spn3和第四子像素spn4。第一数据线dln1和第二数据线dln2设置在第一子像素spn1与第二子像素spn2之间。第一数据线dln1连接至第一子像素spn1，第二数据线dln2连接至第二子像素spn2。感测线vref设置在第二子像素spn2与第三子像素spn3之间。感测线vref共用地连接至第一至第四子像素spn1至spn4。第三数据线dln3和第四数据线dln4设置在第三子像素spn3与第四子像素spn4之间。第三数据线dln3连接至第三子像素spn3，第四数据线dln4连接至第四子像素spn4。扫描线gl1a设置成与第一至第四子像素spn1至spn4中的第一电源线evdd1垂直。
89.参照图9，根据比较例的显示装置被配置成使得所有的第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4以及感测线vref使用相同的材料形成并且被定位在层间电介质层ild上。扫描线gl1a位于层间电介质层ild与栅绝缘层gi之间。
90.因为第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4以及感测线vref被设置为与扫描线gl1a相交，所以它们在线evdd1、evdd2、dln1至dln4，vref与扫描线gl1a的交点处彼此交叠。第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4以及感测线vref位于与扫描线gl1a相对的位置，其间插入有层间电介质层ild。如上所述，由于在扫描线gl1a和与扫描线gl1a交叠的线之间形成有一个绝缘层，所以当在交叠线之间生成短路时会引起有缺陷的驱动。
91.因此，如图8所示，扫描线gl1a包括分支部分rdd，使得当在扫描线gl1a和与扫描线gl1a交叠的线之间生成短路时，可以执行修复操作。在根据比较例的显示装置中，扫描线gl1a包括第一至第四子像素spn1至spn4中的总共五个分支部分rdd。因此，根据比较例的显示装置在子像素的设计和开口率方面是非常不利的。
92.如图10所示，在根据第一实施例的显示装置中，缓冲层buf以及层间电介质层ild另外形成在第一和第二电源线evdd1和evdd2、第一至第四数据线dln1至dln4以及感测线vref和扫描线gl1a之间。因此，根据第一实施例的显示装置可以通过增加垂直布置的线与水平布置的线之间的绝缘层的厚度来防止由短路引起的有缺陷的驱动。因此，第一实施例可以通过去除扫描线的分支部分并提高子像素的开口率来促进子像素的设计。
93.下面的表1示出了根据比较例的子像素的开口率和根据第一实施例的子像素的开口率的测量结果。
94.[表1]
[0095] 单位像素结构比较例示例性实施例开口率(％)wrgb/wrgb不可设计10.1
[0096]
如上表1所示，当单位像素具有wrgb的结构时，在比较例中不可设计子像素。然而，在第一实施例中，可以设计开口率为16％的子像素。
[0097]
从上述表1可以确认，根据第一实施例的显示装置可以通过在同一层上形成垂直布置的线和遮光层来完全去除扫描线的分支部分，以增加垂直布置的线与水平布置的线之间的交叠距离，从而有助于子像素的设计并确保子像素的开口率。
[0098]
下面的表2示出了根据比较例的子像素和根据第一实施例的子像素中的每一个中的扫描线的电阻、整个显示面板的电容以及rc延迟的测量结果。
[0099]
[表2]
[0100] 比较例示例性实施例电阻(kω)10.95.8电容(pf)9269302.2τ(μs)2.781.48
[0101]
如上述表2所示，与比较例相比，第一实施例中的扫描线的电阻降低5.1kω。此外，与比较例相比，第一实施例中的2.2τ降低1.30μs。另一方面，在比较例和第一实施例中，在几乎相同的水平下测量整个显示面板的电容。
[0102]
从上表2可以确认，根据第一实施例的显示装置可以通过将栅电极附加地连接至扫描线来减小扫描线的电阻，从而减小rc延迟。
[0103]
根据实施例的显示装置可以包括三重电容器，以附加地确保至子像素的电容。
[0104]
<第二实施例>
[0105]
图11是根据第二示例性实施例的子像素阵列的平面图。图12是沿图11的iii
‑
iii'线截取的截面图。在下面的描述中，与第一实施例中描述的相同或等同的结构和部件用相同的附图标记表示，并且可以简要地对其进行进一步的描述或者可以将其完全省略。
[0106]
参照图11，第一至第四子像素spn1至spn4沿水平方向(例如，x轴方向)布置。第一电源线evdd1沿着垂直方向(例如，y轴方向)设置在第一子像素spn1的左侧。第一电源线evdd1共用地连接至第一子像素spn1和第二子像素spn2。第一电源线evdd1包括从第一电源
线evdd1延伸通过电源接触孔ech并连接至第一和第二子像素spn1和spn2的第一桥evddr1。第一数据线dln1设置在第一子像素spn1的远离第一电源线evdd1并与第二子像素spn2相邻的区域中，并且第二数据线dln2设置在第二子像素spn2的与第一数据线dln1相邻的区域中。第一数据线dln1连接至第一子像素spn1，第二数据线dln2连接至第二子像素spn2。感测线vref设置在第二子像素spn2与第三子像素spn3之间。感测线vref共用地连接至第一至第四子像素spn1至spn4。
[0107]
第三数据线dln3设置在第三子像素spn3的远离感测线vref并且与第四子像素spn4相邻的区域中，并且第四数据线dln4设置在第四子像素spn4的与第三数据线dln3相邻的区域中。第三数据线dln3连接至第三子像素spn3，第四数据线dln4连接至第四子像素spn4。第二电源线evdd2沿着垂直方向设置在第四子像素spn4的右侧。第二电源线evdd2共用地连接至第三子像素spn3和第四子像素spn4。第二电源线evdd2包括第二桥evddr2，第二桥evddr2从第二电源线evdd2延伸通过电源接触孔ech并且共用地连接至第三和第四子像素spn3和spn4。第三子像素spn3和第四子像素spn4通过第二桥evddr2连接至第二电源线evdd2。虽然未示出，但是第二电源线evdd2共用地连接至设置在第二电源线evdd2的右侧的两个子像素。第一桥evddr1和第二桥evddr2连接形成一个本体，并从第一电源线evdd1和第二电源线evdd2接收相同的电源电压。
[0108]
与感测线vref垂直相交的扫描线gl1a设置在第一至第四子像素spn1至spn4上。扫描线gl1a连接至第一至第四子像素spn1至spn4中的每一个的感测晶体管st和开关晶体管sw的栅电极。
[0109]
感测线vref包括沿垂直方向设置的垂直感测线vrefm和沿水平方向设置的水平感测线vrefs。垂直感测线vrefm设置在与水平感测线vrefs不同的层上。即，水平感测线vrefs通过感测接触孔sch连接至垂直感测线vrefm。水平感测线vrefs分为第一至第四水平感测线vrefs1至vrefs4，第一至第四水平感测线vrefs1至vrefs4分别连接至第一至第四子像素spn1至spn4的感测晶体管st。
[0110]
使用第一子像素spn1作为示例来描述子像素的平面结构。开关晶体管sw设置在第一数据线dln1和扫描线gl1a的交叉点处，并且感测晶体管st设置为与第一水平感测线vrefs1和扫描线gl1a相邻。
[0111]
感测晶体管st包括：第一源电极stse，其中第一水平感测线vrefs1通过第一感测接触孔stch1连接至第一半导体层act1；第一漏电极stde，其通过第二感测接触孔stch2连接至第一半导体层act1；以及与第一半导体层act1交叉的第一栅电极gat1。
[0112]
开关晶体管sw包括：第二源电极swse，其通过数据接触孔dlch连接至第一数据线dln1并且通过第一开关接触孔swch1连接至第二半导体层act2；第二漏电极swde，其通过第二开关接触孔swch2连接至第二半导体层act2；以及与第二半导体层act2交叉的第一栅电极gat1。开关晶体管sw的第二漏电极swde通过第一栅极接触孔gch1连接至驱动晶体管dr的第二栅电极gat2。此外，开关晶体管sw的第二漏电极swde通过第三开关接触孔swch3连接至遮光层ls。
[0113]
驱动晶体管dr包括第三漏电极drde，其中连接至第一电源线evdd1的电源接触孔ech的第一桥evddr1通过第一驱动接触孔drch1连接至第三半导体层act3。感测晶体管st的第一漏电极stde作为驱动晶体管dr的第三源电极操作。第一电极ano通过通孔via连接至驱
动晶体管dr，并且发光单元lep设置在第一电极ano上以发光。因此，第一子像素spn1的平面结构完成。
[0114]
更具体地，下面将使用第一子像素的一部分作为示例来描述显示面板的截面结构。
[0115]
参照图12，遮光层ls位于基板sub上，缓冲层buf位于遮光层ls上。第三半导体层act3位于缓冲层buf上，栅绝缘层gi位于第三半导体层act3上。第二栅电极gat2位于第三半导体层act3的预定区中。层间电介质层ild位于第二栅电极gat2上，并使第二栅电极gat2绝缘。使第三半导体层act3的一部分露出的第一和第二驱动接触孔drch1和drch2位于驱动晶体管dr的一部分中。此外，第三开关接触孔swch3位于开关晶体管sw与驱动晶体管dr之间，并穿过层间介质层ild和缓冲层buf，以使遮光层ls露出。
[0116]
第三漏电极drde、第二栅电极gat2和第三源电极drse位于形成在驱动晶体管dr的一部分中的层间电介质层ild上。第二漏电极swde位于第二栅极电极gat2上，并且通过穿过层间电介质层ild的第一栅极接触孔gch1连接至第二栅电极gat2。第二漏电极swde通过第三开关接触孔swch3连接至遮光层ls。因此，由于遮光层ls连接至第二栅电极gat2并且位于第三半导体层act3的下方，所以遮光层ls可以用作双栅极。
[0117]
钝化层pas位于基板sub上，并且外涂层oc位于钝化层pas上。使驱动晶体管dr的第三源电极drse露出的通孔via位于外涂层oc和钝化层pas的一部分中。第一电极ano位于外涂层oc上，并通过通孔via连接至驱动晶体管dr的第三源电极drse。
[0118]
该实施例可以通过将第二栅电极gat2连接至第二漏电极swde并将第二漏电极swde连接至遮光层ls来形成三重电容器。更具体地，在遮光层ls与第三半导体层act3之间形成第一电容器c1，在第三半导体层act3与第二漏电极swde之间形成第二电容器c2，并且在第二漏电极swde与第一电极ano之间形成第三电容器c3。
[0119]
因此，该实施例可以通过在垂直方向上形成三重电容器来减小电容器占据的面积，从而通过减小电容器的面积的减小来增加发光单元的面积。此外，由于遮光层用作栅电极，所以实施例可以形成双栅结构的驱动晶体管。因此，该实施例可以减小偏置应力并改善驱动晶体管的迁移率。
[0120]
下面的表3示出了根据第一实施例的子像素的开口率和根据第二实施例的子像素的开口率的测量结果。更具体地，下面的表3示出了相对于设置为100％的根据第一实施例的子像素的开口率的根据第二实施例的子像素的开口率。
[0121]
[表3]
[0122] 单位像素结构第一实施例第二实施例开口率(％)wrgb/wrgb100％195％
[0123]
如上表3所示，当单位像素具有wrgb的结构时，与第一实施例的开口率为100％相比，第二实施例的开口率通过增加约95％而提高到约195％。
[0124]
从上表3可以确认，根据第二实施例的显示装置可以通过将驱动晶体管的栅电极连接至遮光层来减小电容器的面积并通过减小电容器的面积来增加开口率，以在遮光层与第三半导体层之间、第三半导体层与第二漏电极之间以及第二漏电极与第一电极之间形成三重电容器。
[0125]
如上所述，实施例被配置成使得垂直布置的线位于与遮光层相同的平面上，并且
水平布置的线位于与源电极相同的平面上，因此可以通过增加垂直布置的线和水平布置的线之间的绝缘层的厚度来防止由短路引起的有缺陷的驱动。此外，实施例可以通过将栅电极连接至水平布置的扫描线来减小扫描线的电阻，从而提高rc延迟。
[0126]
此外，实施例可以通过将驱动晶体管的栅电极连接至遮光层来减小电容器的面积并通过减小电容器的面积来增加开口率，以在遮光层与第三半导体层之间、第三半导体层和第二漏电极之间以及第二漏电极与第一电极之间形成三重电容器。此外，因为遮光层用作栅电极，所以实施例可以形成双栅极结构的驱动晶体管。因此，这些实施例可以减小偏置应力并改善驱动晶体管的迁移率。
[0127]
虽然已经参考其多个说明性实施例描述了实施例，但是应当理解，本领域技术人员可以设计出将落入本公开的原理的范围内的许多其它修改和实施例。更具体地，在本公开、附图和所附权利要求的范围内，主题组合布置的部件和/或布置的各种变型和修改是可能的。除了部件和/或布置的变化和修改之外，替代用途对于本领域技术人员来说也是明显的。
[0128]
通过上述描述可知，本发明的实施例公开了但不限于如下方案：
[0129]
1.一种显示装置，包括：
[0130]
基板；
[0131]
所述基板上的遮光层；
[0132]
第一、第二、第三和第四子像素，其沿水平方向依次布置在所述基板上；
[0133]
第一电源线，其设置在所述第一子像素的一侧并由所述第一和第二子像素共享；
[0134]
感测线，其设置在所述第二子像素与所述第三子像素之间并由所述第一至第四子像素共享；
[0135]
第二电源线，其设置在所述第四子像素的一侧并由所述第三和第四子像素共享；
[0136]
第一和第二数据线，其设置在所述第一子像素与所述第二子像素之间，和第三和第四数据线，其设置在所述第三子像素与所述第四子像素之间；以及
[0137]
扫描线，其在所述第一至第四子像素上沿所述水平方向延伸，
[0138]
其中，所述第一至第四数据线、所述感测线以及所述第一和第二电源线设置在与所述遮光层相同的平面上。
[0139]
2.根据方案1所述的显示装置，其中，所述扫描线设置在与所述第一至第四数据线、所述感测线以及所述第一和第二电源线不同的层上。
[0140]
3.根据方案1所述的显示装置，其中，所述感测线包括垂直感测线和水平感测线，并且
[0141]
其中，所述垂直感测线与所述第一数据线平行地设置在与所述第一数据线相同的平面上，并且所述水平感测线与所述扫描线平行地设置在与所述扫描线相同的平面上。
[0142]
4.根据方案3所述的显示装置，其中，所述水平感测线通过从所述水平感测线分开的第一至第四水平感测线连接至所述第一至第四子像素中的每一个。
[0143]
5.根据方案1所述的显示装置，其中，所述第一电源线包括通过电源接触孔彼此连接的第一桥和第二桥，
[0144]
其中，所述第一桥连接至所述第一子像素，并且所述第二桥连接至所述第二子像素，
[0145]
其中，所述第二电源线包括通过电源接触孔彼此连接的第三桥和第四桥，并且
[0146]
其中，所述第三桥连接至所述第四子像素，并且所述第四桥连接至所述第三子像素。
[0147]
6.根据方案1所述的显示装置，其中，第一栅电极布置在所述第一至第四子像素中的每一个中，并且通过所述扫描线下方的栅极接触孔连接至所述扫描线。
[0148]
7.根据方案6所述的显示装置，其中，所述第一栅电极形成为岛状，并且所述第一栅电极的两端连接至所述扫描线。
[0149]
8.根据方案1所述的显示装置，其中，所述第一至第四子像素中的每一个包括：与所述扫描线交叠的开关晶体管；连接至所述感测线的感测晶体管；连接至所述第一电源线或所述第二电源线的驱动晶体管；以及连接至所述驱动晶体管的第一电极。
[0150]
9.根据方案8所述的显示装置，其中，在所述第一至第四子像素中的每一个中，所述开关晶体管的漏电极的一端连接至所述驱动晶体管的第二栅电极，并且另一端连接至所述遮光层。
[0151]
10.根据方案9所述的显示装置，其中，所述遮光层和所述驱动晶体管的半导体层形成第一电容器，所述驱动晶体管的所述半导体层和所述开关晶体管的所述漏电极形成第二电容器，并且所述开关晶体管的所述漏电极和所述第一电极形成第三电容器。