分组编码方法和装置与流程

1.本技术涉及数字通信技术领域，尤其涉及一种分组编码方法和装置。


背景技术：

2.在通信技术领域，目前有多种信道编码技术可提高信息传输的可靠性，例如，turbo码、低密度奇偶校验码ldpc码、重复累积码ra码等。其中，ra码可以采用类似turbo码的编码结构，也可以采用ldpc码的迭代译码算法，使得ra码具备了编码实现简单、译码复杂度低的优点。
3.相关技术中，ra码的编码步骤主要是由码率为1/q的重复、交织、组合和累加组成。而申请人发现，由于实际应用中信道经常受到噪声干扰，相关技术中的信道编码技术在接收侧可能无法得到全部正确的信息序列，抗突发错误能力较弱。并且，在通信系统相干解调时，从接收信号中提取的载波信号存在两种可能的相位，即0相和π相，解调结果与发端的基带信号同相或反相，容易造成系统的初始相位模糊现象。


技术实现要素：

4.本技术旨在至少在一定程度上解决相关技术中的技术问题之一。
5.为此，本技术的第一个目的在于提出一种分组编码方法，该方法先以待编码的整个数据块为周期进行重复处理，对重复处理输出的每一个序列分别交织，使得交织深度更小，更大限度的实现了信息位的分散化，再把交织处理输出的序列分成若干组，各组之间独立编码，得到若干可以独立调制和发送的短码码块，从而具备更强的抗突发错误能力，并且在通信系统相干解调时，根据调制方式对每个短码码块进行差分处理，可以克服初相模糊问题。
6.本技术的第二个目的在于提出一种分组编码的装置。
7.本技术的第三个目的在于提出一种非临时性计算机可读存储介质。
8.为达上述目的，本技术的第一方面实施例提出了一种分组编码方法，包括以下步骤：
9.获取待编码的比特序列，并以所述待编码的比特序列的长度n为周期，将所述待编码的比特序列重复l次，以得到l个比特序列，其中，l和n是正整数；
10.将每个比特序列输入至预设的l个交织器中对应的交织器进行交织；
11.从交织后的序列中依次取出k乘j个比特位，构造k个j维的第一向量，并分别对每个所述第一向量进行线性分组码编码，以输出k个m维的第二向量，其中，所述k、j和 m是正整数，且kj≤ln；
12.根据预设的调制机制对所述k个第二向量依次进行差分处理和调制，并将调制后获得的调制信号发送至接收端。
13.可选地，在本技术的一个实施例中，所述的分组编码方法中，所述交织器的参数
14.可选地，在本技术的一个实施例中，所述的分组编码方法，通过以下公式对每个所述第一向量进行线性分组码编码：
15.r
k
＝g
k
c
k
16.其中，r
k
是k个所述第二向量中的任一第二向量，c
k
是k个所述第一向量中的任一第一向量，g是小于等于k的正整数，g
k
是第k次编码对应的线性分组码的生成矩阵，所述g
k
为 m
×
j维的稀疏矩阵。
17.可选地，在本技术的一个实施例中，所述的分组编码方法中，所述根据预设的调制机制对所述k个第二向量依次进行差分处理和调制，包括：
18.若预设的调制机制是差分调制，则对所述k个第二向量依次进行差分调制；
19.若预设的调制机制是非差分调制，则对所述k个第二向量依次进行差分编码，将所述 k个第二向量转换为k个相对码向量后，依次对所述k个相对码向量进行非差分调制。
20.可选地，在本技术的一个实施例中，根据所述的分组编码方法，通过以下公式对所述 k个第二向量进行差分编码：
[0021][0022]
其中，是第二向量的任一比特位，是相对码向量与对应的比特位，m＝ 0,1
…
m
‑
1，初始值是预设的任意值。
[0023]
为达上述目的，本技术的第二方面实施例提出了本发明基于一种分组编码装置，包括以下模块：
[0024]
重复模块，用于获取待编码的比特序列，并以所述待编码的比特序列的长度n为周期，将所述待编码的比特序列重复l次，以得到l个比特序列，其中，l和n是正整数；
[0025]
交织模块，用于将每个比特序列输入至预设的l个交织器中对应的交织器进行交织；
[0026]
分组编码模块，用于从交织后的序列中依次取出k乘j个比特位，构造k个j维的第一向量，并分别对每个所述第一向量进行线性分组码编码，以输出k个m维的第二向量，其中，所述k、j和m是正整数，且kj≤ln；
[0027]
调制模块，用于根据预设的调制机制对所述k个第二向量依次进行差分处理和调制，并将调制后获得的调制信号发送至接收端。
[0028]
可选地，本在申请的一个实施例中，所述的分组编码装置中，所述交织器的参数
[0029]
可选地，在本技术的一个实施例中，所述的分组编码装置，所述分组编码模块具体用于通过以下公式对每个所述第一向量进行线性分组码编码：
[0030]
r
k
＝g
k
c
k
[0031]
其中，r
k
是k个所述第二向量中的任一第二向量，c
k
是k个所述第一向量中的任一第一向量，k是小于等于k的正整数，g
k
是第k次编码对应的线性分组码的生成矩阵，所述g
k
为 m
×
j维的稀疏矩阵。
[0032]
可选地，在本技术的一个实施例中，所述的分组编码装置通过调制模块将信号进行差分处理，所述调制模块，具体用于：
[0033]
若预设的调制机制是差分调制，则对所述k个第二向量依次进行差分调制；
[0034]
若预设的调制机制是非差分调制，则对所述k个第二向量依次进行差分编码，将所述 k个第二向量转换为k个相对码向量后，依次对所述k个相对码向量进行非差分调制。
[0035]
本技术的实施例提供的技术方案至少带来以下有益效果：本技术先以待编码的整个数据块为周期进行重复处理，对重复处理输出的每一个序列分别交织，使得交织深度更小，更大限度的实现了信息位的分散化，再把交织处理输出的序列分成若干组，各组之间独立编码，得到若干可以独立调制和发送的短码码块，从而具备更强的抗突发错误能力，并且在通信系统相干解调时，根据调制方式对每个短码码块进行差分处理，可以克服初相模糊问题。
[0036]
为了实现上述实施例，本技术第三方面实施例还提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中的分组编码方法和装置。
[0037]
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
[0038]
本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0039]
图1为本技术实施例提出的一种分组编码方法的流程图；
[0040]
图2为本技术实施例提出的一种数字通信系统框图；
[0041]
图3为本技术实施例提出的一种分组编码装置的结构示意图。
具体实施方式
[0042]
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0043]
下面参考附图描述本发明实施例所提出的一种分组编码的方法和装置。
[0044]
图1为本技术实施例提出的一种分组编码方法的流程图，如图1所示，该方法包括以下步骤：
[0045]
步骤101，获取待编码的比特序列，并以待编码的比特序列的长度n为周期，将待编码的比特序列重复l次，以得到l个比特序列，其中，l和n是正整数。
[0046]
在本技术一个实施例中，若待编码的数据块的码块长度为n，即该待编码比特序列为 b0,b1…
b
n
‑1，则以该待编码的比特序列的长度n为周期，将该待编码的比特序列重复l 次，获得l个该序列，进而可构成序列(b0,b1…
b
n
‑1,b0,b1…
b
n
‑1……
b0,b1…
b
n
‑1)。其中，l和n可以是预先设置的任意正整数。
[0047]
步骤102，将每个比特序列输入至预设的l个交织器中对应的交织器进行交织。
[0048]
在本技术的一个实施例中，预设交织器的参数即交织器1的参数交织器2的参数以此类推，共设置与重复后的序列数对应的l个交织器。进一步的，将l个比特序列分别经过l个交织器中
对应的交织器进行交织，打乱每个序列中元素的顺序，得到交织后的信息序列。比如，以第一个序列(b0,b1…
b
n
‑1)而言，输入至交织器1进行交织后的序列是
[0049]
需要说明的是，这l个交织器的交织顺序可以根据实际需要进行设置，比如，可以将 l个交织器的交织顺序设置为互不相同，也可以将其中若干个交织器的交织顺序设置为相同。进而，将每个序列输入至对应的交织器进行l次交织后，输出长度为l乘以n的序列：
[0050]
步骤103，从交织后的序列中依次取出k乘j个比特位，构造k个j维的第一向量，并分别对每个第一向量进行线性分组码编码，以输出k个m维的第二向量，其中，k、j 和m是正整数，且kj≤ln；
[0051]
在本技术的一个实施例中，从交织后的序列中的第一比特位开始依次取出k乘j个比特，并舍弃之后多余的ln
‑
kj个比特，从而可以得到k组，每组j个比特的序列，再根据取出的分组后的比特构造k个j维第一向量，其中，第一向量可以表示为：的分组后的比特构造k个j维第一向量，其中，第一向量可以表示为：举例而言，根据第一组的j个比特构造出第一个第一向量，其中，是第一组中的j个比特。
[0052]
进一步的，再分别对每个第一向量进行线性分组码编码，输出k个m维的第二向量，其中，第二向量可以表示为比如，第一个第二向量可以表示为r1是对c1进行线性分组码编码后得到的，分组编码后r1的维数由j 维转换为m维。
[0053]
作为其中一种可能的实现方式，可以通过以下公式对每个第一向量进行线性分组码编码：
[0054]
r
k
＝g
k
c
k
[0055]
其中，r
k
是k个所述第二向量中的任一第二向量，c
k
是k个所述第一向量中的任一第一向量，k是小于等于k的正整数，即，通过该公式依次对每个第一向量进行分组编码，得到对应的第二向量，其中，g
k
是第k次编码对应的线性分组码的生成矩阵，即对第k个第一向量进行编码时生成本次的线性分组码的矩阵，g
k
是m
×
j维稀疏矩阵，举例而言，如以下矩阵所示，该矩阵中数值为0的元素数目远远多于非0元素的数目，该矩阵中的元素即为编码时的线性分组码。
[0056][0057]
由该矩阵可知，第一向量经过线性分组码编码后，向量的维数由j维转换为m维。
[0058]
需要说明的是，g
k
的维数可以根据编码需要进行设置，比如，m与j可以设置为m大于j、等于j或小于j，从而可以根据需要调整编码后的第二向量的维数。
[0059]
步骤104，根据预设的调制机制对k个第二向量依次进行差分处理和调制，并将调
制后获得的调制信号发送至接收端。
[0060]
在本技术的一个实施例中，如果预设调制器的调制机制采用的是差分调制，则对k个第二向量r
k
直接逐个进行调制；如果预设的调制机制采用的是非差分调制，则首先对k个向量r
k
逐个进行差分编码，变换成k个相对码向量其中其中其中，rmk是第二向量的任一比特位，amk是相对码向量与rmk对应的比特位，m＝0,1
…
m
‑
1，初始值是预设的任意值,再逐个对相对码a
k
进行非差分调制。需要说明的是，本技术通过各组之间独立编码，得到若干可以独立调制和发送的短码码块，在经过调制后的每个调制信号都可以作为一个突发单元来传送，信道传输过程即使有的突发单元出现强干扰，在接收侧，通过联合解调解码这k个调制信号，也能得到全部正确的信息序列。
[0061]
综上所述，本技术实施例的分组编码方法，先以待编码的整个数据块为周期进行重复处理，对重复处理输出的每一个序列分别交织，使得交织深度更小，更大限度的实现了信息位的分散化，再把交织处理输出的序列分成若干组，各组之间独立编码，得到若干可以独立调制和发送的短码码块，从而具备更强的抗突发错误能力，并且在通信系统相干解调时，根据调制方式对每个短码码块进行差分处理，可以克服初相模糊问题。
[0062]
为了更加清楚的说明本技术分组编码方法的具体实现过程，下面结合图2，以一个具体的实施例进行详细描述:
[0063]
如图2所示，本技术提出的数字通信系统包括发送侧的编码器和调制器，接收侧的解调器和解码器。
[0064]
其中，发送侧的编码器采用上述实施例描述的分组编码方法，每次输入n个比特的信息序列，如果调制器为差分调制，则输出k个m维向量r
k
，如果调制器为非差分调制，则输出k个m 1维相对码向量a
k
。调制器可将这k个向量序列转换为k个调制信号向量，再通过信道发送。由于信道通常受到噪声干扰，在接收侧，解调器和解码器使用接收信号估计发送的信息序列。
[0065]
在本技术的一种非限制性示例中，选择参数n＝4800，l＝14，j＝128，m＝32，k＝512。
[0066]
首先输入码块长度n＝4800的待编码比特序列(b0,b1…
b
n
‑1)，然后是对所述待编码比特序列的分组编码过程，包括以下步骤：
[0067]
步骤1，将待编码比特序列以整个数据块为周期重复l＝14次： (b0,b1…
b
n
‑1,b0,b1…
b
n
‑1,
…
b0,b1…
b
n
‑1)。
[0068]
步骤2，对步骤1重复输出的14个序列分别经过参数为步骤2，对步骤1重复输出的14个序列分别经过参数为的交织器，π
l
的元素是随机产生的n个0到n
‑
1之间不重复的整数，交织后的信息序列：这14个交织器的交织顺序可以根据实际需要进行设置，比如，可以将l个交织器的交织顺序设置为互不相同，14次交织后输出长度为67200(＝14
×
4800)的序列：
[0069]
步骤3，在本实施例中从步骤2交织后的序列中依次取出k组每组j个比特，即512 组每组128个比特，共取出kj即65536个比特，放弃最后多余的ln
‑
kj即1664个比特，构造k个
j维即512个128维信息位向量j维即512个128维信息位向量
[0070]
分别对每个信息位向量c
k
进行(j，m)线性分组码编码，本实施例中线性分组码采用随机生成的稀疏矩阵，矩阵中数值为0的元素数目远远多于非0元素的数目。例如第k次线性分组码的生成矩阵g
k
每行每列各有少量元素为1，其余为0。
[0071][0072]
第k次编码输入为信息位向量c
k
，输出为m维向量，
[0073]
r
k
＝g
k
·
c
k
[0074]
k次编码一共输出k个m维即512个32维向量，一共16384个比特。
[0075]
需要说明的是，g
k
的维数可以根据编码需要进行设置，比如，m与j可以设置为m大于j、等于j或小于j，从而可以根据需要调整编码后的第二向量的维数。
[0076]
步骤4，差分处理。数字通信系统可采用的调制方法包括但不限于差分相干二进制相移键控(dbpsk)和最小频移键控(msk)，其中前者为一种差分调制，后者为一种非差分调制。如果采用dbpsk调制，则对步骤3编码输出的k个即512个向量r
k
直接逐个进行调制；如果采用msk调制，则首先对k个向量r
k
逐个进行差分编码，变换成k个相对码向量其中初始值可以任意设定, 再逐个对相对码a
k
进行msk调制。
[0077]
在本技术中不论采取哪种调制方法，通过自带的差分特性或增加差分编码，使调制信号的相位并不直接代表基带信号，前后码元的相对相位才决定信息符号，所以只要传输没有差错，即使存在初相模糊，仍然能得到正确的原始数据。
[0078]
在本技术中还通过仿真验证可知，该编码方法能够克服相位模糊，虽然编码输出是多个短码码块，但这些短码内各比特之间的关联长度比较长，通过迭代译码，能充分利用全部码块内各比特之间的关联性以提高译码准确度，并且还充分利用了突发信道的特征。系统解调门限可达到1.4～1.5db，优于常用的信道编码方案。
[0079]
为了实现上述实施例，本技术还提出了一种分组编码的装置，
[0080]
图3为本技术实施例所提出的一种分组编码装置的结构示意图。
[0081]
如图3所示，该分组编码装置包括重复模块100、交织模块200、分组编码模块300、调制模块400。
[0082]
其中，重复模块100，用于获取待编码的比特序列，并以所述待编码的比特序列的长度 n为周期，将所述待编码的比特序列重复l次，以得到l个比特序列，其中，l和n是正整数；
[0083]
交织模块200，用于将每个比特序列输入至预设的l个交织器中对应的交织器进行交织；
[0084]
分组编码模块300，用于从交织后的序列中依次取出k乘j个比特位，构造k个j维的
第一向量，并分别对每个所述第一向量进行线性分组码编码，以输出k个m维的第二向量，其中，所述k、j和m是正整数，且kj≤ln；
[0085]
调制模块400，用于根据预设的调制机制对所述k个第二向量依次进行差分处理和调制，并将调制后获得的调制信号发送至接收端。
[0086]
可选地，本在申请的一个实施例中，所述的分组编码装置中，所述交织器的参数所述l个交织器的交织顺序可以根据实际需要进行设置，比如，可以将l个交织器的交织顺序设置为互不相同，也可以将其中若干个交织器的交织顺序设置为相同。
[0087]
可选地，在本技术的一个实施例中，所述的分组编码装置，所述分组编码模块具体用于通过以下公式对每个所述第一向量进行线性分组码编码：
[0088]
r
k
＝g
k
c
k
[0089]
其中，r
k
是k个第二向量中的任一第二向量，c
k
是k个第一向量中的任一第一向量， k是小于等于k的正整数，g
k
是第k次编码对应的线性分组码的生成矩阵，g
k
为m
×
j维的稀疏矩阵。
[0090]
综上所述，本技术实施例的分组编码装置，先以待编码的整个数据块为周期进行重复处理，对重复处理输出的每一个序列分别交织，使得交织深度更小，更大限度的实现了信息位的分散化，再把交织处理输出的序列分成若干组，各组之间独立编码，得到若干可以独立调制和发送的短码码块，从而具备更强的抗突发错误能力，并且在通信系统相干解调时，根据调制方式对每个短码码块进行差分处理，可以克服初相模糊问题。
[0091]
为了实现上述实施例，本发明还提出一种非临时性计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现本技术第一方面实施例所述的一种分组编码方法
[0092]
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
[0093]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0094]
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本技术的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本技术的实施例所属技术领域的技术人员所理解。
[0095]
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用
于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
[0096]
应当理解，本技术的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。
[0097]
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
[0098]
此外，在本技术各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
[0099]
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在本技术的范围内可以对上述实施例进行变化、修改、替换和变型。