一种倍频栅极驱动电路及其倍频控制方法与流程

1.本发明涉及功率半导体器件驱动控制技术领域，特别是涉及一种倍频栅极驱动电路及其倍频控制方法。


背景技术：

2.受单个功率半导体器件，如金属氧化物场效应晶体管(mosfet)、绝缘栅双极晶体管(igbt)的功率容量和成本限制，多器件并联方案是目前大功率设备中的主流技术方案。但是该技术方案只能实现功率等级提升，无法满足光伏、电机驱动、开关电源等诸多领域对高频化的需求。
3.为了实现高功率高频率，目前常用的技术方案是采用碳化硅(sic)功率器件替代传统器件，但是sic器件成本高，价格是相同功率容量si器件的10倍以上，且sic器件驱动保护技术尚不成熟，系统可靠性难以保证。


技术实现要素：

4.针对上述问题，本发明提供了一种能够在不增加驱动芯片数量和功率半导体器件成本的情况下，实现系统倍频输出的倍频栅极驱动电路和倍频控制方法。
5.为实现上述目的，本发明提供了如下方案：
6.一种倍频栅极驱动电路，至少包括一个栅极驱动电路；所述栅极驱动电路包括两个串接于驱动芯片和负载之间的且带有反并联二极管的mosfet；
7.其中，第一个mosfet用于驱动或阻断所述驱动芯片的输出信号；所述第一个mosfet的栅极用于输入第一控制脉冲信号，所述第一个mosfet的漏极连接于所述驱动芯片的驱动输出端，所述第一个mosfet的源极连接所述负载的驱动输入端；
8.第二个mosfet用于基于所述第一个mosfet的输出信号控制所述负载导通或关断；所述第二个mosfet的栅极用于输入第二控制脉冲信号，所述第二个mosfet漏极的同时连接于所述第一个mosfet的源极和所述负载的驱动输入端，所述第二个mosfet的源极同时连接于所述驱动芯片的参考地端和所述负载的接地端。
9.可选的，所述栅极驱动电路的数量与所述负载中的功率半导体器件的数量保持一致；其中，所述负载中包括一个或者多个功率半导体器件，并当所述功率半导体器件的数量为多个时，所述功率半导体器件之间的连接关系为并联。
10.可选的，当所述栅极驱动电路为多个时，所述栅极驱动电路之间为并联连接，且每个所述栅极驱动电路仅连接一个独立的所述功率半导体器件。
11.可选的，所述第一个mosfet和所述第二个mosfet的耐压等级均大于所述负载所用的驱动电压，所述第一个mosfet和所述第二个mosfet的电流均大于所述驱动芯片的最大输出电流。
12.一种倍频栅极驱动电路的倍频控制方法，其特征在于，包括：
13.通过控制主控制脉冲信号、第一控制脉冲信号和第二控制脉冲信号，使系统在不
增加负载开关频率的基础上，根据系统要求实现开关频率频次或者最大n倍开关频次的系统输出；
14.其中，所述主控制脉冲信号输入到驱动芯片中，所述第一控制脉冲信号和所述第二控制脉冲信号均输入到同一栅极驱动电路中；所述第一控制脉冲信号和第二控制脉冲信号的频率相同，所述第一控制脉冲信号和第二控制脉冲信号的相位相反。
15.可选的，控制信号的组数、所述栅极驱动电路的数量、所述负载中的功率半导体器件的数量保持一致；所述控制信号包括主控制脉冲信号、第一控制脉冲信号和第二控制脉冲信号。
16.可选的，所述主控制脉冲信号为占空比可变的方波脉冲信号，所述主控制脉冲信号的频率与期望的系统输出频率一致。
17.可选的，控制所述第一控制脉冲信号的占空比与所述主控制脉冲信号的占空比相同，控制所述第二控制脉冲信号的占空比为1减去所述主控制脉冲信号的占空比，控制所述第一控制脉冲信号的频率为所述主控制脉冲信号的频率相同，控制所述第二控制脉冲信号的频率为所述主控制脉冲信号的频率相同，以实现开关频率频次的系统输出。
18.可选的，控制第n个栅极驱动电路的所述第一控制脉冲信号的相位滞后于所述主控制脉冲信号的n
‑
1个周期，控制所述第一控制脉冲信号的频率为所述主控制脉冲信号的n分之一，以实现最大n倍开关频次的系统输出；所述周期为所述主控制脉冲信号的周期；n表示栅极驱动电路的个数，n为正整数，n≥1。
19.根据本发明提供的具体实施例，本发明公开了以下技术效果：
20.与现有技术相比，本发明所述的倍频控制方法，可以根据系统不同工况要求，实现开关频率频次和最大并联器件数量倍开关频次的系统输出，在提高电路复用能力的同时提高系统输出频率，可以极大降低电路中无源器件体积，有利于系统的小型化。
附图说明
21.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
22.图1是传统栅极驱动电路的典型连接方式示意图；
23.图2是传统栅极驱动控制方法的控制效果示意图；
24.图3是本发明倍频栅极驱动电路的第一实施例示意图；
25.图4是本发明倍频栅极驱动电路的第二实施例示意图；
26.图5是本发明倍频栅极驱动电路的控制效果示意图；
27.图6是本发明倍频栅极驱动电路采用倍频控制方法的控制效果示意图。
具体实施方式
28.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本发明保护的范围。
29.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
30.参照图1～2，图1为传统栅极驱动电路的典型连接方式，对应的图2为传统栅极驱动控制方法的控制效果。图中驱动芯片的供电电压为vcc，当驱动芯片输入控制信号pulse由0v升高到高电平vcc时，驱动芯片输出引脚go和vee间的电压也由0v升高至驱动电压vg，驱动半导体器件开通，输出电压由母线电压vdc降至0v。当驱动芯片输入控制信号pulse由高电平vcc降至0v时，驱动芯片输出引脚go和vee间的电压也由高电平驱动电压vg降至0v，驱动半导体器件关断，输出电压由0v升高到母线电压vdc。采用传统的栅极驱动电路及驱动控制方法，半导体器件的开关频率与输出频率一致。
31.如图3所示，本发明提供了一种倍频栅极驱动电路，至少包括一个栅极驱动电路，该栅极驱动电路包括两个串接于驱动芯片和负载之间的且带有反并联二极管的场效应晶体管(mosfet)。其中，第一个mosfet用于驱动或阻断驱动芯片的输出信号，其栅极g1用于输入第一控制脉冲信号pulse1，漏极d1连接于驱动芯片的驱动输出端go，源极s1连接于负载的驱动输入端；第二个mosfet用于基于第一个mosfet的输出信号控制负载可靠导通或关断，其栅极g2用于输入第二控制脉冲信号pulse2，漏极d2同时连接于第一个mosfet的源极s1和负载的驱动输入端，源极s2同时连接于驱动芯片的参考地端vee和负载的接地端。
32.栅极驱动电路的数量与负载中功率半导体器件的数量保持一致；负载包括一个或者多个功率半导体器件；当栅极驱动电路为多个时，栅极驱动电路之间为并联连接，功率半导体器件之间也为并联连接，且每个栅极驱动仅连接一个独立的功率半导体器件。图4所示负载为两个并联的igbt，故配置有两个栅极驱动电路。
33.本实施例所述的第一个mosfet和第二个mosfet的耐压等级大于负载所用的驱动电压，其电流大于驱动芯片的最大输出电流。
34.本实施例所述的驱动芯片，可以是高边驱动芯片、低边驱动芯片、半桥、全桥、三相驱动芯片。
35.本实施例所述的负载，是多个功率半导体器件并联的负载，并联数量可以是n个，n为任意整数。
36.本实施例所述的功率半导体器件为半导体器件，可以是mosfet和igbt。
37.本实施例还提供了一种倍频控制方法，用于配合上述倍频栅极驱动电路，具体包括：
38.通过控制主控制脉冲信号、第一控制脉冲信号和第二控制脉冲信号，可以使系统在不增加功率半导体器件开关频率的基础上，根据系统要求实现开关频率频次和最大n倍开关频次的系统输出。本实施例所述的系统是指功率半导体器件所在系统，可以是光伏、电机驱动、开关电源等系统。
39.主控制脉冲信号输入到驱动芯片中，第一控制脉冲信号和第二控制脉冲信号均输入到同一栅极驱动电路中；第一控制脉冲信号和第二控制脉冲信号的频率相同，第一控制脉冲信号和第二控制脉冲信号的相位相反。
40.例如第n个栅极驱动电路，本实施例包括驱动芯片输入的主控制脉冲信号pulse的控制，并联负载中第n个功率半导体器件对应的第n个栅极驱动电路的第一个mosfet的第一
控制脉冲信号pulse1_n的控制和第n个栅极驱动电路的第二个mosfet的第二控制脉冲信号pulse2_n的控制，使系统在不增加功率半导体器件开关频率的基础上，根据系统要求实现开关频率频次和最大n倍开关频次的系统输出。
41.其中，控制信号的组数、所述栅极驱动电路的数量、所述负载中的功率半导体器件的数量保持一致；所述控制信号包括主控制脉冲信号、第一控制脉冲信号和第二控制脉冲信号。
42.主控制脉冲信号为占空比可变的方波脉冲信号，其频率与期望的系统输出频率一致。
43.进一步地，控制所述第一控制脉冲信号的占空比与所述主控制脉冲信号的占空比相同，控制所述第二控制脉冲信号的占空比为1减去所述主控制脉冲信号的占空比，控制所述第一控制脉冲信号的频率为所述主控制脉冲信号的频率相同，控制所述第二控制脉冲信号的频率为所述主控制脉冲信号的频率相同，以实现开关频率频次的系统输出。
44.进一步地，控制第n个栅极驱动电路的所述第一控制脉冲信号的相位滞后于所述主控制脉冲信号的n
‑
1个周期，控制所述第一控制脉冲信号的频率为所述主控制脉冲信号的n分之一，以实现最大n倍开关频次的系统输出；所述周期为所述主控制脉冲信号的周期；n表示栅极驱动电路的个数，n为正整数，n≥1。
45.参见图5
‑
6为基于图4所述两器件并联负载栅极驱动电路的控制效果。控制信号包括驱动芯片输入的主控制脉冲信号pulse，并联负载中第1个功率半导体器件对应的栅极驱动电路的第一个mosfet的第一控制脉冲信号pulse1_1和其栅极驱动电路中第二个mosfet的第二控制脉冲信号pulse2_1，并联负载中第2个功率半导体器件对应的栅极驱动电路的第一个mosfet的第一控制脉冲信号pulse1_2和其栅极驱动电路中第二个mosfet的第二控制脉冲信号pulse2_2。
46.参见图5为所述倍频栅极驱动电路不开启倍频控制的控制方法和控制效果。当驱动芯片输入的主控制脉冲信号pulse由0v升高到高电平vcc时，驱动芯片输出引脚go和vee间的电压也由0v升高至驱动电压vg，同时倍频栅极驱动电路的第一控制脉冲信号pulse1_1和第一控制脉冲信号pulse1_2对应的也从0v升高到高电平vcc，倍频栅极驱动电路的第二控制脉冲信号pulse2_1和第二控制脉冲信号pulse2_2对应的从vcc降至0v，用以保证给igbt提供足够的门极驱动电压，此时可以驱动两个功率半导体器件同时开通，输出电压由母线电压vdc降至0v。
47.当驱动芯片输入的主控制脉冲信号pulse由高电平vcc降至0v时，驱动芯片输出引脚go和vee间的电压也由高电平驱动电压vg降至0v，同时倍频栅极驱动电路的第一控制脉冲信号pulse1_1和第一控制脉冲信号pulse1_2对应的也从vcc降低至0v，倍频栅极驱动电路的第二控制脉冲信号pulse2_1和第二控制脉冲信号pulse2_2对应的从0上升至vcc，此时可以保证两个igbt可靠关断。由此可以得到两个igbt的驱动波形和输出电压波形，功率半导体器件的开关频率与输出频率一致。
48.图6为倍频栅极驱动电路开启倍频控制的控制方法和控制效果。驱动芯片输入的主控制脉冲信号pulse是不采用倍频驱动效果时的2倍，当驱动芯片输出的第一个驱动脉冲信号到来时，并联负载中的第一个igbt开通，第二个igbt关断，该阶段控制第一控制脉冲信号pulse1_1输出高电平vcc，第一控制脉冲信号pulse1_2对应输出低电平0v，第二控制脉冲
信号pulse2_1和第二控制脉冲信号pulse2_2输出电平分别与第一控制脉冲信号pulse1_1和第一控制脉冲信号pulse1_2反相。当驱动芯片输出的第二个驱动脉冲信号到来时，并联负载中的第一个igbt关断，第二个igbt开通，该阶段控制第一控制脉冲信号pulse1_1输出低电平0v，第一控制脉冲信号pulse1_2对应输出高电平vcc，第二控制脉冲信号pulse2_1和第二控制脉冲信号pulse2_2输出电平分别与pulse1_1和pulse1_2反相。由此可以得到两个igbt的驱动波形和输出电压波形，在不改变两个igbt开关频率的情况下，系统输出频率提高至原来的2倍。
49.本发明涉及功率半导体器件驱动控制领域，公开了一种用于多器件并联的倍频栅极驱动电路和倍频控制方法。倍频栅极驱动电路包括两个串接于驱动芯片和负载之间的带有反并联二极管的场效应晶体管(mosfet)，第一个mosfet驱动或阻断驱动芯片的输出信号，由pulse1_n控制；第二个mosfet基于所述第一个mosfet的输出信号控制负载可靠导通和关断，由pulse2_n控制。基于倍频栅极驱动电路，倍频控制方法通过控制驱动芯片输入脉冲信号pulse、pulse1_n、pulse2_n，使系统在不增加功率半导体器件开关频率的基础上，根据系统根据要求实现开关频率频次和最大n倍开关频次的系统输出。由于本发明所用mosfet封装体积小，可以不改变并联系统中驱动芯片和功率器件的使用种类和数量，极大的减少器件成本和布线面积；本发明所述倍频控制方法，可以根据系统不同工况要求，实现开关频率频次和最大并联器件数量倍开关频次的系统输出，在提高电路复用能力的同时提高系统输出频率，可以极大降低电路中无源器件体积，有利于系统的小型化。
50.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
51.本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。