光接收元件、成像元件和成像装置的制作方法

技术特征：
1.一种成像元件，包括：像素阵列部，其包括构造成对入射光执行光电转换的多个像素，其中所述像素包括构造成对入射光执行光电转换的基板，和信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。2.根据权利要求1所述的成像元件，其中在所述像素中形成两个信号提取部。3.根据权利要求1所述的成像元件，其中在所述像素中形成一个信号提取部。4.根据权利要求1所述的成像元件，其中在所述像素中形成三个以上的信号提取部。5.根据权利要求1所述的成像元件，其中所述信号提取部在所述像素和与所述像素相邻的另一像素之间共享。6.根据权利要求1所述的成像元件，其中所述电压施加部在所述像素与所述像素相邻的另一像素之间共享。7.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电压施加部的p型半导体区域以及作为所述电荷检测部的n型半导体区域，所述n型半导体区域形成为包围所述p型半导体区域。8.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电荷检测部的n型半导体区域以及作为所述电压施加部的p型半导体区域，所述p型半导体区域形成为包围所述n型半导体区域。9.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电荷检测部的第一n型半导体区域和第二n型半导体区域以及作为所述电压施加部的p型半导体区域，所述p型半导体区域形成在夹于第一n型半导体区域和第二n型半导体区域之间的位置。10.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电压施加部的第一p型半导体区域和第二p型半导体区域以及作为所述电荷检测部的n型半导体区域，所述n型半导体区域形成在夹于第一p型半导体区域和第二p型半导体区域之间的位置。11.根据权利要求1所述的成像元件，其中电压被施加到所述基板中的所述入射面侧。12.根据权利要求1所述的成像元件，其中所述像素还包括构造成反射从所述入射面入射在所述基板上的光的反射构件，所述反射构件形成在所述基板的与入射面相对那侧的表面上。13.根据权利要求1所述的成像元件，其中所述信号载流子包括电子。14.根据权利要求1所述的成像元件，其中所述信号载流子包括空穴。15.根据权利要求1所述的成像元件，其中所述像素还包括构造成会聚光并使光入射在所述基板上的透镜。16.根据权利要求1所述的成像元件，其中所述像素还包括构造成遮挡入射光的像素间遮光部，所述像素间遮光部在所述基板的入射面上形成在像素端部处。17.根据权利要求1所述的成像元件，其中所述像素还包括构造成贯通所述基板的至少一部分并遮挡入射光的像素分离区域，所述像素分离区域在所述基板内形成在像素端部处。
18.根据权利要求1所述的成像元件，其中所述基板包括电阻大于或等于500[ωcm]的p型半导体基板。19.根据权利要求1所述的成像元件，其中所述基板包括电阻大于或等于500[ωcm]的n型半导体基板。20.一种成像装置，包括：像素阵列部，其包括构造成对入射光执行光电转换的多个像素；和信号处理部，其构造成基于从所述像素输出的信号计算到对象的距离信息，其中所述像素包括构造成对入射光执行光电转换的基板，和信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

技术总结
本技术涉及特性改善的光接收元件、成像元件和成像装置。根据本发明的光接收元件包括片上透镜；配线层；和配置在所述片上透镜和所述配线层之间的半导体层。所述半导体层包括被施加第一电压的第一电压施加部，被施加不同于第一电压的第二电压的第二电压施加部，配置在第一电压施加部周围的第一电荷检测部，和配置在第二电压施加部周围的第二电荷检测部。所述配线层包括具有构造成供给第一电压的第一电压施加配线、构造成供给第二电压的第二电压施加配线和反射构件的至少一个层。在平面图中，所述反射构件被设置为与第一电荷检测部或第二电荷检测部重叠。例如，本技术可以适用于构造成测量距离的光接收元件。成测量距离的光接收元件。成测量距离的光接收元件。


技术研发人员：佐野拓也
受保护的技术使用者：索尼半导体解决方案公司
技术研发日：2018.01.05
技术公布日：2021/12/6