一种多值存储器的校准电路、校准方法和编程方法与流程

1.本发明涉及存储器领域，特别涉及一种多值存储器的校准电路、校准方法和编程方法。


背景技术：

2.典型的存储器如相变存储器、阻变存储器等，主要是通过调整器件的阻值来存储和记录数据。近些年来，通过对这类阻变式的存储器进行研究，在原有的高低阻值区间内，已经逐渐开发出了可以控制调节产生多个阻值的技术，这就意味着这类新型存储器可以从原有的单值存储转变为多值存储。新型存储器相比于传统的存储器，在存储信息的方式上存在一些差异。
3.因此，如何通过合理的外围电路设计，从而使存储器拥有多值写入和读出的能力，也是一个需要研究的方向。在传统的设计方法中，会默认存储器具有良好的写入线性特性，如图1所示，在进行写入时，默认在器件上加载的电学时间长度t与阻值的变化是基本成线性变化，多值存储器的阻值范围为r
l
～r
h
。那么，在写入时，只要控制固定的时间，就可以得到期望的阻值。因为存储器的线性度较好，读出的电路也比较简单。但是，新型存储器在制造过程中，因为材料特性不可控，也可能出现写入线性特性比较差的情形，如图2所示。在图2所示的情况下，再通过控制通电时间去得到电阻变化，相邻电阻之间的阻值的间隔是不相等的，这样会导致读出时判断存储阻值非常困难。
4.为了使得每一个阻值的间隔相等，一种可行的方法是引入参考可变电阻r，参考图3所示，参考可变电阻r的变化间隔相等，每一次将参考可变电阻r设置为目标编程阻值，那么通过灵敏放大器sa比较后，多值存储器r
memory
的阻值也是目标编程阻值，并且多值存储器r
memory
相邻阻值之间的间隔阻值是相等的。但是实际上，因为灵敏放大器自身的延迟(t
sa
)，以及反馈线路的延迟(t
d
)，会造成编程时间的“过冲”，导致存储器电阻会超过目标编程阻值。如图3和图4所示，原本在t
m
时刻得到的电阻r
m
，因为延迟(t
sa
t
d
)的原因，关断编程开关需要到t
m1
时刻，此时多值存储器电阻已经变化成为r
m1
，r
m1
与r
m
存在差值(差值可以称为过冲阻值)，其中，t
m1
‑
t
m
＝t
sa
t
d
。因此，需要额外的校准电路来消除过冲阻值。


技术实现要素：

5.本发明提供了一种多值存储器的校准电路、校准方法和编程方法，以解决多值存储器在编程模式下存在过冲阻值的技术问题。
6.为解决上述技术问题，本发明提供了一种多值存储器的校准电路，所述校准电路包括多值存储器、参考可变电阻、灵敏放大器、编程开关、读开关、电流通路模块、逻辑控制模块和非易失性存储器，所述灵敏放大器包括第一输入端、第二输入端和输出端；
7.所述多值存储器的一端与所述编程开关连接，另一端与所述灵敏放大器的第一输入端连接，所述多值存储器的一端还与所述读开关连接；
8.所述编程开关与所述读开关并联，所述编程开关用于开启或关闭所述多值存储器
和所述参考可变电阻的编程模式，所述读开关用于开启或关闭所述多值存储器和所述参考可变电阻的读模式；
9.所述参考可变电阻的一端与所述编程开关连接，另一端与所述灵敏放大器的第二输入端连接，所述参考可变电阻的一端还与所述读开关连接；
10.所述灵敏放大器的第一输入端和第二输入端分别与所述电流通路模块连接，所述电流通路模块用于控制和调节所述灵敏放大器的输入信号；所述灵敏放大器的输出端与所述逻辑控制模块连接；
11.所述逻辑控制模块用于控制所述编程开关和所述读开关的开合状态；
12.所述逻辑控制模块与所述非易失性存储器连接，所述非易失性存储器用于存储校准结果。
13.可选的，所述多值存储器能够存储n位数据，所述n为大于或等于2的整数，所述多值存储器的阻值范围为r
l
～r
h
，所述多值存储器的阻值范围被均分为2
n
‑
1个间隔，每个间隔的阻值为r
int
，所述r
int
＝(r
h
‑
r
l
)/(2
n
‑
1)。
14.可选的，所述参考可变电阻的阻值范围为(r
l
‑
r
int
)～(r
h
r
int
)，所述参考可变电阻的阻值范围被均分为(2
n
‑
1)*(2
m
‑
1) 2*(2
m
‑
1)个间隔，所述m为大于或等于1的整数，每个间隔的阻值为r
int_v
，所述r
int_v
＝(r
h
‑
r
l
)/((2
n
‑
1)*(2
m
‑
1) 2*(2
m
‑
1))。
15.可选的，所述逻辑控制模块中存储有预设的校准程序，所述预设的校准程序中包括编程使能信号，所述编程使能信号和所述灵敏放大器的输出信号分别输入同一个与逻辑模块中，所述与逻辑模块的输出信号用于控制所述编程开关的开合状态。
16.可选的，所述电流通路模块包括第一mos管和第二mos管；所述第一mos管的栅极和所述第二mos管的栅极用于输入预设的控制信号，所述第一mos管的漏极与所述多值存储器的另一端连接，所述第一mos管的源极与所述第二mos管的源极连接，所述第二mos管的漏极与所述参考可变电阻的另一端连接。
17.本发明还提供了一种多值存储器的校准方法，所述校准方法利用上述任一项所述的一种多值存储器的校准电路进行校准，所述校准方法包括以下步骤：
18.s1、将所述参考可变电阻的阻值设置为第一阻值；
19.s2、闭合所述编程开关，断开所述读开关，使所述校准电路进入编程模式；
20.s3、以所述第一阻值为目标编程阻值，对所述多值存储器进行编程操作，使所述多值存储器的阻值变为第二阻值，所述第二阻值大于所述第一阻值；
21.s4、断开所述编程开关，闭合所述读开关，使所述校准电路进入读模式；
22.s5、将所述参考可变电阻当前的阻值增加一个间隔阻值得到增加后的阻值；
23.s6、判断所述增加后的阻值是否小于所述第二阻值，如果是，则返回至步骤s5；如果否，则执行s7；
24.s7、将所述增加后的阻值与所述第一阻值之间的差值作为所述第一阻值对应的校准结果，并存储所述第一阻值和所述校准结果之间的对应关系。
25.可选的，所述第一阻值等于r
l
r
int
，其中，所述r
l
为所述多值存储器的最小阻值，所述r
int
为所述多值存储器每个间隔的阻值。
26.可选的，步骤s7之后还包括以下步骤：
27.s8、将所述参考可变电阻的当前阻值增加r
int
并作为更新后的第一阻值；
28.s9、重复步骤s2～s7，得到更新后的第一阻值对应的校准结果；
29.s10、重复步骤s8～s9，直到计算出r
h
对应的校准结果。
30.本发明还提供了一种多值存储器的编程方法，所述编程方法包括以下步骤：
31.利用上述步骤s1～s10对上述任一项一种多值存储器的校准电路进行校准；
32.获取初始目标编程电阻；
33.确定所述初始目标编程电阻对应的校准结果；
34.将所述初始目标编程电阻与其对应的校准结果之间的差值作为最终目标编程电阻；
35.根据所述最终目标编程电阻对所述多值存储器进行编程操作。
36.本发明提供的一种多值存储器的校准电路、校准方法和编程方法，可以先对多值存储器的各阻值进行校准，确定各阻值对应的校准结果，校准结果即过冲阻值，当多值存储器完成校准流程后再进入编程模式写入数据，在写入数据的时候，可以将参考可变电阻的阻值减去对应的过冲阻值作为目标编程阻值，这样可以消除多值存储器在编程模式下存在过冲阻值的技术问题。
附图说明
37.图1是理想状态下多值存储器的阻值与电学时间长度t之间的关系示意图。
38.图2是非理想状态下多值存储器的阻值与电学时间长度t之间的关系示意图。
39.图3是现有技术中利用参考可变电阻进行编程的电路结构示意图。
40.图4是非理想状态下多值存储器的阻值与电学时间长度t之间的关系示意图。
41.图5是本发明一实施例提供的利用参考可变电阻进行编程的电路结构示意图。
42.图6是本发明一实施例提供的利用参考可变电阻进行编程的电路结构示意图。
43.图7是本发明一实施例提供的利用参考可变电阻进行编程的电路结构示意图。
44.图8是本发明一实施例提供的利用参考可变电阻进行编程的电路结构示意图。
45.图9是本发明一实施例提供的一种多值存储器的校准方法的流程示意图。
46.图10是本发明一实施例提供的一种多值存储器的校准方法的流程示意图。
具体实施方式
47.为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的一种多值存储器的校准电路、校准方法和编程方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
48.如图5所示，本发明的主要思路为，如果每次将参考可变电阻等分后作为编程目标阻值，多值存储器阻值会有“过冲”现象，那么如果每次将参考可变电阻的阻值有意下调一些，将r
m
下调为r
m2
，如果调整阻值δr下调合理，那么经过延迟后，可以在t
m
时刻恰好关闭编程开关，那么此时多值存储器的阻值便是理想的电阻值r
m
。
49.如图4所示，本发明的一个前提假设是，在编程写入时，多值存储器r
memory
在r
m
阻值附近，阻值相对于时间的变化是准线性的。即可以认为从r
m
过冲到r
m1
和从r
m2
过冲到r
m
的延迟时间相等。
50.如图6所示，本实施例提供了一种多值存储器的校准电路，所述校准电路包括多值
存储器r
memory
、参考可变电阻r、灵敏放大器sa、编程开关s
prog
、读开关s
read
、电流通路模块、逻辑控制模块和非易失性存储器(nvm，non
‑
volatile memory)，所述灵敏放大器sa包括第一输入端、第二输入端和输出端；所述多值存储器r
memory
的一端与所述编程开关s
prog
连接，另一端与所述灵敏放大器sa的第一输入端连接，所述多值存储器r
memory
的一端还与所述读开关s
read
连接；所述编程开关s
prog
与所述读开关s
read
并联，所述编程开关s
prog
用于开启或关闭所述多值存储器r
memory
和所述参考可变电阻r的编程模式，所述读开关s
read
用于开启或关闭所述多值存储器r
memory
和所述参考可变电阻r的读模式；所述参考可变电阻r的一端与所述编程开关s
prog
连接，另一端与所述灵敏放大器sa的第二输入端连接，所述参考可变电阻r的一端还与所述读开关s
read
连接；所述灵敏放大器sa的第一输入端和第二输入端分别与所述电流通路模块连接，所述电流通路模块用于控制和调节所述灵敏放大器的输入信号；所述灵敏放大器sa的输出端与所述逻辑控制模块连接；所述逻辑控制模块用于控制所述编程开关s
prog
和所述读开关s
read
的开合状态；所述逻辑控制模块与所述非易失性存储器连接，所述非易失性存储器用于存储校准结果。
51.图6中的v
read
表示读通路上的电压，s
prog
表示写通路上的电压，t
sa
表示灵敏放大器自身的延迟，t
d
表示反馈线路的延迟，program表示写相关的控制指令，read表示读相关的控制指令。
52.本实施例提供的一种多值存储器的校准电路，可以先对多值存储器的各阻值进行校准，确定各阻值对应的校准结果，校准结果即过冲阻值，当多值存储器完成校准流程后再进入编程模式写入数据，在写入数据的时候，可以将参考可变电阻的阻值减去对应的过冲阻值作为目标编程阻值，这样可以消除多值存储器在编程模式下存在过冲阻值的技术问题。其中，一个阻值的校准流程包括一个编程模式和一个读模式。
53.可选的，所述多值存储器能够存储n位数据，所述n为大于或等于2的整数，所述多值存储器的阻值范围为r
l
～r
h
，所述多值存储器的阻值范围被均分为2
n
‑
1个间隔，每个间隔的阻值为r
int
，所述r
int
＝(r
h
‑
r
l
)/(2
n
‑
1)。将多值存储器的阻值范围均分划分，方便计算和制造多值存储器。本实施例中对多值存储器阻值的划分是基于二进制存储技术进行的一种优选划分方式。在其它实施例中，多值存储器的阻值范围可以被分为任意间隔。
54.可选的，所述参考可变电阻的阻值范围为(r
l
‑
r
int
)～(r
h
r
int
)，所述参考可变电阻的阻值范围被均分为(2
n
‑
1)*(2
m
‑
1) 2*(2
m
‑
1)个间隔，所述m为大于或等于1的整数，每个间隔的阻值为r
int_v
，所述r
int_v
＝(r
h
‑
r
l
)/((2
n
‑
1)*(2
m
‑
1) 2*(2
m
‑
1))。其中，“/”表示除号，“*”表示乘号。理论上m越大，校准的结果越精确。将参考可变电阻的阻值范围均分划分，方便计算和完成校准过程。
55.可选的，如图8所示，所述逻辑控制模块中存储有预设的校准程序，所述预设的校准程序中包括编程使能信号prog_en，所述编程使能信号prog_en和所述灵敏放大器的输出信号sa
out
分别输入同一个与逻辑模块中，所述与逻辑模块的输出信号用于控制所述编程开关的开合状态。编程使能信号prog_en和读使能信号read_en都是逻辑控制模块输出的。在校准流程中，利用灵敏放大器的输出信号控制编程开关的开合状态，可以在灵敏放大器的输出信号发生翻转时，参考可变电阻增加的阻值作为本次的校准结果，这样得到的校准结果更加准确。
56.可选的，如图7所示，所述电流通路模块包括第一mos管(图7中左侧的mos管)和第
二mos管(图7中右侧的mos管)；所述第一mos管的栅极和所述第二mos管的栅极用于输入预设的控制信号，所述第一mos管的漏极与所述多值存储器的另一端连接，所述第一mos管的源极与所述第二mos管的源极连接，所述第二mos管的漏极与所述参考可变电阻的另一端连接。设置第一mos管和第二mos管可以调节放大器的输入信号，进而调节放大器的输出结果。
57.基于与上述一种多值存储器的校准电路相同的技术构思，本实施例还提供了一种多值存储器的校准方法，所述校准方法利用上述任一项所述的一种多值存储器的校准电路进行校准，如图9所示，所述校准方法包括以下步骤：
58.s1、将所述参考可变电阻的阻值设置为第一阻值；
59.s2、闭合所述编程开关，断开所述读开关，使所述校准电路进入编程模式；
60.s3、以所述第一阻值为目标编程阻值，对所述多值存储器进行编程操作，使所述多值存储器的阻值变为第二阻值，所述第二阻值大于所述第一阻值；
61.s4、断开所述编程开关，闭合所述读开关，使所述校准电路进入读模式；
62.s5、将所述参考可变电阻当前的阻值增加一个间隔阻值得到增加后的阻值；
63.s6、判断所述增加后的阻值是否小于所述第二阻值，如果是，则返回至步骤s5；如果否，则执行s7；
64.s7、将所述增加后的阻值与所述第一阻值之间的差值作为所述第一阻值对应的校准结果，并存储所述第一阻值和所述校准结果之间的对应关系。在实际应用时，也可以存储参考可变电阻上调的位数，上调一个间隔阻值即上调一位，调整位数乘以r
int_v
即所述校准结果。
65.本实施例提供的一种多值存储器的校准方法，可以先对多值存储器的各阻值进行校准，确定各阻值对应的校准结果，校准结果即过冲阻值，当多值存储器完成校准流程后再进入编程模式写入数据，在写入数据的时候，可以将参考可变电阻的阻值减去对应的过冲阻值作为目标编程阻值，这样可以消除多值存储器在编程模式下存在过冲阻值的技术问题。
66.可选的，所述第一阻值等于r
l
r
int
，其中，所述r
l
为所述多值存储器的最小阻值，所述r
int
为所述多值存储器每个间隔的阻值。本实施例提供的一种多值存储器的校准方法，可以对多值存储器的任一个阻值进行校准，例如对阻值r
l
r
int
进行校准。
67.可选的，步骤s7之后还包括以下步骤：
68.s8、将所述参考可变电阻的当前阻值增加r
int
并作为更新后的第一阻值；
69.s9、重复步骤s2～s7，得到更新后的第一阻值对应的校准结果；
70.s10、重复步骤s8～s9，直到计算出r
h
对应的校准结果。
71.本实施例提供的一种多值存储器的校准方法，可以按照r
l
r
int
、r
l
2r
int
、r
l
3r
in
、
……
、r
h
的顺序对各值进行校准，各值之间间隔均为r
in
，可以提高校准的效率。
72.基于与上述一种多值存储器的校准电路相同的技术构思，本实施例还提供了一种多值存储器的编程方法，所述编程方法包括以下步骤：
73.利用上述步骤s1～s10对上述任一项一种多值存储器的校准电路进行校准；
74.获取初始目标编程电阻；
75.确定所述初始目标编程电阻对应的校准结果；
76.将所述初始目标编程电阻与其对应的校准结果之间的差值作为最终目标编程电
阻；
77.根据所述最终目标编程电阻对所述多值存储器进行编程操作。
78.本实施例提供的一种多值存储器的编程方法，可以先对多值存储器的各阻值进行校准，确定各阻值对应的校准结果，校准结果即过冲阻值，当多值存储器完成校准流程后再进入编程模式写入数据，在写入数据的时候，可以将参考可变电阻的阻值减去对应的过冲阻值作为目标编程阻值，这样可以消除多值存储器在编程模式下存在过冲阻值的技术问题。
79.作为具体的一个实施例，如图4、图7、图8和图10所示，假设n＝3，m＝3，即存储器的位数为3比特。参考可变电阻划分成49 14＝63个间隔作为校准调节值。
80.最低阻值r
l
为多值存储器r
memory
的初始值，可以不用校准。可以先从最低阻值的相邻阻值(r
l
r
int
)开始校准，参考可变电阻r的阻值r
m
也配置成(r
l
r
int
)，此时，逻辑控制模块输出的编程使能信号prog_en有效，控制信号ctrl有效，使得写通路开关开启，进入写模式，r
memory
开始编程，阻值上升，并最终会停留在比(r
l
r
int
)稍高的位置，即r
m1
的位置。灵敏放大器sa的翻转使得写通路开关断开，编程结束。
81.然后逻辑控制模块输出的读使能信号read_en有效使得读通路开关开启，进入读模式，逻辑控制模块每一次将r的阻值提升r
int_v
，一直到灵敏放大器的输出再次翻转，即r
memory
的阻值等于r的阻值，逻辑控制模块会记录阻值提升的次数，并将该值写入非易失性存储器。至此，一次校准流程结束。一次校准流程包括一次写入过程和一次读过程。
82.然后进入第二次校准，将r调整为下一个目标校准阻值，可以将r设置成(r
l
2*r
int
)，重复之前的操作，一直到最高阻值r
h
为止。
83.校准流程结束后，当多值存储器的存储器单元需要写入某一个阻值r
mk
时，可以从非易失性存储器中读出记录值，并将该值代表的阻值变化δr在参考可变电阻中减去，即此时参考可变电阻的阻值设置为(r
mk
‑
δr)，然后进行写入操作。这样，存储器单元的阻值在编程后会达到r
mk
，不会产生过冲阻值。
84.综上所述，本发明提供的一种多值存储器的校准电路、校准方法和编程方法，可以先对多值存储器的各阻值进行校准，确定各阻值对应的校准结果，校准结果即过冲阻值，当多值存储器完成校准流程后再进入编程模式写入数据，在写入数据的时候，可以将参考可变电阻的阻值减去对应的过冲阻值作为目标编程阻值，这样可以消除多值存储器在编程模式下存在过冲阻值的技术问题。
85.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明的保护范围。