半导体封装方法及半导体封装结构与流程

1.本技术涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。


背景技术：

2.目前，在封装过程中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，被称为mcm(英文全称：multi-chip module，中文名称：多芯片模块封装结构)。mcm具有体积小，可靠性高，高性能和多功能化等优势。
3.随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐。
4.然而，如何进一步减小芯片封装体的体积是本领域有待解决的一个难题。


技术实现要素：

5.本技术的一个方面提供一种半导体封装方法，其包括：
6.在第一待封装裸片的正面形成第一保护层；
7.在第二待封装裸片的正面形成第二保护层，且将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层层叠固定在所述第二待封装裸片的正面，所述第二保护层远离所述第二待封装裸片的一面与所述第一保护层远离所述第一待封装裸片的一面平齐；
8.将叠设的所述第一待封装裸片和所述第二待封装裸片贴装于载板上，所述第一待封装裸片和所述第二待封装裸片的背面均朝上，正面均朝向所述载板；
9.形成包封层，所述包封层形成在所述第二待封装裸片的背面以及露出的所述载板上。
10.可选的，所述在第二待封装裸片的正面形成第二保护层，且将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层层叠固定在所述第二待封装裸片的正面中，所述半导体封装方法包括：
11.在所述第二待封装裸片的正面施加所述第二保护层；
12.初步加热所述第二保护层后，将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层施加到所述第二待封装裸片的正面的预定位置；
13.继续加热所述第二保护层，所述第二保护层受热固化，所述第一待封装裸片随着所述第二保护层固化到所述第二待封装裸片的正面。
14.可选的，所述初步加热的时间为30秒～60秒，温度为80度～120度；所述继续加热的时间为1小时～4小时，温度为190度～200度。
15.可选的，在将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层层叠固定在所述第二待封装裸片的正面之前，所述半导体封装方法包括：研磨所述第一待封装裸片的背面；和/或，
16.在第二待封装裸片的正面形成第二保护层之前，所述半导体封装方法包括：研磨所述第二待封装裸片的背面。
17.可选的，在形成所述包封层之后，所述半导体封装方法包括：
18.剥离所述载板，露出所述第一待封装裸片和所述第二待封装裸片的正面。
19.可选的，在露出所述第一待封装裸片和所述第二待封装裸片的正面之后，所述半导体封装方法包括：
20.在所述第一保护层上形成第一保护层开口，所述第一保护层开口位于所述第一待封装裸片的焊垫处；
21.在所述第二保护层上形成第二保护层开口，所述第二保护层开口位于所述第二待封装裸片的焊垫处；
22.在所述第一待封装裸片和所述第二待封装裸片的正面形成再布线结构，所述再布线结构通过所述第一保护层开口与所述第一待封装裸片上的焊垫电连接、通过第二保护层开口与所述第二待封装裸片上的焊垫电连接。
23.可选的，在将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层层叠固定在所述第二待封装裸片的正面之后，将所述第一待封装裸片和所述第二待封装裸片贴装于载板上之前，所述半导体封装方法包括：
24.在所述第一保护层上与所述第一待封装裸片的焊垫相对应的位置处形成第一保护层开口、以及在所述第二保护层上与所述第二待封装裸片的焊垫相对应的位置处形成第二保护层开口。
25.可选的，在所述第一保护层上与所述第一待封装裸片的焊垫相对应的位置处形成第一保护层开口、以及在所述第二保护层上与所述第二待封装裸片的焊垫相对应的位置处形成第二保护层开口之后，所述半导体封装方法包括：
26.在所述第一保护层开口内填充第一导电介质，使得所述第一导电介质与所述第一待封装裸片的正面的焊垫电连接、以及在所述第二保护层开口内填充第二导电介质，使得所述第二导电介质与所述第二待封装裸片的正面的焊垫电连接。
27.可选的，在形成所述包封层之后，所述半导体封装方法包括：
28.剥离所述载板，露出所述第一待封装裸片和所述第二待封装裸片的正面；
29.在所述第一待封装裸片和所述第二待封装裸片的正面形成再布线结构，所述再布线结构通过所述第一导电介质与所述第一待封装裸片上的焊垫电连接、通过所述第二导电介质与所述第二待封装裸片上的焊垫电连接。
30.本技术的另一个方面提供一种半导体封装结构，其包括：
31.包封层，设有内凹的多个腔体；
32.层叠设置的第一裸片和第二裸片，所述第一裸片和第二裸片均位于所述腔体内，且所述第二裸片的背面朝向所述腔体的底部，所述第一裸片的背面朝向所述第二裸片的正面；
33.第一保护层，形成于所述第一裸片的正面，且所述第一保护层上形成有第一保护层开口，所述第一保护层开口位于所述第一裸片正面的焊垫对应位置处；
34.第二保护层，形成于所述第二裸片的正面，且所述第二保护层上形成有第二保护层开口，所述第二保护层开口位于所述第二裸片正面的焊垫对应位置处，所述第一裸片通
过所述第二保护层固定于所述第二裸片的正面，且所述第二保护层远离所述第二裸片的一面与所述第一保护层远离所述第一裸片的一面平齐；
35.再布线结构，形成于所述第一裸片和所述第二裸片的正面，用于将所述第一裸片和所述第二裸片的正面的焊垫引出。
36.可选的，所述第一裸片的投影位于所述第二裸片的外周缘之内。
37.可选的，所述第一裸片的数量为多个，多个所述第一裸片平铺于所述第二裸片的正面，且多个所述第一裸片的投影均位于所述第二裸片的外周缘之内。
38.本技术实施例提供的上述半导体封装方法及半导体封装结构，一方面通过第一裸片和第二裸片叠设的紧凑结构，而实现减小整体占用空间的有益效果，另一方面，直接通过第二保护层固定第一裸片于第二裸片的正面，而避免了使用粘接层来固定第一裸片，从而减薄了整体的层结构的厚度，而更进一步实现减小整体占用空间的有益效果，本技术的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
附图说明
39.图1是根据本技术一实例性实施例提出的半导体封装方法的流程图。
40.图2(a)-图2(s)是根据本技术一示例性实施例中半导体封装方法的工艺流程图。
41.图3是根据本技术一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构的结构示意图。
具体实施方式
42.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
43.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。除非另作定义，本技术使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本技术说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
44.根据本技术的各个实施例，提供了一种半导体封装方法。在封装过程中，在第一待封装裸片的正面形成第一保护层；在第二待封装裸片的正面形成第二保护层，且将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层层叠固定在所述第二待封装裸片的正面，所述第二保护层远离所述第二待封装裸片的一面与所述第一保护层远离
所述第一待封装裸片的一面平齐；将正面形成所述第一保护层的所述第一待封装裸片、以及正面形成第二保护层的第二待封装裸片贴装于载板上，所述第一待封装裸片和所述第二待封装裸片的背面均朝上，正面均朝向所述载板；形成包封层，所述包封层形成在所述第二待封装裸片的背面以及露出的所述载板上。本技术的半导体封装方法，一方面通过第一裸片和第二裸片叠设的紧凑结构，而实现减小整体占用空间的有益效果，另一方面，直接通过第二保护层固定第一裸片于第二裸片的正面，而避免了使用粘接层来固定第一裸片，从而减薄了整体的层结构的厚度，而更进一步实现减小整体占用空间的有益效果，本技术的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。另外，本技术的上述实施方式，通过将正面形成第一保护层的第一待封装裸片、以及正面形成第二保护层的第二待封装裸片贴装于载板上，之后对第一待封装裸片和第二待封装裸片进行包封，由于第一保护层和第二保护层的存在，使得第一待封装裸片和第二待封装裸片在包封之前，第一待封装裸片的表面已经具有一层第一保护层、第二待封装裸片的表面已经具有一层第二保护层，所以在包封结束后，无需再在整个包封结构上形成一层保护层，简化了工艺流程，节约了封装成本。本技术的半导体封装方法应用于mcm，具有显著的优势。
45.如图1、图2(a)-图2(s)和图3所示，本技术提供一种半导体封装方法及半导体封装结构。
46.图1是根据本技术一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤：
47.步骤101：在第一待封装裸片的正面形成第一保护层；
48.步骤102：在第二待封装裸片的正面形成第二保护层，且将正面形成有所述第一保护层的所述第一待封装裸片通过所述第二保护层层叠固定在所述第二待封装裸片的正面，所述第二保护层远离所述第二待封装裸片的一面与所述第一保护层远离所述第一待封装裸片的一面平齐；
49.步骤103：将叠设的所述第一待封装裸片和所述第二待封装裸片贴装于载板上，所述第一待封装裸片和所述第二待封装裸片的背面均朝上，正面均朝向所述载板；
50.步骤104：形成包封层，所述包封层形成在所述第二待封装裸片的背面以及露出的所述载板上。
51.本实施例中的上述半导体封装方法所形成的半导体封装结构，一方面通过第一裸片和第二裸片叠设的紧凑结构，而实现减小整体占用空间的有益效果，另一方面，直接通过第二保护层固定第一裸片于第二裸片的正面，而避免了使用粘接层来固定第一裸片，从而减薄了整体的层结构的厚度，而更进一步实现减小整体占用空间的有益效果，本技术的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
52.在本实施例中，在步骤101中，在第一待封装裸片的正面形成第一保护层，所述第一保护层可以在将半导体晶圆切割成多个第一待封装裸片之前形成在半导体晶圆的正面上，之后再对半导体晶圆进行切割，得到正面形成有第一保护层的第一待封装裸片。当然可以理解的是，在工艺允许的情况下，还可以将半导体晶圆切割成第一待封装裸片后，在每个第一待封装裸片正面形成第一保护层，具体根据实际的情况选择。
53.如图2(a)所示，第一半导体晶圆100的正面即对应第一待封装裸片201的正面具有第一绝缘层2011和第一焊垫2012，第一焊垫2012用于和外界进行电连接。第一待封装裸片
201的正面即第一待封装裸片201的活性面。
54.如图2(b)所示，在第一半导体晶圆100的正面即对应第一待封装裸片201的正面形成第一保护层202。
55.第一保护层202采用绝缘材料，如聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole)等中的一种或几种。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。第一保护层202可以通过层压(lamination)、涂覆(coating)、印刷(printing)等方式形成在第一半导体晶圆上。温度、压力、时间范围随着材料不同而不同，不同材料的固化条件不同。
56.接续，如图2(c)所示，在完成形成在第一保护层202的步骤后，研磨第一半导体晶圆100的背面即对应第一待封装裸片201的背面，以减薄第一待封装裸片201的厚度，从而减薄了最终的整体的封装结构的厚度，而更进一步实现减小整体占用空间的有益效果。
57.之后，如图2(d)所示，再将形成有第一保护层202的第一半导体晶圆100沿着切割道进行切割，得到多个形成有第一保护层202的第一待封装裸片201。切割工艺可以用机械切割也可以用激光切割。
58.形成有第一保护层202的第一待封装裸片201的结构图如图2(e)所示，图中的第一待封装裸片201的正面仍具有第一绝缘层和第一焊垫，但为了方便接续的工艺流程的展示，没有在图中标注出来。通过上述步骤形成的第一待封装裸片201为具有特定功能的待封装裸片，第一待封装裸片201优选为薄型、体积较小的待封装裸片。
59.在步骤102之前，即在第二待封装裸片201’的正面形成第二保护层202’之前，所述半导体封装方法包括：研磨第二待封装裸片201’的背面。
60.具体地，如图2(f)所示，第二半导体晶圆100’的正面即对应第二待封装裸片201’的正面具有第二绝缘层2011’和第二焊垫2012’，第二焊垫2012’用于和外界进行电连接。第二待封装裸片201’的正面即第二待封装裸片201’的活性面。
61.接续，如图2(g)所示，研磨第二半导体晶圆100’的背面即对应第二待封装裸片201’的背面，以减薄第二待封装裸片201’的厚度，从而减薄了最终的整体的封装结构的厚度，而更进一步实现减小整体占用空间的有益效果。
62.之后，如图2(h)所示，再将第二半导体晶圆100’沿着切割道进行切割，得到多个的第二待封装裸片201’。切割工艺可以用机械切割也可以用激光切割。
63.形成的第二待封装裸片201’的结构图如图2(i)所示，图中的第二待封装裸片201’的正面仍具有第二绝缘层和第二焊垫，但为了方便接续的工艺流程的展示，没有在图中标注出来。
64.在步骤102中，如图2(j)所示，具体地，包括：
65.在第二待封装裸片201’的正面施加第二保护层202’。第二保护层202’采用绝缘材料，如聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole)等中的一种或多种。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。第二保护层202’可以通过层压(lamination)、涂覆(coating)、印刷(printing)等方式形成在第二待封装裸片201’上。
66.初步加热第二保护层202’后，将正面形成有第一保护层202的第一待封装裸片201通过第二保护层202’施加到第二待封装裸片201’的正面的预定位置。由于初步加热后的第
二保护层202’的粘度首先会减小，而且此时的第二保护层202’具有很强的流动性，因此，将第一待封装裸片201放置在第二待封装裸片201’的正面的预定位置，通过施压能够将原来在第一待封装裸片201与第二待封装裸片201’之间的初步加热的第二保护层202’挤走并围绕在第一待封装裸片201的周围。
67.接续，继续加热第二保护层202’，随着加热的进行，第二保护层202’受热固化，所述第一待封装裸片201随着所述第二保护层202’固化到第二待封装裸片201’的正面。
68.需要说明的是，初步加热的时间和温度是根据第二保护层202’的材料的具体种类决定的，一般规则为：初步加热的温度为低于第二保护层202’的材料的固化温度。
69.根据第二保护层202’的材料在固化过程中的流变学特征，第二保护层202’的材料的粘度由于温度的升高而减小，当温度升高到固化温度以上时，第二保护层202’的材料产生分子之间的交联，从而使粘度增高，选取初步加热温度时应低于并能可控制的在固化温度以下。
70.在将正面形成有第一保护层202的第一待封装裸片201施加到第二待封装裸片201’的正面的预定位置之后就可以将温度升高到第二保护层202’的材料的固化温度或以上，不同材料的固化热力学特性是不同的，具体加热的时间是根据材料的固化热力学的数据确定，加热温度为高于固化温度的某温度，加热时间为将第二保护层202’加热到加热温度所对应的完全固化的时间，一般来讲加热温度越高材料完全交联的所需时间越短，即固化时间越短。
71.在本实施例中，所述初步加热的时间为30秒～60秒，温度为80度～120度。所述继续加热的时间为1小时～4小时，温度为190度～200度。
72.在本实施例中，第一待封装裸片201的数量为一个，第一待封装裸片201的投影均位于第二待封装裸片201’的外周缘之内。但不限于此，第一待封装裸片201的数量也可以为多个，多个的数量平铺于第二待封装裸片201’的正面，且多个第一待封装裸片201的投影均位于第二待封装裸片201’的外周缘之内。
73.在本实施例中，第一待封装裸片201的厚度小于第二待封装裸片201’的厚度。由于在制作过程中，第一待封装裸片201是通过第一保护层202固定在第二待封装裸片201’上的，而通过设置第一待封装裸片201的厚度小于第二待封装裸片201’的厚度，以使第二待封装裸片201’能够在第一待封装裸片201通过第一保护层202固定在第二待封装裸片201’上时，提供更好的支撑。此外，还利于最终的整体的封装结构占用空间的减小。
74.如图2(j)所示，第二保护层202’远离第二待封装裸片201’的一面与第一保护层202远离第一待封装裸片201的一面平齐，以保证接续将叠设的第一待封装裸片201和第二待封装裸片201’贴装在载板上时，整个贴装面是一个平面。
75.由上可知，将第一待封装裸片201层叠到第二待封装裸片201’的步骤和在第二待封装裸片201’形成第二保护层202’的步骤是同步进行的。
76.在完成步骤102之后，进入在步骤103之前，所述半导体封装方法包括：
77.步骤1025：如图2(k)所示，在第一保护层202上与第一待封装裸片201的焊垫相对应的位置处形成第一保护层开口2021，每个第一保护层开口2021至少对应位于第一待封装裸片201的焊垫或者从焊垫引出的线路上，使得第一待封装裸片201正面的焊垫或者从焊垫引出的线路从第一保护层开口2021暴露出来；以及，在第二保护层202’上与第二待封装裸
片201’的焊垫相对应的位置处形成第二保护层开口2021’，每个第二保护层开口2021’至少对应位于第二待封装裸片201’的焊垫或者从焊垫引出的线路上，使得第二待封装裸片201’正面的焊垫或者从焊垫引出的线路从第二保护层开口2021’暴露出来。
78.如果第一保护层202材料是激光反应性材料，可以采用激光图形化的方式形成第一保护层开口2021；如果第一保护层202材料是光敏材料，则可以采用光刻图形化方式形成第一保护层开口2021。第一保护层开口2021的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。上述内容同样适用于第二保护层202’，在此不再累述。
79.步骤1026：如图2(l)所示，在第一保护层开口2021中填充第一导电介质203，使得第一导电介质203与第一待封装裸片201的焊垫电连接，第一导电介质203在第一保护层开口2021中形成竖直的连接结构，使得将第一待封装裸片201表面的焊垫延伸至第一保护层202的表面；以及，在第二保护层开口2021’中填充第二导电介质203’，使得第二导电介质203’与第二待封装裸片201’的焊垫电连接，第二导电介质203’在第二保护层开口2021’中形成竖直的连接结构，使得将第二待封装裸片201’表面的焊垫延伸至第二保护层202’的表面。
80.在一些实施例中，也可以不在第一保护层开口中填充第一导电介质、以及第二保护层开口中填充第二导电介质，而使在形成有第一保护层的第一待封装裸片、以及形成有第二保护层的第二待封装裸片贴装在所述载板上之后，多个第一保护层开口、以及第二保护层开口仍呈中空状态。
81.在步骤103中，如图2(m)所示，将叠设的第一待封装裸片201和第二待封装裸片201’通过粘接层(图中未标示)贴装于载板200上，第一待封装裸片201和第二待封装裸片201’的背面均朝上，正面均朝向载板200。粘接层用以粘结第一待封装裸片和第二待封装裸片，粘接层可采用易剥离的材料，以便在后续工序中，将载板和第一待封装裸片以及第二待封装裸片剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。
82.在其他实施例中，粘接层可采用两层结构，热分离材料层和裸片附着层，热分离材料层粘贴在载板200上，在加热时会失去黏性，进而能够从载板200上剥离下来，而裸片附着层采用具有粘性的材料层，可以用于粘贴第一待封装裸片和第二待封装裸片。而第一待封装裸片和第二待封装裸片从载板200剥离开来后，可以通过化学清洗方式去除其上的裸片附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层。
83.如图2(m)所示，将层叠组合的第一待封装裸片201和第二待封装裸片201’，按照预定的排布位置放置在载板200上，为了方便表达，图中仅示出了一个层叠组合的第一待封装裸片201和第二待封装裸片201’，实际上载板200上有多个层叠组合的第一待封装裸片201和第二待封装裸片201’按照预定的位置排布。
84.可以理解的是，一次封装过程中，第一待封装裸片和第二待封装裸片均可以是多个，即在载板200上同时贴装多个层叠组合的第一待封装裸片和第二待封装裸片，进行封装，并在完成封装后，再切割成多个封装体；一个封装体可以包括一个或多个层叠组合的第一待封装裸片和第二待封装裸片，而一个或多个层叠组合的第一待封装裸片和第二待封装裸片的位置可以根据实际产品的需要进行自由设置。
85.接续，在步骤104中，将包封层204覆盖在载板200上，且形成在第二待封装裸片201’的背面、以及露出的粘接层上。如图2(n)所示，包封层204用于将载板200、第二待封装
裸片201’完全包封住，以重新构造一平板结构，以便在将载板200剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
86.在一实施例中，包封层204可采用层压环氧树脂膜或abf(ajinomoto buildup film)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(injection molding)、压模成型(compression molding)或转移成型(transfer molding)的方式形成。
87.包封层204包括与载板200相对的第一表面2041，基本上呈平板状，且与载板200的表面平行。包封层204的厚度可以通过对第一表面2041进行研磨或抛光来减薄，在一可选实施例中，包封层204的厚度可减薄至第一待封装裸片201和第二待封装裸片201’的背面。
88.在利用包封层204包封时，由于包封层在成型时需要高压成型，在此过程中包封材料容易渗透到载板200与第一待封装裸片201以及第二待封装裸片201’之间。通过本技术的实施例，在第一待封装裸片201外形成一层第一保护层202、以及在第二待封装裸片201’外形成一层第二保护层202’，第一保护层202和第二保护层202’能够防止包封材料渗透到第一待封装裸片201和第二待封装裸片201’的表面，而且即使包封材料有渗入，在与载板剥离之后，还可以通过化学方式或者研磨方式直接处理第一保护层202和第二保护层202’的表面，而不会直接接触到第一待封装裸片201和第二待封装裸片201’的正面，进而无法破坏第一待封装裸片201和第二待封装裸片201’的正面的电路结构。
89.在一实施例中，如图2(o)所示，由于载板200与第一待封装裸片201以及第二待封装裸片201’之间具有粘接层为热分离膜，可以通过加热的方式，使得粘接层在遇热后降低黏性，进而剥离载板200。通过加热粘接层剥离载板200的方式，能够将在剥离过程中对第一待封装裸片201和第二待封装裸片201’的损害降至最低。在其他实施例中，也可直接机械的剥离载板200。
90.载板200剥离后，暴露出了朝向载板200的包封层204的下表面、第一待封装裸片201和第二待封装裸片201’的正面。剥离载板200后，得到了包括第一待封装裸片201、第二待封装裸片201’、覆盖在第一待封装裸片201正面的第一保护层202、覆盖在第二待封装裸片201’正面的第二保护层202’、以及包封第一待封装裸片201背面的包封层204的平板结构。在形成的上述平板结构上，可以根据实际情况进行再布线等，使第一待封装裸片201和第二待封装裸片201’与外界形成电连接。
91.本技术的实施例中，在剥离了载板200之后，暴露出第一保护层202和第二保护层202’的表面，此时粘接层中裸片附着层还存在于第一保护层202和第二保护层202’的表面，而通过化学方式去除时，第一保护层202和第二保护层202’还能够保护第一待封装裸片201和第二待封装裸片201’的表面不受破坏。在完全去除粘接层后，如果之前渗入了包封材料时，还可以采用化学清洗或研磨的方式使得表面平整，有利于后面布线；而如果没有第一保护层202和第二保护层202’，则无法通过化学方式或者研磨的方式处理第一待封装裸片201和第二待封装裸片201’的表面，以免破坏第一待封装裸片201和第二待封装裸片201’的正面的电路。
92.接续，在第一待封装裸片201的保护层202上和第二待封装裸片201’的正面进行再布线，即形成再布线结构。第一待封装裸片201的正面和第二待封装裸片201’的正面均具有裸片内部电路的焊垫，通过在第一待封装裸片201的正面和第二待封装裸片201’的正面上进行再布线，可以将这些焊垫引出。形成再布线结构的步骤包括：如图2(p)所示，形成第一
再布线层206，形成于第一待封装裸片201的第一保护层202、第二待封装裸片201’的第二保护层202’的正面、以及露出的包封层204上，且通过第一保护层开口2021与第一待封装裸片201的焊垫电连接、以及第二保护层开口2021’与第二待封装裸片201’的焊垫电连接；图2(q)所示，在第一再布线层206形成第一导电凸柱208；之后，如图2(r)所示，在第一再布线层206和第一导电凸柱208的表面形成第一介电层207。形成的第一介电层207的厚度可以为刚刚露出第一导电凸柱208的表面；也可以将第一介电层207覆盖住包封层204、保护层202和第一再布线层206上的所有露出表面，之后再减薄至第一导电凸柱208的表面。在此过程中，再布线结构的导电部件包括第一再布线层206和第一导电凸柱208。
93.第一导电凸柱208的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸柱208与第一再布线层206电连接。具体地，可以通过光刻和电镀方式在第一再布线层206形成第一导电凸柱208。
94.在另一实施例中，可以在形成第一再布线层206之后，接续在第一再布线层206以及露出的保护层202和包封层204上形成第一介电层207，且第一介电层207具有第一开口，之后在所述第一介电层207的第一开口内形成与第一再布线层206电连接的第一导电凸柱208。在此过程中，再布线结构的导电部件包括第一再布线层206和第一导电凸柱208。
95.在又一实施例中，所述第一介电层的第一开口也可不被填充，即不形成与第一再布线层206电连接的第一导电凸柱208，使完成后的封装体的第一再布线层的焊垫或连接点从第一开口中露出。在此过程中，再布线结构的导电部件仅包括第一再布线层206。
96.在一实施例中，第一介电层207可通过层压(lamination)、成型(molding)或印刷(printing)的方式形成，优选采用环氧化合物。
97.进一步，在一实施例中，可在第一裸片和第二裸片的正面进行重复再布线，比如可以同样地方式在正面塑封层外形成第二再布线层或更多个再布线层，以实现产品的多层再布线。
98.在本实施例中，由于在保护层202上已经形成有保护层开口，在形成第一再布线层206时，至少可以直接看到保护层开口，因此形成第一再布线层206时能够更加准确的对位。
99.需要说明的是，在另一实施例中，也可以将步骤1025和步骤1026调整到剥离载板之后进行，即，在形成包封层、剥离载板之后，再在第一保护层上形成第一保护层开口、以及在第二保护层上形成第二保护层开口，然后在所述第一待封装裸片和所述第二待封装裸片的正面形成再布线结构，所述再布线结构通过所述第一保护层开口与所述第一待封装裸片上的焊垫电连接、通过第二保护层开口与所述第二待封装裸片上的焊垫电连接。可选的，可以先在第一保护层开口中填充第一导电介质、以及在第二保护层开口中填充第二导电介质，再形成再布线结构的第一再布线层。但不限于此，形成再布线结构的第一再布线层和在第一保护层开口中填充第一导电介质、以及第二保护层开口中填充第二导电介质，也可以在同一导电层形成工艺中形成。
100.接续，在成再布线结构的封装后，通过激光或机械切割方式将整个封装结构切割成多个封装体，即多个半导体封装结构，如图2(s)所示，形成的半导体封装结构的结构图如图3所示。
101.图3是根据本技术一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构的结构示意图。如图3所示，半导体封装结构包括：
102.包封层204，设有内凹的多个腔体；
103.层叠设置的第一裸片201和第二裸片201’，第一裸片201和第二裸片201’均位于所述腔体内，且第二裸片201’的背面朝向所述腔体的底部，第一裸片201的背面朝向第二裸片201’的正面；
104.第一保护层202，形成于第一裸片201的正面，且第一保护层202上形成有第一保护层开口，第一保护层开口位于第一裸片201正面的焊垫对应位置处；
105.第二保护层202’，形成于第二裸片201’的正面，且第二保护层202’上形成有第二保护层开口，第二保护层开口位于第二裸片201’正面的焊垫对应位置处，第一裸片201通过第二保护层202’固定于第二裸片201’的正面，且第二保护层202’远离第二裸片201’的一面与第一保护层202远离第一裸片201的一面平齐；
106.再布线结构，形成于第一裸片201和第二裸片201’的正面，用于将第一裸片201和第二裸片201’的正面的焊垫引出。
107.这样，本实施例的半导体封装结构，一方面通过第一裸片和第二裸片叠设的紧凑结构，而实现减小整体占用空间的有益效果，另一方面，直接通过第二保护层固定第一裸片于第二裸片的正面，而避免了使用粘接层来固定第一裸片，从而减薄了整体的层结构的厚度，而更进一步实现减小整体占用空间的有益效果，本技术的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
108.半导体封装结构中的所述第一裸片201的投影位于第二裸片201’的外周缘之内，以进一步实现减小整体占用空间的有益效果，本技术的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
109.在本实施例中，第一裸片201的数量为一个，但不限于此，第一裸片201的数量也可以为多个，多个的数量平铺于第二裸片201’的正面，且多个第一裸片201的投影均位于第二裸片201’的外周缘之内。
110.在本实施例中，第一裸片201的厚度h1小于第二裸片201’的厚度h1’。如上所述，由于在制作过程中，第一裸片201是通过第一保护层202固定在第二裸片201’上的，而通过设置第一裸片201的厚度h1小于第二裸片201’的厚度h1’，以使第二裸片201’能够在第一裸片201通过第一保护层202固定在第二裸片201’上时，提供更好的支撑。此外，还利于最终的整体的封装结构占用空间的减小。
111.在一些实施例中，所述再布线结构包括：第一再布线层206，形成于所述保护层202、第二裸片201’和露出的包封层204上，且通过保护层开口与第一裸片201的焊垫电连接；以及第一介电层207，形成于第一再布线层206以及露出的保护层202、第二裸片201’和包封层204上，且具有第一开口，所述第一介电层207的第一开口内设置有与第一再布线层206电连接的第一导电凸柱208。
112.在另一实施例中，所述再布线结构包括更多个再布线层，以实现产品的多层再布线。
113.在本技术中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
114.以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本技术保护的范围之内。