存储器件及其形成方法与流程

1.本发明涉及存储器领域，尤其涉及一种存储器件及其形成方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏区与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
3.为了提高存储结构的集成度，动态随机存取存储器(dram)中的晶体管通常采用沟槽型的晶体管结构。沟槽型的晶体管的具体结构一般包括：半导体衬底；位于所述半导体衬底中的有源区；位于所述有源区中的至少一个字线沟槽，位于所述字线沟槽中的埋入式字线(或栅极)；位于所述字线沟槽两侧的有源区的中漏区和至少一个源区。
4.随着存储器件尺寸的微缩，字线沟槽已经达到蚀刻工艺的极限，因而实现字线沟槽的深度和长度与尺寸之间的平衡成为本领域技术人员亟待解决的问题。


技术实现要素：

5.本发明所要解决的技术问题是在存储器件尺寸的微缩时，怎样实现字线沟槽的深度和长度与尺寸之间的平衡。
6.为此，本发明提供了一种存储器件的形成方法，包括：
7.提供半导体衬底，所述半导体衬底中形成有沿第一方向延伸的若干分立的有源区，所述若干有源区之间通过隔离层隔离；
8.所述每一个有源区和相应的隔离层中形成沿第二方向延伸的两条平行的字线沟槽；
9.在所述字线沟槽的侧壁和底部表面形成第一字线介质层；
10.在所述字线沟槽中以及有源区和隔离层上形成金属材料层，所述金属材料层填充满所述字线沟槽，且所述金属材料层表面高于所述有源区的表面；
11.在所述金属材料层上形成沿第二方向延伸的若干掩膜图形，每一个字线沟槽正上方对应具有一个掩膜图形，相邻掩膜图形之间具有暴露出金属材料层表面的第一开口；
12.以所述若干掩膜图形为掩膜，刻蚀所述金属材料层，在所述金属材料层中形成暴露出相应的有源区表面和隔离层的表面的第二开口，所述掩膜图形下方剩余的金属材料层作为金属字线层；
13.在所述第二开口暴露的有源区表面形成外延半导体层。
14.可选的，所述金属材料层为tin、ti或w。
15.可选的，所述有源区的宽度范围25nm
‑
65nm，所述字线沟槽的宽度范围为20nm
‑
40nm。
16.可选的，所述字线沟槽的深度为70nm
‑
210nm。所述金属材料层的厚度为60nm
‑
110nm。
17.可选的，所述若干掩膜图形通过自对准双重图形工艺形成。
18.可选的，所述若干掩膜图形的形成过程包括：在所述金属材料层上形成掩膜材料层；在所述掩膜材料层上形成沿第二方向延伸的若干分立的牺牲层；在所述牺牲层的侧壁和顶部表面形成侧墙材料层；刻蚀所述侧墙材料层，在所述牺牲层的侧壁形成侧墙；去除所述牺牲层，以所述侧墙为掩膜，刻蚀所述掩膜材料层，形成若干掩膜图形。
19.可选的，外延半导体层的材料与所述有源区的材料相同。
20.可选的，所述有源区和外延半导体层的材料为硅。
21.可选的，所述外延半导体层通过选择性外延工艺形成。
22.可选的，在形成所述外延半导体层之前，还包括步骤：在所述第二开口两侧的字线金属层的侧壁上形成第二字线介质层；在形成所述外延半导体层之后，还包括步骤：形成填充第二开口的隔离介质层；回刻蚀所述去除部分厚度的金属字线层；在剩余的金属字线层表面形成半导体字线层。
23.可选的，所述半导体字线层的材料为多晶硅。
24.可选的，在所述半导体字线层上形成盖层。
25.本发明还提供了一种存储器件，其特征在于，包括：
26.半导体衬底，所述半导体衬底中具有沿第一方向延伸的若干分立的有源区，所述若干有源区之间通过隔离层隔离；
27.所述每一个有源区和相应的隔离层中形成有沿第二方向延伸的两条平行的字线沟槽；
28.位于所述字线沟槽中的金属字线层，所述金属字线层的顶部表面高于所述有源区的表面；
29.位于所述金属字线层两侧的有源区表面上的外延半导体层，所述外延半导体层与所述金属字线层以及所述字线沟槽两侧的有源区之间通过字线介质层隔离。
30.可选的，所述金属字线层为tin、ti或w。
31.可选的，所述有源区的宽度范围25nm
‑
65nm，所述字线沟槽的宽度范围为20nm
‑
40nm。
32.可选的，所述字线沟槽的深度为70nm
‑
210nm。所述金属材料层的厚度为60nm
‑
110nm。
33.可选的，所述外延半导体层的材料与所述有源区的材料相同。
34.可选的，所述有源区和外延半导体层的材料为硅。
35.可选的，位于金属字线层表面的半导体字线层，所述字线介质层还位于半导体字线层和所述外延半导体层之间。
36.可选的，所述半导体字线层的材料为多晶硅。
37.可选的，金属字线层和半导体字线层的顶部表面低于所述外延半导体层的顶部表面，所述半导体字线层的表面还具有盖层。
38.与现有技术相比，本发明技术方案具有以下优点：
39.本发明的存储器件的形成方法，在每一个有源区和相应的隔离层中形成沿第二方
向延伸的两条平行的字线沟槽后，在所述字线沟槽的侧壁和底部表面形成第一字线介质层；在所述字线沟槽中以及有源区和隔离层上形成金属材料层，所述金属材料层填充满所述字线沟槽，且所述金属材料层表面高于所述有源区的表面；在所述金属材料层上形成沿第二方向延伸的若干掩膜图形，每一个字线沟槽正上方对应具有一个掩膜图形，相邻掩膜图形之间具有暴露出金属材料层表面的第一开口；以所述若干掩膜图形为掩膜，刻蚀所述金属材料层，在所述金属材料层中形成暴露出相应的有源区表面和隔离层的表面的第二开口，所述掩膜图形下方剩余的金属材料层作为金属字线层；在所述第二开口暴露的有源区表面形成外延半导体层。由于形成的金属字线层包括两部分，第一部分位于字线沟槽中，第二部分凸起于所述有源区的表面(第二部分的顶部表面高于所述有源区的表面)。这种特定结构的金属字线层相比于只形成在字线沟槽中的字线结构，可以在保持较小宽度(宽度为金属字线层在平行于基底表面方向上垂直于第二方向上的尺寸)的同时保持较长的长度(长度为金属字线层沿第二方向上的尺寸)和较大的深度(深度为金属字线层沿垂直于基底表面上的尺寸)，实现字线沟槽的深度和长度与尺寸之间的平衡，以满足先进工艺的需求，并且后续在第二开口中形成外延半导体层后，外延半导体层和底部的有源区一起作为沟槽型晶体管的沟道区，使得沟槽型晶体管可以保持较长的有效沟道长度，有利于提高存储器(dram)的性能。
40.进一步，通过自对准双重图形工艺形成的若干掩膜图形，使得形成的掩膜图形可以具有较小的尺寸(宽度)，并能具有较长的长度，且位置进度较高，侧壁的形貌较好，因而以所述掩膜图形为掩膜时刻金属材料层形成金属字线层时，所述形成的金属字线层也可以保持较小的尺寸(宽度)，较长的长度，以及较高的位置进度和较好的侧壁形貌。
41.本发明的存储器件，由于金属字线层包括两部分，第一部分位于字线沟槽中，第二部分凸起于所述有源区的表面(第二部分的顶部表面高于所述有源区的表面)。这种特定结构的金属字线层相比于只形成在字线沟槽中的字线结构，可以在保持较小宽度(宽度为金属字线层在平行于基底表面方向上垂直于第二方向上的尺寸)的同时保持较长的长度(长度为金属字线层沿第二方向上的尺寸)和较大的深度(深度为金属字线层沿垂直于基底表面上的尺寸)，实现字线沟槽的深度和长度与尺寸之间的平衡，以满足先进工艺的需求，并且所述外延半导体层和底部的有源区一起作为沟槽型晶体管的沟道区，使得沟槽型晶体管可以保持较长的有效沟道长度，有利于提高存储器(dram)的性能。
附图说明
42.图1
‑
图18为本发明实施例存储器件形成过程的结构示意图。
具体实施方式
43.如背景技术所言，随着存储器件尺寸的微缩，字线沟槽已经达到蚀刻工艺的极限，因而实现字线沟槽的深度和长度与尺寸之间的平衡成为本领域技术人员亟待解决的问题。
44.研究发现，随着存储器件的特征尺寸进一步减小，在刻蚀字线沟槽时，由于刻蚀工艺的限制，当形成的字线沟槽的深度较深时，此时形成字线沟槽难以保持较小的尺寸(或宽度)，当形成的字线沟槽尺寸(或宽度)较小时，此时形成的字线沟槽难以保持较深的深度和/或较长的长度。
45.为此，本发明提供了一种存储器件及其形成方法，所述形成方法，在每一个有源区和相应的隔离层中形成沿第二方向延伸的两条平行的字线沟槽后，在所述字线沟槽的侧壁和底部表面形成第一字线介质层；在所述字线沟槽中以及有源区和隔离层上形成金属材料层，所述金属材料层填充满所述字线沟槽，且所述金属材料层表面高于所述有源区的表面；在所述金属材料层上形成沿第二方向延伸的若干掩膜图形，每一个字线沟槽正上方对应具有一个掩膜图形，相邻掩膜图形之间具有暴露出金属材料层表面的第一开口；以所述若干掩膜图形为掩膜，刻蚀所述金属材料层，在所述金属材料层中形成暴露出相应的有源区表面和隔离层的表面的第二开口，所述掩膜图形下方剩余的金属材料层作为金属字线层；在所述第二开口暴露的有源区表面形成外延半导体层。由于形成的金属字线层包括两部分，第一部分位于字线沟槽中，第二部分凸起于所述有源区的表面(第二部分的顶部表面高于所述有源区的表面)。这种特定结构的金属字线层相比于只形成在字线沟槽中的字线结构，可以在保持较小宽度(宽度为金属字线层在平行于基底表面方向上垂直于第二方向上的尺寸)的同时保持较长的长度(长度为金属字线层沿第二方向上的尺寸)和较大的深度(深度为金属字线层沿垂直于基底表面上的尺寸)，实现字线沟槽的深度和长度与尺寸之间的平衡，以满足先进工艺的需求，并且后续在第二开口中形成外延半导体层后，外延半导体层和底部的有源区一起作为沟槽型晶体管的沟道区，使得沟槽型晶体管可以保持较长的有效沟道长度，有利于提高存储器(dram)的性能。
46.为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
47.参考图1和图2，图1为俯视图，图2为图1沿切割线ab方向的剖面结构示意图，提供半导体衬底201，所述半导体衬底201中形成有沿第一方向延伸的若干分立的有源区202，所述若干有源区202之间通过隔离层203隔离。
48.所述半导体衬底201的材料可以为硅(si)、锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物。本实施例中所述半导体衬底201材料为硅。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为n型杂质离子或p型杂质离子。在一些实施例中，所述掺杂可以包括阱区掺杂和源漏区掺杂。
49.所述有源区202中后续用于形成双沟槽型晶体管。若干有源区202是分立的，相邻有源区之间通过隔离层203隔离。
50.在一些实施例中，所述有源区202和隔离层203的形成过程包括：在所述半导体衬底201上形成第一掩膜层(图中未示出)，所述第一掩膜层中具有平行分布的若干第一掩膜开口；以所述第一掩膜层为掩膜，沿第一掩膜开口刻蚀所述半导体衬底201，在所述半导体衬底201中形成若干分立的长条形主动区，相邻的长条形主动区之间具有第一沟槽；刻蚀所述长条形主动区，在所述长条形主动区中形成若干第二沟槽，所述第二沟槽将每一个长条形主动区分割为若干有源区202；在所述第一沟槽和第二沟槽中填充隔离材料，形成隔离层203，所述隔离层203的材料可以为氧化硅或其他合适的隔离材料。在其他实施例中，可以先在第一沟槽中填充隔离材料，形成第一隔离层，形成第一隔离层后，刻蚀所述长条形主动
区，在所述长条形主动区中形成若干第二沟槽；然后在第二沟槽中填充隔离材料，形成第二隔离层，所述第一隔离层和第二隔离层构成隔离层203。本实施例中，所述形成的隔离层203的顶部表面与所述有源区202的顶部表面齐平，在其他实施例中，所述隔离层203的顶部表面可以高于所述有源区202的顶部表面，并可以覆盖有源区203的顶部表面。本实施例中，参考图1，所述若干有源区202在半导体衬底201中沿第一方向交错分布。在其他实施例中，所述若干有源区可以采用其他的形式的排列方式(比如阵列排布)。需要说明的是，图2中为了便于区分有源区202和半导体衬底201，将有源区202和半导体衬底201通过虚线分开。
51.在其他实施例中，所述有源区202可以通过外延工艺形成或者其他合适的工艺形成。
52.参考图3
‑
图5，图3在图1的基础上进行，图4在图2的基础上进行，图5在图4的基础上进行，在所述每一个有源区202和相应的隔离层203中形成有沿第二方向延伸的两条平行的字线沟槽205(参考图5)。
53.所述字线沟槽205中后续用于形成字线或者沟槽型晶体管的栅极。本实施例中，每一个有源区202中具有两个字线沟槽205，后续可以形成双沟槽型晶体管。
54.所述有源区203延伸的第一方向与字线沟槽205延伸的第二方向呈第一锐角α，在一些实施例中，所述第一锐角α范围为60度
‑
75度。
55.在一些实施例中，所述形成的字线沟槽205的深度为70nm
‑
210nm，所述字线沟槽的宽度范围为20nm
‑
40nm。
56.通过刻蚀工艺刻蚀所述有源区202和隔离层203，在所述每一个有源区202和相应的隔离层203中形成有沿第二方向延伸的两条平行的字线沟槽205。所述刻蚀工艺可以为各项异性的干法刻蚀工艺，比如各项异性的等离子刻蚀工艺。
57.在一些实施例中，参考图3和图4，在刻蚀所述有源区202和隔离层203之前，在所述有源区202和隔离层203上形成掩膜层204；在所述掩膜层204中形成沿第二方向延伸的若干开口220，每一个所述开口220对应暴露出若干有源区202和有源区202之间的隔离层203的部分表面，每一个有源区202上对应具有两个开口220。接着参考图4和图5，沿所述开口220刻蚀所述有源区202和有源区202两侧的隔离层203，在每一个所述有源区202和该有源区202两侧的隔离层203中形成两个字线沟槽205，所述两个字线沟槽205将每一个有源区分为位于两个字线沟槽205之间的漏区和分别位于两个字线沟槽205外侧的两个源区。需要说明的是，在一些实施例中，在刻蚀所述有源区202和隔离层形成字线沟槽205时，所述掩膜层204可以同步被去除。在其他实施例中，剩余的掩膜层204也可以在形成字线沟槽205之后去除。
58.参考图6，在所述字线沟槽205的侧壁和底部表面形成第一字线介质层206。
59.所述第一字线介质层206用于后续字线沟槽205中形成的字线与有源区之间的隔离。
60.在一些实施例中，所述第一字线介质层206的材料可以为氧化硅或高k介电材料。当所述第一字线介质层206的材料为氧化硅时，所述第一字线介质层206通过氧化或炉管工艺形成。当所述第一字线介质层206的材料为高k(k大于2.5)介电材料(比如hfo2、tio2、hfzro、hfsino、ta2o5或zro2)，所述第一字线介质层206可以通过沉积工艺形成，所述沉积工艺包括原子层沉积工艺。
61.参考图7，在所述字线沟槽中以及有源区和隔离层上形成金属材料层207，所述金属材料层207填充满所述字线沟槽，且所述金属材料层207表面高于所述有源区202的表面。
62.所述金属材料层207后续用于形成金属字线层，使得后续形成的金属字线层可以部分位于字线沟槽中，部分位于字线沟槽上方，凸出于所述有源区202的表面。
63.在一些实施例中，所述金属材料层207为tin、ti或w。
64.在一些实施例中，所述金属材料层207的形成过程包括：通过溅射或者物理气相沉积工艺在所述字线沟槽中以及有源区202和隔离层203表面上形成初始金属材料层，所述初始金属材料层填充满所述字线沟槽，并且所述初始金属材料层的表面高于所述有源区202的表面；采用化学机械研磨工艺平坦化所述初始金属材料层的表面，形成金属材料层207，所述金属材料层207具有平坦的表面，且金属材料层的表面高于所述有源区202的表面。
65.在一些实施例中，所述形成的金属材料层207的厚度为60nm
‑
110nm。需要说明的是，金属材料层207的厚度是指高于有源区202表面上那一部分金属材料层207的厚度和沟槽中的高度之和。
66.参考图12，在所述金属材料层207上形成沿第二方向延伸的若干掩膜图形218，每一个字线沟槽正上方对应具有一个掩膜图形208，相邻掩膜图形208之间具有暴露出金属材料层207表面的第一开口219。
67.所述掩膜图形208作为后续刻蚀金属材料层207形成金属字线层时的掩膜。
68.在一些实施例中，所述若干掩膜图形208通过自对准双重图形工艺形成，下面结合图8
‑
图12对掩膜图形208的形成过程进行详细的描述。
69.参考图8，在所述金属材料层207上形成掩膜材料层208；在所述掩膜材料层上形成沿第二方向延伸的若干分立的牺牲层209。
70.后续通过刻蚀掩膜材料层207形成掩膜图形。所述掩膜材料层207可以为单层或多层堆叠结构(比如双层或三层堆叠结构)。在一些实施例中，所述掩膜材料层207的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮碳化硅中的一种或几种。
71.所述牺牲层209用于定义后续形成的侧墙材料层的位置。所述牺牲层209的材料可以与所述掩膜材料层207的材料不相同。在一些实施例中，所述牺牲层209的材料可以为光刻胶、多晶硅或其他合适的牺牲材料。
72.形成的牺牲层209位于相邻字线沟槽之间的有源区上方，因而相邻牺牲层209之间的间距会较大，通过现有工艺形成的牺牲层209的位置精确较高和侧壁形貌较好，从而提高后续形成的侧墙材料层的位置精度并保证较好的表面形貌，进而使得后续形成的侧墙和掩膜图形具有较高的位置精度和表面形貌，进而在后续以掩膜图形为掩膜刻蚀所述金属材料层207形成金属字线层时，使得形成的金属字线层具有较高的位置精度和表面形貌。
73.参考图9，在所述牺牲层209的侧壁和顶部表面形成侧墙材料层210。
74.所述侧墙材料层210后续用于在牺牲层的侧壁形成侧墙，所述侧墙材料层210的材料可以与所述牺牲层209和掩膜材料层207的材料不相同。在一些实施例中，所述侧墙材料层210的材料氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮碳化硅中的一种或几种。
75.在一些实施例中，所述侧墙材料层210通过原子层沉积工艺形成，使得形成侧墙材料层210能保持较好的表面形貌以及厚度的精度，有利于进一步提高后续形成的侧墙位置和厚度的精度。
76.参考图10，刻蚀所述侧墙材料层209(参考图9)，在所述牺牲层209的侧壁形成侧墙211。
77.刻蚀所述侧墙材料层209可以采用无掩膜等离子体刻蚀工艺，去除牺牲层209顶部表面和掩膜材料层208表面上的侧墙材料层，保留所述牺牲层209侧壁表面的侧墙材料层作为侧墙211。
78.在其他实施例中，也可以先在所述侧墙材料层209上形成填充层，填充层填充满相邻牺牲层209之间的凹槽，平坦化去除所述高于牺牲层209顶部表面的填充层和侧墙材料层；接着刻蚀去除剩余的填充层和掩膜材料层208表面的侧墙材料层，在所述牺牲层209的侧壁表面形成侧墙211。
79.参考图11和图12，去除所述牺牲层209(参考图10)，以所述侧墙211为掩膜，刻蚀所述掩膜材料层208(参考图11)，形成若干掩膜图形218(参考图12)。
80.在一些实施例中，去除所述牺牲层209可以采用各项同性的湿法刻蚀工艺，刻蚀所述掩膜材料层可以采用各项异性的干法刻蚀工艺，比如等离子刻蚀工艺。
81.本技术中通过前述自对准双重图形工艺形成的若干掩膜图形208，可以具有较小的尺寸(宽度)，并能具有较长的长度，且位置进度较高，侧壁的形貌较好，因而以所述掩膜图形为掩膜时刻金属材料层207形成金属字线层时，所述形成的金属字线层也可以保持较小的尺寸(宽度)，较长的长度，以及较高的位置进度和较好的侧壁形貌。
82.参考图13，以所述若干掩膜图形218为掩膜，刻蚀所述金属材料层207(参考图12)，在所述金属材料层中形成暴露出相应的有源区202表面和隔离层203的表面的第二开口220，所述掩膜图形218下方剩余的金属材料层作为金属字线层212。
83.刻蚀所述可以采用各项异性的干法刻蚀工艺，比如等离子刻蚀工艺。
84.所述形成的第二开口220和金属字线层212均是沿第二方向延伸。
85.本实施例中，所述形成的金属字线层212包括两部分，第一部分位于字线沟槽中，第二部分凸起于所述有源区202的表面(第二部分的顶部表面高于所述有源区的表面)。通过前述方法形成的这样特定结构的金属字线层212相比于只形成在字线沟槽中的字线结构，可以在保持较小宽度(宽度为金属字线层212在平行于基底表面方向上垂直于第二方向上的尺寸)的同时保持较长的长度(长度为金属字线层212沿第二方向上的尺寸)和较大的深度(深度为金属字线层212沿垂直于基底表面上的尺寸)，实现字线沟槽的深度和长度与尺寸之间的平衡，以满足先进工艺的需求，并且后续在第二开口中形成外延半导体层后，外延半导体层和底部的有源区一起作为沟槽型晶体管的沟道区，使得沟槽型晶体管可以保持较长的有效沟道长度，有利于提高存储器(dram)的性能。
86.需要说明的是，在刻蚀金属材料层207时，所述若干掩膜图形218可以同步被去除。在其他实施例中，所述若干掩膜图形218可以通过刻蚀工艺去除。
87.参考图14，在所述第二开口两侧的金属字线层212的侧壁表面形成第二字线介质层213。
88.所述第二字线介质层213与第一字线介质层206共同构成字线介质层。
89.所述第二字线介质层213与第一字线介质层206的材料相同，所述第二字线介质层213可以通过溅射(沉积)和刻蚀工艺形成。
90.参考图15，在所述第二开口暴露的有源区202表面形成外延半导体层214。
91.在一些实施例中，所述形成的外延半导体层214填充满第二开口，所述外延半导体层214通过选择性外延工艺形成，进行选择性外延工艺时，由于有源区202表面半导体材料的生长速率会远大于其他地方(比如金属字线层212顶部表面)的半导体材料的生产速率，因而半导体材料只会形成在第二开口底部的有源区202表面，直至填充满第二开口202。
92.所述形成的外延半导体层214与外延半导体层214底部的有源区202一起构成沟槽型晶体管的沟道区，通过字线金属层212的控制，所述外延半导体层214与外延半导体层214底部的有源区202中会形成导电沟道。
93.在一些实施例中，所述外延半导体层212的材料与所述有源区202的材料相同。
94.在一些实施例中，所述有源区202和外延半导体层212的材料为硅。
95.在其他实施例中，所述有源区202和外延半导体层212可以为锗化硅或碳化硅。
96.在一些实施例中，参考图15，在形成所述外延半导体层212之后，还包括步骤：形成填充第二开口的隔离介质层215；参考图16，回刻蚀所述去除部分厚度的金属字线层212；参考图17，在剩余的金属字线层212表面形成半导体字线层213。
97.所述隔离介质层215用于相邻字线金属层之间的电学隔离，所述隔离介质层215的材料可以为氧化硅、fsg(掺氟的二氧化硅)、bsg(掺硼的二氧化硅)、psg(掺磷的二氧化硅)或bpsg(掺硼磷的二氧化硅)、低k介质材料为(比如sicoh)或超低k介质材料中的一种或几种。
98.所述半导体字线层213的材料可以为硅、锗化硅或碳化硅。
99.所述半导体字线层213和金属字线层212共同构成沟槽型晶体管的字线结构，能提高沟槽型晶体管的电学性能。
100.在一些实施例中，参考图18，在所述半导体字线层216上还可以形成盖层217。所述盖层217的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮碳化硅中的一种或几种。
101.参考图18本发明实施例还提供了一种存储器件，包括：
102.半导体衬底，所述半导体衬底中具有沿第一方向延伸的若干分立的有源区202，所述若干有源区202之间通过隔离层203隔离；
103.所述每一个有源区和相应的隔离层中形成有沿第二方向延伸的两条平行的字线沟槽；
104.位于所述字线沟槽中的金属字线层212，所述金属字线层212的顶部表面高于所述有源区202的表面；
105.位于所述金属字线层212两侧的有源区表面上的外延半导体层214，所述外延半导体层214与所述金属字线层212以及所述字线沟槽两侧的有源区202之间通过字线介质层(206/213)隔离。
106.在一些实施例中，所述金属材料层为tin、ti或w。
107.在一些实施例中，所述有源区202的宽度范围25nm
‑
65nm，所述字线沟槽的宽度范围为20nm
‑
40nm。
108.在一些实施例中，所述字线沟槽的深度为70nm
‑
210nm。所述金属材料层的厚度为60nm
‑
110nm。
109.在一些实施例中，所述外延半导体层214的材料与所述有源区202的材料相同。在一实施例中，所述有源区和外延半导体层的材料为硅。
110.在一些实施例中，还包括：位于金属字线层212表面的半导体字线层216，所述字线介质层(213)还位于半导体字线层216和所述外延半导体层214之间。
111.在一些实施例中，所述半导体字线层216的材料为多晶硅。
112.在一些实施例中，金属字线层212和半导体字线层216的顶部表面低于所述外延半导体层214的顶部表面，所述半导体字线层216的表面还具有盖层217。
113.需要说明的是，本实施例(存储器件)与前述实施例(存储器件的形成过程)中相同或相似结构的限定或描述，在本实施例中不再赘述，具体请参考前述实施例中相应部分的限定或描述。
114.本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。