上电延时电路及显示装置的制作方法

1.本技术涉及显示技术领域，具体涉及一种上电延时电路及显示装置。


背景技术：

2.rc(电阻电容)延时电路，以其结构简单、易于设计计算等优点，广泛应用于各种需要延时的应用电路中。其中，rc延时电路是最简单常用的延时电路，该电路利用rc串连电路的滞后特性，通过判断电容c上的电压值来决定其它电路的工作状态。通常，驱动芯片对输入其的电压有上电时序的要求，因此需要通过rc延时电路来延时控制控制芯片的使能引脚，以达到延时的效果。
3.但是，由于制程工艺等的限制，即使同型号的控制芯片，其使能引脚的电位也会有所差异，而rc延时电路输出的电压存在一个渐变过程，从而导致延时时间不可控。


技术实现要素：

4.本技术提供一种上电延时电路及显示装置，以解决现有的上电延时电路延时时间不可控的技术问题。
5.本技术提供一种上电延时电路，其包括：
6.延时模块，所述延时模块接入电源电压，并根据所述电源电压输出第一使能信号；
7.延时控制模块，所述延时控制模块与所述延时模块连接，所述延时控制模块接入所述电源电压、所述第一使能信号以及预设电压，并根据所述电源电压、所述第一使能信号以及所述预设电压输出第二使能信号；
8.电压输出模块，所述电压输出模块与所述控制模块连接，所述电压输出模块接入所述电源电压和所述第二使能信号，并根据所述电源电压和所述第二使能信号输出工作电压。
9.可选的，在本技术一些实施例中，所述延时模块包括第一电阻和第一电容；
10.所述第一电阻的一端接入所述电源电压，所述第一电阻的另一端与所述第一电容的一端均电性连接于第一使能信号输出端，所述第一电容的另一端接地。
11.可选的，在本技术一些实施例中，所述第一分压电阻和/或所述第二分压电阻为可变电阻。
12.可选的，在本技术一些实施例中，所述延时控制模块包括运算放大器、第一分压电阻以及第二分压电阻；
13.所述运算放大器具有第一输入引脚、第二输入引脚、电源引脚以及第一输出引脚；所述电源引脚和所述第一分压电阻的一端均接入所述电源电压，所述第一输出引脚输出所述第二使能信号；所述第一输入引脚接入所述第一使能信号，所述第一分压电阻的另一端与所述第二分压电阻的一端均电性连接于所述第二输入引脚，所述第二分压电阻的另一端接地。
14.可选的，在本技术一些实施例中，所述延时控制模块包括运算放大器；
15.所述运算放大器具有第一输入引脚、第二输入引脚、电源引脚以及第一输出引脚，所述第一输入引脚接入所述第一使能信号，所述第二输入引脚接入所述预设电压，所述电源引脚接入所述电源电压，所述第一输出引脚输出所述第二使能信号。
16.可选的，在本技术一些实施例中，所述电压输出模块包括控制芯片；
17.所述控制芯片具有第二使能引脚、第三输入引脚以及第二输出引脚，所述第二使能引脚接入所述第二使能信号，所述第三输入引脚接入所述电源电压，所述第二输出引脚电性连接于工作电压输出端。
18.可选的，在本技术一些实施例中，所述控制芯片还具有输出指示引脚，所述电压输出模块还包括第二电阻；
19.所述第二电阻的一端接入所述电源电压，所述第二电阻的另一端与所述输出指示引脚连接；
20.当所述工作电压输出正常时，所述输出指示引脚的电位置高，当所述工作电压输出异常时，所述输出指示引脚的电位置低。
21.可选的，在本技术一些实施例中，所述电压输出模块还包括第三电阻和第四电阻，所述控制芯片还具有反馈引脚；
22.所述第三电阻的一端与所述第二输出引脚连接，所述第三电阻的另一端与所述第四电阻的一端电性连接于所述反馈引脚，所述第四电阻的另一端接地。
23.可选的，在本技术一些实施例中，所述电压输出模块还包括第二电容、第五电阻以及第六电阻；
24.所述第五电阻的一端与所述第二输出引脚连接，所述第五电阻的另一端、所述第二电容的一端以及所述第六电阻的一端均电性连接于所述工作电压输出端，所述第二电容的另一端与所述第六电阻的另一端接地；
25.其中，当所述工作电压输出端外接负载时，所述第五电阻的电阻值为0。
26.相应的，本技术还提供一种显示装置，其包括驱动芯片和如上述任一项所述的上电延时电路，所述驱动芯片具有一输入端，所述上电延时电路与所述输入端连接，以提供工作电压至所述输入端。
27.本技术提供一种上电延时电路及显示装置。上电延时电路包括延时模块、延时控制模块以及电压输出模块。其中，延时模块接入电源电压，并根据电源电压输出第一使能信号。延时控制模块与延时模块连接，延时控制模块接入电源电压、第一使能信号以及预设电压，并根据电源电压、第一使能信号以及预设电压输出第二使能信号。电压输出模块与控制模块连接，电压输出模块接入电源电压和第二使能信号，并根据电源电压和第二使能信号输出工作电压。本技术通过在上电延时电路中增设延时控制模块，当延时控制模块输出的第二使能信号满足一定条件时，才能使电压输出模块输出工作电压vdd。因此，可利用延时控制模块调控上电延时电路的延时时间，进而精准控制驱动芯片的工作电压的上电时序。
附图说明
28.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。
29.图1是本技术提供的上电延时电路的结构示意图；
30.图2是本技术提供的上电延时电路的第一电路结构示意图；
31.图3本技术提供的图2中的延时控制模块的信号时序图；
32.图4是本技术提供的上电延时电路的第二电路结构示意图；
33.图5是本技术提供的显示装置的一种结构示意图。
具体实施方式
34.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。
35.本技术提供一种上电延时电路及显示装置，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本技术实施例优选顺序的限定。
36.请参阅图1，图1是本技术提供的上电延时电路的结构示意图。在本技术中，上电延时电路100包括延时模块101、延时控制模块102以及电压输出模块103。
37.其中，延时模块101接入电源电压vcc1，并根据电源电压vcc1输出第一使能信号em1。延时控制模块102与延时模块101连接。延时控制模块102接入电源电压vcc1和第一使能信号em1，并根据电源电压vcc1和第一使能信号em1输出第二使能信号em2。电压输出模块103与延时控制模块102连接。电压输出模块103接入电源电压vcc1和第二使能信号em2，并根据电源电压vcc1和第二使能信号em2输出工作电压vdd。
38.由此，本技术在上电延时电路100中增设延时控制模块102，当延时控制模块102输出的第二使能信号em满足一定条件时，才能使电压输出模块103输出工作电压vdd。相较于目前直接利用第一使能信号em1控制电压输出模块103输出工作电压vdd的电路设计，本技术可以利用延时控制模块102调控上电延时电路100的延时时间。进而当利用上电延时电路100为驱动芯片等负载提供工作电压vdd时，可以精准控制工作电压vdd的上电时序。
39.请参阅图2，图2是本技术提供的上电延时电路的第一电路结构示意图。其中，延时模块101包括第一电阻r1和第一电容c1。第一电阻r1的一端接入电源电压vcc1。第一电阻r1的另一端与第一电容c1的一端均电性连接于第一使能信号输出端a。第一电容c1的另一端接地。
40.其中，第一电阻r1和第一电容c1构成rc延时电路。rc延时电路的延时时间可通过调整第一电阻r1和/或第一电容c1的大小来调整。具体的，延时时间t＝
‑
r1*c1*ln[(vcc
‑
v
em1
)/vcc]。
[0041]
当然，本技术中的延时模块101的电路结构并不限于此。比如，可以在rc延时电路中设置多个串联的电阻。或者，也可以利用其它延时电路替代rc延时电路，本技术对此不作具体限定。
[0042]
进一步的，在本技术中，延时控制模块102包括运算放大器1021、第一分压电阻r7以及第二分压电阻r8。运算放大器1021具有第一输入引脚vip、第二输入引脚vin
‑
1、电源引脚vcc以及第一输出引脚vo。电源引脚vcc和第一分压电阻r7的一端均接入电源电压vcc1。第一输出引脚vo输出第二使能信号em2。第一输入引脚vip接入第一使能信号em1。第一分压电阻r7的另一端与第二分压电阻r8的一端均电性连接于第二输入引脚vin
‑
1。第二分压电阻r8的另一端接地。
[0043]
其中，第一输入引脚vip为运算放大器1021的正向输入端。第二输入引脚vin
‑
1为运算放大器1021的反向输入端。当第一输入引脚vip的电位大于第二输入引脚vin
‑
1的电位时，第一输出引脚vo输出的第二使能信号em2为高电平信号。反之，当第一输入引脚vip的电位小于第二输入引脚vin
‑
1的电位时，第一输出引脚vo输出的第二使能信号em2为低电平信号。
[0044]
其中，第二输入引脚vin
‑
1的电位取决于电源电压vcc1、第一分压电阻r7以及第二分压电阻r8的大小。具体的，v
vin
‑1＝vcc1*r8/(r7 r8)。由于v
vin
‑1的电压值精度取决于第一分压电阻r7和第二分压电阻r8的精度，通常使用高精度电阻，以进一步提高时间延长的精度。
[0045]
其中，运算放大器1021还包括负电源引脚vss和导热引脚pad。负电源引脚vss接地，以与电源引脚vcc形成一电势差，使得运算放大器1021正常工作。导热引脚pad接地，以将运算放大器1021产生的热量及时导出，延长使用寿命。当然，运算放大器1021还具有一些未连接信号的引脚，比如引脚nc
‑
1、引脚nc
‑
2以及引脚nc
‑
3，在此不作赘述。
[0046]
进一步的，在本技术中，电压输出模块103包括控制芯片1031。控制芯片1031具有第二使能引脚en、第三输入引脚vin
‑
2以及第二输出引脚vout。第二使能引脚en接入第二使能信号em2。第三输入引脚vin
‑
2接入电源电压vcc1。第二输出引脚vout电性连接于工作电压输出端b。
[0047]
其中，控制芯片1031可以是低压线性稳压器，本技术对此不做具体限定。
[0048]
其中，当第二使能信号em2为高电平信号时，第二使能引脚en的电位被拉高，电压输出模块103输出工作电压vdd。反之，当第二使能信号em2为低电平信号时，第二使能引脚en的电位被拉低，电压输出模块103不会输出工作电压vdd。
[0049]
由此可知，只有当延时模块101输出的第一使能信号em1的电压值达到一定数值时，延时控制模块102才能输出高电位的第二使能信号em2，使得电压输出模块103输出工作电压vdd，从而实现对延时时间的精准化控制。
[0050]
本技术以vcc1的电压值为3.3伏特(v)，以及控制芯片1031在第二使能引脚en的电位大于1.5v时输出工作电压vdd为例进行说明。
[0051]
具体的，请同时参阅图2和图3，图3本技术提供的图2中的延时控制模块的信号时序图。由图可知，延时控制模块102输出的第一使能信号em1的电压值存在一个渐变过程。由于制程工艺等限制，即使同型号的控制芯片1031，第二使能引脚en的开启电位也会有所差异。比如，控制芯片1031的第二使能引脚en的高电位规格为0.5v至1.1v。即有的控制芯片1031可能在v
en
＝0.5v时启动，有的控制芯片1031可能在v
en
＝1.1v才启动。而延时控制模块102输出的第一使能信号em1的电压值是一个从0v到3.3v的渐变过程。若将第一使能信号em1直接与第二使能引脚en连接，这将会导致控制芯片1031可能在不同的时间点开启，并输
出工作电压vdd，进而导致上电延时电路100的时间不可控。
[0052]
对此，本技术将第一使能信号em1与延时控制模块102的第一输入引脚vip连接。由上述分析可知，当电源电压vcc1、第一分压电阻r7以及第二分压电阻r8的大小固定时，只有当第一使能信号em1的电压值满足一定条件时，第一输出引脚vo输出的第二使能信号em2才会具有相应的电位。因此，可以控制rc延时电路的延时时间，避免控制芯片1031在不同时刻开启。
[0053]
此外，由于控制芯片1031在第二使能引脚en的电位大于1.5v时输出工作电压vdd。本实施例设置vcc1的电压值为3.3v、第一分压电阻r7的电阻值为18欧姆(ω)以及第二分压电阻r8的电阻值为15ω。则第二输入引脚vin
‑
1的电位为1.5v。当延时模块101输出的第一使能信号em1的电压值大于1.5v时，延时控制模块102输出的第二使能信号em2为高电位信号。比如，第二使能信号em2的电压值可以是3.3v。由此，使得电压输出模块103进入工作模式，输出工作电压vdd。
[0054]
需要说明的是，本技术中的第一分压电阻r7和第二分压电阻r8可以是可调电阻。以便通过调节第一分压电阻r7和第二分压电阻r8的电阻值，调节二输入引脚vin
‑
1的电位，进而调节延时模块101需要输出的第一使能信号em1的电压值。由于延时模块101输出不同电压值的第一使能信号em1，需要不同的时间，因此可以调控上电延时电路100的延时时间。
[0055]
请继续参阅图2，在本技术中，控制芯片1031还具有输出指示引脚pok。电压输出模块103还包括第二电阻r2。第二电阻r2的一端接入电源电压vcc1。第二电阻r2的另一端与输出指示引脚pok连接。当工作电压vdd输出正常时，输出指示引脚pok的电位置高。当工作电压vdd输出异常时，输出指示引脚pok的电位置低。
[0056]
具体的，电压输出模块103输出的工作电压vdd具有一正常电压范围。当工作电压vdd的电压值在此范围内时，判断工作电压vdd输出正常。当工作电压vdd的电压值处于该范围外时，判断工作电压vdd输出异常。
[0057]
可选的，输出指示引脚pok可以连接一指示灯。当输出指示引脚pok的电位置高时，指示灯显示绿色。当输出指示引脚pok的电位置低时，指示灯显示红色。从而对电压输出模块103输出的工作电压vdd进行监测，避免工作电压vdd输出异常时，与上电延时电路100连接的驱动芯片等负载被损坏，从而提高上电延时电路100的可靠性。
[0058]
可选的，在本技术中，电压输出模块103还包括第三电阻r3和第四电阻r4。控制芯片1031还具有反馈引脚fb。第三电阻r3的一端与第二输出引脚vout连接。第三电阻r3的另一端与第四电阻r4的一端电性连接于反馈引脚fb。第四电阻r4的另一端接地。
[0059]
其中，在控制芯片1031中，通常反馈引脚fb的电位恒定。第三电阻r3和第四电阻r4构成外部电阻分压器。本技术通过第三电阻r3和第四电阻r4将反馈引脚fb和第二输出引脚vout连接在一起，通过调整第三电阻r3和第四电阻r4的电阻值，即可调控第二输出引脚vout的电位。也即，可以调控电压输出模块103输出的工作电压vdd的电压值。
[0060]
其中，输出指示引脚pok可通过感应反馈引脚fb的电位指示工作电压vdd的状态。输出指示引脚pok与反馈引脚fb之间的反馈电路，可根据控制芯片1031的内部逻辑电路进行设计，在此不做赘述。
[0061]
可选的，在本技术中，电压输出模块103还包括第二电容c2、第五电阻r5以及第六电阻r6。第五电阻r5的一端与第二输出引脚vout连接。第五电阻r5的另一端、第二电容c2的
一端以及第六电阻r6的一端均电性连接于工作电压输出端b。第二电容c2的另一端与第六电阻r6的另一端均接地。
[0062]
可以理解的是，工作电压输出端b通常外接一负载。在没有实际负载的情况下，第六电阻r6可以为稳定工作电压vdd提供虚假负载。第二电容c2起到稳定电路的作用。此外，当工作电压vdd输出端外接负载时，第五电阻的电阻值为0。当需要反向测试工作电压vdd的负载电流时，可以改变第五电阻r5的电阻值，以测试该条回路中的电流。其中，第五电阻r5可以是可变电阻，当然本技术并不限于此。
[0063]
其中，控制芯片1031还包括第一接地引脚gnd1、第二接地引脚gnd以及偏置电压输入引脚vcntl。第一接地引脚gnd1和第二接地引脚gnd均接地。偏置电压输入引脚vcntl接入电源电压vcc1。当然，控制芯片1031还具有一些未连接信号的引脚，比如引脚nc，在此不作赘述。
[0064]
请参阅图4，图4是本技术提供的上电延时电路的第二电路结构示意图。与上述任一实施例所述的上电延时电路100的不同之处在于，在本实施例中，上电延时电路100中的延时控制模块102还接入一预设电压v0。
[0065]
其中，运算放大器1021具有第一输入引脚vip、第二输入引脚vin
‑
1、电源引脚vcc以及第一输出引脚vo。第一输入引脚vip接入第一使能信号em1。第二输入引脚vin
‑
1接入预设电压vo。电源引脚vcc接入电源电压vcc1。第一输出引脚vo输出第二使能信号em2。
[0066]
同理，当第一输入引脚vip的电位大于第二输入引脚vin
‑
1的电位时，第一输出引脚vo输出的第二使能信号em2为高电平信号。反之，当第一输入引脚vip的电位小于第二输入引脚vin
‑
1的电位时，第一输出引脚vo输出的第二使能信号em2为低电平信号。因此，可通过调整预设电压vo的电压值，调整第一使能信号em1的电压值，从而实现对延时时间的精准化控制。
[0067]
本实施例通过直接向延时控制模块102输入预设电压v0，可简化延时控制模块102的电路结构，减少元件的使用。
[0068]
相应的，本技术还提供一种显示装置，其包括驱动芯片和上电延时电路。上电延时电路与驱动芯片连接，以提供工作电压至驱动芯片。其中，该上电延时电路可以是以上任一实施例所述的上电延时电路，具体可参阅以上内容，在此不再赘述。
[0069]
本技术提供的显示装置可以是智能手机、平板电脑、电子书阅读器、智能手表、摄像机、游戏机等，本技术对此不作限定。
[0070]
具体的，请参阅图5，图5是本技术提供的显示装置的一种结构示意图。显示装置1000包括上电延时电路100、驱动芯片200以及显示面板300。驱动芯片200具有一输入端c。输入端c与上电延时电路100连接。上电延时电路100提供工作电压vdd至输入端c，以使得驱动芯片200正常工作。驱动芯片200与显示面板300连接，以提供驱动信号至显示面板300。
[0071]
其中，驱动芯片200可以是微控制单元(microcontroller unit,mcu)、时序控制芯(timer control register,tcon)、电源管理集成电路(power management ic,pmic)等。
[0072]
由此，本技术提供的显示装置包括上电延时电路100。上电延时电路100包括延时模块、延时控制模块以及电压输出模块。其中，延时模块接入电源电压，并根据电源电压输出第一使能信号。延时控制模块与延时模块连接，延时控制模块接入电源电压、第一使能信号以及预设电压，并根据电源电压、第一使能信号以及预设电压输出第二使能信号。电压输
出模块与控制模块连接，电压输出模块接入电源电压和第二使能信号，并根据电源电压和第二使能信号输出工作电压。本技术通过在上电延时电路100中增设延时控制模块，可以调控上电延时电路100的延时时间，进而精准控制驱动芯片200的工作电压的上电时序，提高显示装置1000的品质。
[0073]
以上对本技术提供的上电延时电路及显示装置进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。