像素电路及包括该像素电路的显示装置的制作方法

技术特征：
1.一种像素电路，其特征在于，包括第一晶体管，包括连接于第一节点的第一端子、连接于第二节点的栅极端子及连接于第三节点的第二端子；第二晶体管，包括接收数据信号的第一端子、连接于所述第一节点的第二端子及接收栅极控制信号的栅极端子；第三晶体管，包括连接于所述第三节点的第一端子、连接于所述第二节点的第二端子及接收补偿控制信号的栅极端子；第四晶体管，包括连接于所述第三节点的第一端子、接收第一初始化电压的第二端子及接收早于所述栅极控制信号而施加的前一栅极控制信号的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接于所述第一节点的第二端子及接收发光控制信号的栅极端子；第六晶体管，包括连接于所述第三节点的第一端子、连接于第四节点的第二端子及接收所述发光控制信号的栅极端子；第七晶体管，包括连接于所述第四节点的第一端子、接收第二初始化电压的第二端子及接收偏置控制信号的栅极端子；第八晶体管，包括连接于所述第一节点的第一端子、接收偏置电压的第二端子及接收所述偏置控制信号的栅极端子；存储电容器，包括接收所述第一电源电压的第一端子及连接于所述第二节点的第二端子；以及发光元件，包括连接于所述第四节点的第一端子及接收比所述第一电源电压低的第二电源电压的第二端子，其中，当面板驱动帧的驱动时间是最小驱动时间时，所述像素电路执行一次显示扫描操作，当所述面板驱动帧的所述驱动时间不是所述最小驱动时间时，所述像素电路执行一次所述显示扫描操作及至少一次自行扫描操作。2.如权利要求1所述的像素电路，其特征在于，所述第三晶体管实现为氧化物薄膜晶体管。3.如权利要求2所述的像素电路，其特征在于，所述第三晶体管为nmos晶体管。4.如权利要求1所述的像素电路，其特征在于，当执行所述显示扫描操作时，所述栅极控制信号、所述前一栅极控制信号、所述补偿控制信号、所述偏置控制信号及所述发光控制信号中的每一个包括导通电压区间。5.如权利要求4所述的像素电路，其特征在于，所述栅极控制信号的所述导通电压区间、所述前一栅极控制信号的所述导通电压区间、所述补偿控制信号的所述导通电压区间及所述偏置控制信号的所述导通电压区间位于所述发光控制信号的截止电压区间内。6.如权利要求5所述的像素电路，其特征在于，所述偏置控制信号的所述导通电压区间位于所述补偿控制信号的所述导通电压区间之前。7.如权利要求6所述的像素电路，其特征在于，
所述前一栅极控制信号的所述导通电压区间和所述栅极控制信号的所述导通电压区间依次位于所述补偿控制信号的所述导通电压区间内。8.如权利要求1所述的像素电路，其特征在于，当执行所述自行扫描操作时，所述偏置控制信号及所述发光控制信号中的每一个包括导通电压区间，所述栅极控制信号、所述前一栅极控制信号及所述补偿控制信号中的每一个不包括所述导通电压区间。9.如权利要求8所述的像素电路，其特征在于，所述偏置控制信号的所述导通电压区间位于所述发光控制信号的截止电压区间内。10.一种像素电路，其特征在于，包括：第一晶体管，包括连接于第一节点的第一端子、连接于第二节点的栅极端子及连接于第三节点的第二端子；第二晶体管，包括接收数据信号的第一端子、连接于所述第一节点的第二端子及接收栅极控制信号的栅极端子；第三晶体管，包括连接于所述第三节点的第一端子、连接于所述第二节点的第二端子及接收补偿控制信号的栅极端子；第四晶体管，包括连接于所述第三节点的第一端子、接收第一初始化电压的第二端子及接收偏置控制信号的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接于所述第一节点的第二端子及接收发光控制信号的栅极端子；第六晶体管，包括连接于所述第三节点的第一端子、连接于第四节点的第二端子及接收所述发光控制信号的栅极端子；第七晶体管，包括连接于所述第四节点的第一端子、接收第二初始化电压的第二端子及接收所述偏置控制信号的栅极端子；第八晶体管，包括连接于所述第一节点的第一端子、接收偏置电压的第二端子及接收所述偏置控制信号的栅极端子；存储电容器，包括接收所述第一电源电压的第一端子及连接于所述第二节点的第二端子；以及发光元件，包括连接于所述第四节点的第一端子及接收比所述第一电源电压低的第二电源电压的第二端子，其中，当面板驱动帧的驱动时间是最小驱动时间时，所述像素电路执行一次显示扫描操作，当所述面板驱动帧的所述驱动时间不是所述最小驱动时间时，所述像素电路执行一次所述显示扫描操作及至少一次自行扫描操作。11.如权利要求10所述的像素电路，其特征在于，所述第三晶体管实现为氧化物薄膜晶体管。12.如权利要求11所述的像素电路，其特征在于，所述第三晶体管为nmos晶体管。13.如权利要求10所述的像素电路，其特征在于，当执行所述显示扫描操作时，所述栅极控制信号、所述补偿控制信号，所述偏置控制信号及所述发光控制信号中的每一个包括导通电压区间。
14.如权利要求13所述的像素电路，其特征在于，所述栅极控制信号的所述导通电压区间、所述补偿控制信号的所述导通电压区间及所述偏置控制信号的所述导通电压区间位于所述发光控制信号的截止电压区间内。15.如权利要求14所述的像素电路，其特征在于，所述偏置控制信号的所述导通电压区间和所述栅极控制信号的所述导通电压区间依次位于所述补偿控制信号的所述导通电压区间内。16.如权利要求10所述的像素电路，其特征在于，当执行所述自行扫描操作时，所述偏置控制信号及所述发光控制信号中的每一个包括导通电压区间，所述栅极控制信号及所述补偿控制信号中的每一个不包括所述导通电压区间。17.如权利要求16所述的像素电路，其特征在于，所述偏置控制信号的所述导通电压区间位于所述发光控制信号的截止电压区间内。18.一种显示装置，包括：显示面板，包括在不施加初始化控制信号的情况下执行对驱动晶体管的栅极端子进行初始化的初始化操作的像素电路；第一栅极驱动器及第二栅极驱动器，通过沿第一方向延伸的栅极线将栅极控制信号施加到所述像素电路，并且在所述第一方向上布置于所述显示面板的两侧；第一补偿驱动器及第二补偿驱动器，通过沿所述第一方向延伸的补偿线将补偿控制信号施加到所述像素电路，并且在所述第一方向上布置于所述显示面板的两侧；偏置驱动器，通过沿所述第一方向延伸的偏置线将偏置控制信号施加到所述像素电路，并且在所述第一方向上布置于所述显示面板的一侧；发光驱动器，通过沿所述第一方向延伸的发光线将发光控制信号施加到所述像素电路，并且在所述第一方向上布置于所述显示面板的一侧；数据驱动器，通过沿与所述第一方向交叉的第二方向延伸的数据线将数据信号施加到所述像素电路；以及时序控制器，控制所述第一栅极驱动器、所述第二栅极驱动器、所述第一补偿驱动器、所述第二补偿驱动器、所述偏置驱动器、所述发光驱动器及所述数据驱动器。19.如权利要求18所述的显示装置；其特征在于；所述像素电路包括：相应于所述驱动晶体管的第一晶体管，包括连接于第一节点的第一端子、连接于第二节点的栅极端子及连接于第三节点的第二端子；第二晶体管，包括接收所述数据信号的第一端子、连接于所述第一节点的第二端子及接收所述栅极控制信号的栅极端子；第三晶体管，包括连接于所述第三节点的第一端子、连接于所述第二节点的第二端子及接收所述补偿控制信号的栅极端子；第四晶体管，包括连接于所述第三节点的第一端子、接收第一初始化电压的第二端子及接收早于所述栅极控制信号而施加的前一栅极控制信号的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接于所述第一节点的第二端子及接收所述发光控制信号的栅极端子；第六晶体管，包括连接于所述第三节点的第一端子、连接于第四节点的第二端子及接
收所述发光控制信号的栅极端子；第七晶体管，包括连接于所述第四节点的第一端子、接收第二初始化电压的第二端子及接收所述偏置控制信号的栅极端子；第八晶体管，包括连接于所述第一节点的第一端子、接收偏置电压的第二端子及接收所述偏置控制信号的栅极端子；存储电容器，包括接收所述第一电源电压的第一端子及连接于所述第二节点的第二端子；以及发光元件，包括连接于所述第四节点的第一端子及接收比所述第一电源电压低的第二电源电压的第二端子，其中，当面板驱动帧的驱动时间是最小驱动时间时，所述像素电路执行一次显示扫描操作，当所述面板驱动帧的所述驱动时间不是所述最小驱动时间时，所述像素电路执行一次所述显示扫描操作及至少一次自行扫描操作。20.如权利要求18所述的显示装置；其特征在于；所述像素电路包括：相应于所述驱动晶体管的第一晶体管，包括连接于第一节点的第一端子、连接于第二节点的栅极端子及连接于第三节点的第二端子；第二晶体管，包括接收所述数据信号的第一端子、连接于所述第一节点的第二端子及接收所述栅极控制信号的栅极端子；第三晶体管，包括连接于所述第三节点的第一端子、连接于所述第二节点的第二端子及接收所述补偿控制信号的栅极端子；第四晶体管，包括连接于所述第三节点的第一端子、接收第一初始化电压的第二端子及接收所述偏置控制信号的栅极端子；第五晶体管，包括接收第一电源电压的第一端子、连接于所述第一节点的第二端子及接收所述发光控制信号的栅极端子；第六晶体管，包括连接于所述第三节点的第一端子、连接于第四节点的第二端子及接收所述发光控制信号的栅极端子；第七晶体管，包括连接于所述第四节点的第一端子、接收第二初始化电压的第二端子及接收所述偏置控制信号的栅极端子；第八晶体管，包括连接于所述第一节点的第一端子、接收偏置电压的第二端子及接收所述偏置控制信号的栅极端子；存储电容器，包括接收所述第一电源电压的第一端子及连接于所述第二节点的第二端子；以及发光元件，包括连接于所述第四节点的第一端子及接收比所述第一电源电压低的第二电源电压的第二端子，其中，当面板驱动帧的驱动时间是最小驱动时间时，所述像素电路执行一次显示扫描操作，当所述面板驱动帧的所述驱动时间不是所述最小驱动时间时，所述像素电路执行一次所述显示扫描操作及至少一次自行扫描操作。

技术总结
公开了一种像素电路及包括该像素电路的显示装置。所述像素电路包括第一晶体管至第八晶体管、存储电容器以及发光元件。当面板驱动帧的驱动时间是最小驱动时间时，像素电路执行一次显示扫描操作，当面板驱动帧的驱动时间不是最小驱动时间时，像素电路执行一次显示扫描操作及至少一次自行扫描操作。操作及至少一次自行扫描操作。操作及至少一次自行扫描操作。


技术研发人员：罗志洙
受保护的技术使用者：三星显示有限公司
技术研发日：2021.05.14
技术公布日：2021/11/25