存储装置及其操作方法与流程

存储装置及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年5月22日向韩国知识产权局提交的申请号为10
‑
2020
‑
0061334的韩国申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.各个实施例总体涉及一种存储装置，并且更特别地，涉及一种存储装置及其操作方法。


背景技术：

4.近年来，计算机环境范例已经转变成可以随时随地使用计算机系统的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子设备的使用已经迅速增加。通常，便携式电子设备使用采用存储器装置的数据存储装置。数据存储装置可以用于将所使用的数据存储在便携式电子设备中。
5.使用存储器装置的数据存储装置不具有机械驱动单元，因而表现出良好的稳定性和耐久性、快速的信息访问速率和低功耗。这种数据存储装置包括通用串行总线(usb)存储器装置、具有各种接口的存储卡、通用闪存(ufs)装置、固态驱动器(ssd)等。


技术实现要素：

6.实施例提供了一种能够防止性能劣化并且提高空间效率的技术及其操作方法。
7.在本公开的实施例中，一种存储装置可以包括：非易失性存储器，包括多个第一块和多个第二块，该多个第一块具有每个被配置成存储一位数据的存储器单元，该多个第二块具有每个被配置成存储多位数据的存储器单元；以及控制器，被配置成确定多个第二块的使用完成的第二块之中的每个具有第一阈值数量或更少的有效页面的使用完成的第二块的数量是否等于或大于第二阈值数量，并且根据确定结果，在多个第一块的使用完成的第一块之中或者每个具有第一阈值数量或更少的有效页面的使用完成的第二块之中选择待执行垃圾收集的牺牲块。
8.在本公开的实施例中，一种存储装置的操作方法，该存储装置包括非易失性存储器和控制器，非易失性存储器包括多个第一块和多个第二块，该多个第一块具有每个被配置成存储一位数据的存储器单元，该多个第二块具有每个被配置成存储多位数据的存储器单元，控制器被配置成控制非易失性存储器，该方法可以包括：确定是否满足非易失性存储器的垃圾收集触发条件；确定多个第二块的使用完成的第二块之中的每个具有第一阈值数量或更少的有效页面的使用完成的第二块的数量是否等于或大于第二阈值数量；并且根据针对使用完成的第二块的数量的确定结果，在多个第一块的使用完成的第一块之中或者每个具有第一阈值数量或更少的有效页面的使用完成的第二块之中选择待执行垃圾收集的牺牲块。
9.在本公开的实施例中，一种存储装置可以包括：非易失性存储器，包括多个单层单
元(slc)块和多个超层单元(xlc)块；以及控制器，被配置成基于多个xlc块中的使用完成的xlc块之中的每个具有k个或更少的有效页面的使用完成的xlc块的数量，在多个slc块之中或在多个xlc块之中选择待执行垃圾收集的牺牲块，其中k为1或更大的自然数。
10.在本公开的实施例中，一种存储装置可以包括：非易失性存储器，包括多个第一块和多个第二块，该多个第一块具有每个被配置成存储一位数据的存储器单元，该多个第二块具有每个被配置成存储多位数据的存储器单元；易失性存储器，被配置成将有效页面存储在多个第二块之中的每个具有第一阈值数量或更少的有效页面的使用完成的第二块中；以及控制器，被配置成确定每个具有第一阈值数量或更少的有效页面的使用完成的第二块的数量是否大于或等于第二阈值数量，并且根据确定结果，在多个第一块的使用完成的第一块之中或者每个具有第一阈值数量或更少的有效页面的使用完成的第二块之中选择待执行垃圾收集的牺牲块。
11.根据实施例，通过对slc块执行垃圾收集(即，迁移)，直到具有等于或小于确定值的有效页面的xlc块的数量变为确定值或更大，可以提高写入速度，并且当具有等于或小于确定值的有效页面的xlc块的数量是确定值或更大时，通过对xlc块执行垃圾收集，可以将空闲块的数量保持在恒定水平。根据实施例，可以防止存储装置中的写入性能的劣化，同时可以连续地保持恒定数量或更多的空闲块。
12.下面更详细地描述这些和其它特征、方面和实施例。
附图说明
13.从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其它方面、特征和优点，其中：
14.图1是示出根据本公开的实施例的电子装置的示图；
15.图2是示出根据本公开的实施例的存储装置的控制器的配置的示图；
16.图3是示出根据本公开的实施例的存储装置的非易失性存储器的配置的示图；
17.图4是示出诸如图3的存储器芯片的配置的示图；
18.图5是示出诸如图2的易失性存储器的配置的示图；
19.图6是示出根据本公开的实施例的闪存转换层(ftl)的配置的示图；
20.图7是示出根据本公开的实施例的存储装置的操作方法的流程图；
21.图8是示出根据实施例的包括固态驱动器(ssd)的数据处理系统的示图；
22.图9是示出诸如图8所示的控制器的示图；
23.图10是示出根据实施例的包括数据存储设备的数据处理系统的示图；
24.图11是示出根据实施例的包括数据存储设备的数据处理系统的示图；
25.图12是示出根据实施例的包括数据存储设备的网络系统的示图；以及
26.图13是示出根据实施例的数据存储设备中包括的非易失性存储器装置的示图。
具体实施方式
27.参照附图更详细地描述本教导的各个实施例。附图是各个实施例(和中间结构)的框图和示意图。然而，本领域技术人员根据本公开将认识到的是，本发明可以以其它形式和方式来实施。因此，本发明不被所公开的实施例的任意一种限制或不限于所公开的实施例
中的任意一种，也不限于本文的任何特定细节。相反，本发明涵盖与本文的教导相对应的并且在权利要求的范围内的所有变型。
28.在特定实施例的上下文中提供了本教导。然而，本教导超出了所公开的实施例。如本领域技术人员将认识到的，在不脱离本教导的原理和精神的情况下，本发明可以不同地实现。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的(多个)实施例。当本文使用术语“实施例”时不一定指所有实施例。
29.图1是示出根据实施例的电子装置10的配置的示图。
30.参照图1，根据实施例的电子装置10可以包括主机100和存储装置200。
31.主机100可以是诸如移动电话、mp3播放器、膝上型计算机、台式计算机、游戏机、电视(tv)和/或车载信息娱乐系统的装置。主机100可以包括文件系统110。尽管图1中未示出，但是主机100可以包括处理器(例如，中央处理单元(cpu))和驱动器。处理器可以控制主机100的全部操作，并且驱动器可以根据处理器的控制来驱动存储装置200。在实施例中，主机100的驱动器可以包括应用(未示出)、文件系统110、主机存储器(未示出)等。
32.应用可以指应用程序，并且可以是在操作系统(os)上运行的软件。应用可以响应于用户输入来处理数据。例如，应用可以响应于用户输入来处理用户数据，并且将用于将处理后的用户数据存储在存储装置200的非易失性存储器(参见图2的210)中的命令传送到文件系统110。
33.文件系统110可以响应于从应用传送的命令，分配其中待存储用户数据的逻辑块地址(lba)。在实施例中，文件系统110可以是闪存友好文件系统(f2fs)、扩展文件系统4(ext4)或与其类似的另一种类型的文件系统，但是本发明不限于任何特定类型的文件系统。
34.主机存储器可以临时存储待写入存储装置200的非易失性存储器210中的数据或从存储装置200的非易失性存储器210读出的数据。主机存储器可以用作被配置成驱动(或运行)应用、文件系统110等的工作存储器。
35.重新参照图1，存储装置200可以存储待由主机100访问的数据。存储装置200可以指数据存储装置或存储器系统。
36.根据联接到主机100的接口协议，存储装置200可以包括各种类型的存储装置中的任意一种。例如，存储装置200可以包括诸如以下的各种类型的存储装置中的任意一种：固态驱动器(ssd)，以嵌入式mmc(emmc)、缩小尺寸的mmc(rs
‑
mmc)和/或微型mmc形式的多媒体卡(mmc)，以迷你sd和/或微型sd形式的安全数字(sd)卡，通用串行总线(usb)存储装置，通用闪存(ufs)装置，个人计算机存储卡国际协会(pcmcia)卡型存储装置，外围组件互连(pci)卡型存储装置，高速pci(pci
‑
e)卡型存储装置，紧凑型闪存(cf)卡，智能媒体卡和/或记忆棒。
37.存储装置200可以被制造为各种类型的封装中的任意一种。例如，存储装置200可以被制造为堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和/或晶圆级堆叠封装(wsp)。
38.图2和图3是示出根据实施例的存储装置200的配置的示图。图2是示出存储装置200的控制器220的配置的示图，并且图3是示出存储装置200的非易失性存储器210的配置
的示图。
39.参照图2和图3，存储装置200可以包括非易失性存储器210和控制器220。
40.非易失性存储器210可以作为存储装置200的存储介质操作。根据存储器单元，非易失性存储器210可以包括诸如以下的各种类型的非易失性存储器中的任意一种：nand闪速存储器装置、nor闪速存储器装置、使用铁电电容器的铁电随机存取存储器(fram)、使用隧道磁阻(tmr)层的磁性随机存取存储器(mram)、使用硫族化物合金的相变随机存取存储器(pram)和使用过渡金属化合物的电阻式随机存取存储器(reram)。
41.非易失性存储器210可以包括存储器单元阵列(未示出)，该存储器单元阵列包括布置在多个字线(未示出)和多个位线(未示出)相交的区域中的多个存储器单元。
42.例如，存储器单元阵列中的存储器单元中的每一个可以是待存储单个位数据的单层单元(slc)或待存储2位或更多位数据的超层单元(xlc)。xlc可以包括待存储2位数据的多层单元(mlc)、待存储3位数据的三层单元(tlc)、待存储4位数据的四层单元(qlc)等。存储器单元阵列可以包括以二维(2d)水平结构布置的存储器单元或以3d垂直结构布置的存储器单元。
43.控制器220可以通过驱动(或运行)被加载到易失性存储器250中的固件或软件来控制存储装置200的全部操作。控制器220可以解码并驱动(或运行)诸如固件或软件的代码类型指令或算法。控制器220可以由硬件或硬件和软件的组合来实施。
44.控制器220可以包括主机接口230、处理器240、易失性存储器250和存储器接口260。尽管未在图2中示出，但是控制器220可以进一步包括错误校正码(ecc)电路，其通过对从主机100提供的数据执行ecc编码来生成奇偶校验信息，并使用奇偶校验信息对从非易失性存储器210读出的读取数据执行ecc解码。
45.根据主机100的协议，主机接口230可以执行主机100和存储装置200之间的接口连接。例如，主机接口230可以通过以下中的任意一种与主机100通信：usb协议、ufs协议、mmc协议、并行高级技术附件(pata)协议、串行高级技术附件(sata)协议、小型计算机系统接口(scsi)协议、串列scsi(sas)协议、pci协议和pci
‑
e协议。
46.处理器240可以被配置为微型控制单元(mcu)、中央处理单元(cpu)等。处理器240可以处理从主机100传输的请求。为了处理从主机100传输的请求，处理器240可以驱动(或运行)被加载到易失性存储器250中的代码类型指令或算法(例如，固件)，并控制诸如主机接口230、易失性存储器250和存储器接口260的内部功能块以及非易失性存储器210。
47.处理器240可以基于从主机100传输的请求生成用于控制非易失性存储器210的操作的命令，并且可以通过存储器接口260将所生成的命令提供到非易失性存储器210。
48.易失性存储器250可以被配置为动态随机存取存储器(dram)或静态随机存取存储器(sram)。易失性存储器250可以存储通过处理器240驱动的固件。易失性存储器250还可以存储用于驱动固件的数据(例如，元数据)。例如，易失性存储器250可以作为处理器240的工作存储器进行操作。
49.易失性存储器250可以临时存储待从主机100传输到非易失性存储器210的数据(例如，写入数据)或临时存储待从非易失性存储器210传输到主机100的数据(例如，读取数据)。例如，易失性存储器250可以作为缓冲存储器进行操作。
50.根据处理器240的控制，存储器接口260可以控制非易失性存储器210。存储器接口
260可以将由处理器240生成的命令提供到非易失性存储器210。存储器接口260可以将临时存储在易失性存储器250中的写入数据提供到非易失性存储器210，或者可以从非易失性存储器210接收读取数据，并将所接收的读取数据临时存储在易失性存储器250中。
51.参照图3，非易失性存储器210可以包括多个存储器芯片211。多个存储器芯片211可以被分组为多个存储器芯片组2111至211
m
，但是本发明不限于此。多个存储器芯片组2111‑
211
m
中的每一个可以包括n个存储器芯片2111‑
1至2111‑
n～211
m
‑
1至211
m
‑
n(其中n为1或大于1的自然数)。多个存储器芯片组2111至211
m
可以分别通过通道ch1至chm(其中，m为大于1的自然数)与控制器220通信。
52.例如，多个存储器芯片组2111至211
m
中的每一个中的多个存储器芯片2111‑
1至2111‑
n～211
m
‑
1至211
m
‑
n中的每一个可以电联接到指定的(多个)通道ch1至chm。相同组中的存储器芯片可以电联接到相同通道。通道ch1至chm可以指独立的总线，该总线将命令、地址和数据传输到存储器芯片2111‑
1至2111‑
n～211
m
‑
1至211
m
‑
n并从存储器芯片2111‑
1至2111‑
n～211
m
‑
1至211
m
‑
n接收命令、地址和数据。联接到不同通道的存储器芯片可以独立操作。
53.图4是示出图3的存储器芯片的配置的示图。在图4中示例性示出了第一存储器芯片组2111的第一存储器芯片2111‑
1，应当理解的是，非易失性存储器210中的其余存储器芯片中的每一个可以具有与图4所示的第一存储器芯片2111‑
1相同的配置。
54.参照图4，存储器芯片2111‑
1可以包括多个存储块blk1至blki。存储块blk1至blki中的每一个可以包括多个页面pg1至pgj。尽管在图4中未示出，但是存储器芯片2111‑
1可以包括多个平面，并且多个平面中的每一个可以包括多个存储块。为了简便，有时将存储块简称为块。
55.尽管在图4中未示出，但是非易失性存储器210中的多个存储块中的一些可以是被配置成以slc模式写入数据的slc块，并且非易失性存储器210中的其它块可以是被配置成以xlc模式写入数据的xlc块。
56.slc块可以用于在短时间内存储从主机100提供的写入数据。例如，slc块可以用作缓冲器。然后，可以将存储在(多个)slc块中的数据迁移到(多个)xlc块。例如，当xlc块是能够在每个存储器单元中存储3位数据的tlc块时，与slc块中的三个字线联接的存储器单元的三个物理页面中存储的数据可以被迁移到与xlc块的一个字线联接的存储器单元的一个物理页面。这种过程可以指针对slc块的数据迁移或垃圾收集。
57.当将从主机100提供的数据直接存储在xlc块中时，写入速度可能会显著降低，并且因此写入性能可能劣化。因此，在实施例中，从主机100提供的数据可以迅速地存储在slc块中，然后可以将所存储的数据迁移到xlc块。
58.通常，非易失性存储器210中待用作slc块的存储块的最大数量可以是固定的。因此，当仅使用slc块来提高写入性能时，可以增加执行针对(多个)slc块的垃圾收集的次数。
59.在这种情况下，可以相对减少对(多个)xlc块执行垃圾收集的次数，并且可以增加有效页面的数量非常少的xlc块的数量。因此，空闲块，即可用的xlc块可能会显著减少。当增加对(多个)xlc块执行垃圾收集的次数以获得空闲块时，可能延迟处理从主机100接收的请求的时间，这可能导致存储装置200的性能劣化。
60.例如，当对(多个)slc块执行的垃圾收集的次数相当多时，可以保持高写入性能，
但是xlc块之中的空闲块的数量可能会快速减少。当对(多个)xlc块执行垃圾收集的次数相当多时，可以在短时间内获得大量空闲块，但是可能会延迟获得空slc块，并且因此写入性能可能劣化。
61.因此，必须在适当的时间点对(多个)slc块和(多个)xlc块执行垃圾收集，从而在防止存储装置200的性能劣化的同时仍容易获得空闲块。
62.根据实施例，控制器220的处理器240可以对使用完成的xlc块之中的具有k(其中k为1或大于1的自然数)个或更少的有效页面的xlc块的数量进行计数，在具有k个或更少的有效页面的xlc块数量达到p(其中p为1或大于1的自然数)之前对(多个)slc块执行垃圾收集，并且当具有k个或更少的有效页面的xlc块的数量等于p时对(多个)xlc块执行垃圾收集。使用完成可以意指访问操作已经完成。例如，该使用完成意味着对xlc块的访问操作已经完成。
63.图5是示出图2的易失性存储器250的配置的示图。
64.参照图5，易失性存储器250可以包括待存储闪存转换层ftl的第一区域251、用作待存储元数据的元区域的第二区域252、用作待临时存储写入数据的写入数据缓冲器wdb的第三区域255、用作待临时存储读取数据的读取数据缓冲器rdb的第四区域256等。如本领域技术人员将理解的，易失性存储器250可以包括用于各种其它目的的其它区域。
65.当非易失性存储器210被配置为闪速存储器时，处理器240可以控制非易失性存储器210的内在(intrinsic)操作并驱动(或运行)被称为闪存转换层ftl的软件以提供与主机100的装置兼容性。主机100可以通过闪存转换层ftl的驱动(或运行)来识别存储装置200并将其用作诸如硬盘驱动器(hdd)的通用数据存储装置。闪存转换层ftl可以包括被配置成执行各种功能的模块以及用于驱动模块的元数据。闪存转换层ftl可以存储在非易失性存储器210的系统区域(未示出)中，并且当存储装置200通电时，可以从非易失性存储器210的系统区域中读取闪存转换层ftl，并将闪存转换层ftl存储在易失性存储器250的第一区域251中。
66.图6是示出根据实施例的闪存转换层ftl的配置的示图。
67.参照图6，闪存转换层ftl可以包括垃圾收集模块gcm、损耗均衡模块(wlm)等，但是ftl不限于该特定配置。例如，闪存转换层ftl可以进一步包括写入模块、读取模块、坏块管理模块、地址映射模块等。
68.垃圾收集模块gcm可以在一个存储块中收集非易失性存储器210的存储块之中分布的有效数据并将该有效数据存储在该存储块中，并且管理非易失性存储器210和易失性存储器250以对无效数据执行擦除操作。
69.由于结构特性，被配置为闪速存储器的非易失性存储器210可能不支持数据重新写入。这是因为当将数据重新写入已经存储有数据的存储器单元时，不一定保证或保持存储在相应存储器单元中的数据的可靠性。因此，为了将数据写入已经存储有数据的存储器单元，必须在这种写入操作之前对该存储器单元执行擦除操作。
70.因为对非易失性存储器210的擦除操作是以存储块为单位执行的，所以执行擦除操作耗费相当长的时间。因此，当与写入地址相对应的存储器单元处于写入状态时，处理器240可不对相应存储器单元执行擦除/写入操作，但是可将数据写入处于空状态的另一存储器单元。在这种情况下，与写入地址相对应的存储器单元中存储的原始数据可以是被认为
无效的旧数据，并且其它存储器单元中存储的数据可以是被认为有效的最新数据。
71.因此，有效数据和无效数据混合在非易失性存储器210的块内。如果有必要，例如，当空闲块的数量等于或小于阈值时，处理器240可以驱动(或运行)垃圾收集模块gcm以选择具有相对少量的有效数据(或存储块之中的最少的有效数据)的存储块作为牺牲块(源块)，并且执行将牺牲块中的有效数据迁移到另一存储块(目标块)的垃圾收集。因此，源块可以被分类为仅存在无效数据的空闲块。空闲块可以指可用的存储块。
72.重新参照图5，有效页面计数表(vpct)253被配置成将多个存储块中的每一个的有效页面的数量存储在非易失性存储器210中，并且低有效页面计数器(lvpc)254被配置成存储具有k个或更少的有效页面的存储块的数量。vpct 253和lvpc 254都可以存储在易失性存储器250的第二区域252中。
73.vpct 253和lvpc 254可以由处理器240生成。每当执行映射更新操作时，可以更新存储在vpct 253和lvpc 254中的值。
74.例如，处理器240可以确认或计算非易失性存储器210的每个存储块中的有效页面的数量，并且在vpct 253中的各个位置中存储或更新那些数量。也就是说，vpct 253可以具有分别与存储块相对应的位置，用于保持其有效页面计数。进一步地，处理器240可以通过参考vpct253来确认具有k个(其中k为1或大于1的自然数)个或更少的有效页面的xlc块的数量，并且利用所确认的值来更新lvpc 254中存储的值。
75.处理器240可以确定是否满足针对非易失性存储器210的垃圾收集触发条件。例如，当非易失性存储器210中的空闲块的数量等于或小于阈值时，处理器240可以确定满足垃圾收集触发条件。此处，空闲块可以指xlc块之中的可用的块，例如，没有存储数据的块。
76.在另一实施例中，当响应于主机100的请求而写入非易失性存储器210中的数据的大小等于或大于阈值时，处理器240可以确定满足垃圾收集触发条件。在另一实施例中，当没有从主机100接收到请求的时间，即空闲时间，等于或大于阈值时，处理器240可以确定满足垃圾收集触发条件。其它条件也可以用于触发垃圾收集。
77.当确定满足垃圾收集触发条件时，处理器240可以确定具有k个或更少的有效页面的xlc块的数量是否等于或大于p(其中p为1或大于1的自然数)。例如，控制器220可以通过将p与易失性存储器250的第二区域252中的lvpc 254中存储的值进行比较，来确定具有k个或更少的有效页面的xlc块的数量是否等于或大于p。
78.当具有k个或更少的有效页面的xlc块的数量等于或大于p时，处理器240可以在具有k个或更少的有效页面的xlc块之中选择牺牲块，并且对所选择的牺牲块执行垃圾收集。例如，控制器220可以在具有k个或更少的有效页面的xlc块之中选择具有最小有效页面数量的xlc块作为牺牲块，但是本发明不限于此。
79.当具有k个或更少的有效页面的xlc块的数量小于p时，处理器240可以在存储有数据(例如，写入数据)的slc块之中选择牺牲块，并且对所选择的牺牲块执行垃圾收集。例如，处理器240可以通过将存储在所选择的牺牲块的slc块中的数据迁移到xlc块，来对slc块执行垃圾收集。
80.如上所述，根据实施例，在存在具有确定数量(例如，k个)或更多的有效页面的确定数量(例如，p个)的xlc块之前，可以对slc块执行垃圾收集(即，迁移)以提高写入速度，并且当具有确定数量(例如，k个)或更多的有效页面的xlc块的数量等于或大于确定数量(例
如，p个)时，可以对xlc块执行垃圾收集，以确保供应足够的空闲块。因此，在保持高写入性能的同时，可以容易保持至少固定数量的空闲块。
81.图7是根据实施例的存储装置200的操作方法。首先参照图7，其次参照图2至图6，主要描述根据实施例的存储装置200的操作方法。
82.在操作s710，控制器220可以确定是否达到即满足非易失性存储器210的垃圾收集触发条件。例如，当非易失性存储器210中的空闲块的数量等于或小于阈值时，控制器220可以确定满足垃圾收集触发条件。在另一实施例中，当响应于主机100的请求而写入非易失性存储器210中的数据的大小等于或大于阈值时，控制器220可以确定满足垃圾收集触发条件。在另一实施例中，当没有从主机100接收到请求的时间，即空闲时间，等于或大于阈值时，控制器220可以确定满足垃圾收集触发条件。另外，各种其它垃圾收集条件可以用于触发垃圾收集。
83.当确定满足垃圾收集触发条件时，控制器220可以进行到操作s720。当确定不满足垃圾收集触发条件时，控制器220可以继续操作s710。可以重复执行操作s710，直到满足垃圾收集触发条件为止。
84.在操作s720，控制器220可以确定具有k个或更少的有效页面的xlc块的数量是否等于或大于p。例如，控制器220可以通过将p与易失性存储器250的第二区域252中的lvpc 254中存储的值进行比较，来确定具有k个或更少的有效页面的xlc块的数量是否等于或大于p。
85.当确定具有k个或更少的有效页面的xlc块的数量等于或大于p时，控制器220可以进行到操作s730。当确定具有k个或更少的有效页面的xlc块的数量小于p时，控制器220可以进行到操作s740。
86.在操作s730，控制器220可以在具有k个或更少的有效页面的xlc块之中选择牺牲块，并且对所选择的牺牲块执行垃圾收集。例如，控制器220可以在具有k个或更少的有效页面的xlc块之中选择具有最小有效页面数量的xlc块作为牺牲块，但是本发明不限于此。
87.在操作s740，控制器220可以在存储有数据(例如，写入数据)的slc块之中选择牺牲块，并且对所选择的牺牲块执行垃圾收集。例如，控制器220可以通过将被选择为牺牲块的slc块中存储的数据迁移到xlc块，来对slc块执行垃圾收集。
88.图8是示出根据实施例的包括固态驱动器(ssd)的数据处理系统的示图。参照图8，数据处理系统2000可以包括主机设备2100和ssd2200。
89.ssd 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
90.控制器2210可以控制ssd 2200的全部操作。
91.缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n中读取的数据。根据控制器2210的控制，临时存储在缓冲存储器装置2220中的数据可以被传输到主机设备2100或非易失性存储器装置2231至223n。
92.非易失性存储器装置2231至223n可以用作ssd 2200的存储介质。非易失性存储器装置2231至223n可以分别通过多个通道ch1至chn与控制器2210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到相同通道的非易失性存储器装置可以联接到相同
的信号总线和相同的数据总线。
93.电源2240可以将通过电源连接器2260输入的电力pwr提供到ssd2200的内部。电源2240可以包括辅助电源2241。辅助电源2241可以供应电力，使得即使在发生突然断电时，ssd 2200也能正确地终止。辅助电源2241可以包括能够对ssd 2200进行充电的大容量电容器。
94.控制器2210可以通过信号连接器2250与主机设备2100交换信号sgl。信号sgl可以包括命令、地址、数据等。根据主机设备2100和ssd 2200之间的接口连接方法，信号连接器2250可以是各种类型的连接器中的任意一种。
95.图9是示出图8的控制器的示图。参照图9，控制器2210可以包括主机接口2211、控制组件2212、随机存取存储器(ram)2213、错误校正码(ecc)组件2214和存储器接口2215。
96.根据主机设备2100的协议，主机接口2211可以执行主机设备2100和ssd 2200之间的接口连接。例如，主机接口2211可以通过以下中的任意一种与主机设备2100通信：安全数字协议、通用串行总线(usb)协议、多媒体卡(mmc)协议、嵌入式mmc(emmc)协议、个人计算机存储卡国际协会(pcmcia)协议、并行高级技术附件(pata)协议、串行高级技术附件(sata)协议、小型计算机系统接口(scsi)协议、串列scsi(sas)协议、外围组件互连(pci)协议、高速pci(pci
‑
e)协议和通用闪存(ufs)协议。主机接口2211可以执行磁盘仿真功能，使得主机设备2100将ssd 2200识别为通用数据存储设备，例如硬盘驱动器hdd。
97.控制组件2212可以分析和处理从主机设备2100输入的信号sgl。根据用于驱动ssd 2200的固件和/或软件，控制组件2212可以控制内部功能块的操作。ram 2213可以作为用于驱动固件或软件的工作存储器进行操作。
98.ecc组件2214可以生成用于待被传送到非易失性存储器装置2231至223n的数据的奇偶校验数据。所生成的奇偶校验数据可以与该数据一起存储在非易失性存储器装置2231至223n中。ecc组件2214可以基于奇偶校验数据检测从非易失性存储器装置2231至223n读取的数据中的错误。当检测到的错误的数量在可校正范围内时，ecc组件2214可以校正检测到的错误。
99.根据控制组件2212的控制，存储器接口2215可以将诸如命令和地址的控制信号提供到非易失性存储器装置2231至223n。根据控制组件2212的控制，存储器接口2215可以与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可以将存储在缓冲存储器装置2220中的数据提供到非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n读取的数据提供到缓冲存储器装置2220。
100.图10是示出根据实施例的包括数据存储设备的数据处理系统的示图。参照图10，数据处理系统3000可以包括主机设备3100和数据存储设备3200。
101.主机设备3100可以以诸如印刷电路板(pcb)的板形式来配置。尽管在图10中未示出，但是主机设备3100可以包括被配置成执行主机设备3100的功能的内部功能块。
102.主机设备3100可以包括诸如插座、插槽或连接器的连接端子3110。数据存储设备3200可以安装在连接端子3110上。
103.数据存储设备3200可以以诸如pcb的板形式来配置。数据存储设备3200可以指存储器模块或存储卡。数据存储设备3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231至3232、电源管理集成电路(pmic)3240以及连接端子3250。
104.控制器3210可以控制数据存储设备3200的全部操作。控制器3210可以被配置为与图9所示的控制器2210相同。
105.缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。根据控制器3210的控制，可以将临时存储在缓冲存储器装置3220中的数据传输到主机设备3100或非易失性存储器装置3231和3232。
106.非易失性存储器装置3231和3232可以用作数据存储设备3200的存储介质。
107.pmic 3240可以将通过连接端子3250输入的电力提供到数据存储设备3200的内部。根据控制器3210的控制，pmic 3240可以管理数据存储设备3200的电力。
108.连接端子3250可以联接到主机设备3100的连接端子3110。诸如命令、地址、数据的信号以及电力可以通过连接端子3250在主机设备3100和数据存储设备3200之间传输。连接端子3250可以根据主机设备3100与数据存储设备3200之间的接口连接方法以各种形式中的任意一种来配置。连接端子3250可以布置在数据存储设备3200的任意一侧中或任意一侧上。
109.图11是示出根据实施例的包括数据存储设备的数据处理系统的示图。参照图11，数据处理系统4000可以包括主机设备4100和数据存储设备4200。
110.主机设备4100可以以诸如pcb的板形式来配置。尽管在图11中未示出，但是主机设备4100可以包括被配置成执行主机设备4100的功能的内部功能块。
111.数据存储设备4200可以以表面安装型封装形式来配置。数据存储设备4200可以通过焊球4250而安装在主机设备4100上。数据存储设备4200可以包括控制器4210、缓冲存储器装置4220以及非易失性存储器装置4230。
112.控制器4210可以控制数据存储设备4200的全部操作。控制器4210可以被配置为与图9所示的控制器2210相同。
113.缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以通过控制器4210的控制被传输到主机设备4100或非易失性存储器装置4230。
114.非易失性存储器装置4230可以用作数据存储设备4200的存储介质。
115.图12是示出根据实施例的包括数据存储设备的网络系统5000的示图。参照图12，网络系统5000可以包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
116.服务器系统5300可以响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以将数据提供到多个客户端系统5410至5430。
117.服务器系统5300可以包括主机设备5100和数据存储设备5200。数据存储设备5200可以被配置为图1的存储装置200、图8的ssd 2200、图10的数据存储设备3200或图11的数据存储设备4200。
118.图13是示出根据实施例的数据存储设备中包括的非易失性存储器装置的示图。参照图13，非易失性存储器装置210可以包括存储器单元阵列211、行解码器212、列解码器
214、数据读取/写入块213、电压生成器215以及控制逻辑216。
119.存储器单元阵列211可以包括布置在字线wl1至wlm和位线bl1至bln彼此相交的区域中的存储器单元mc。
120.行解码器212可以通过字线wl1至wlm联接到存储器单元阵列211。行解码器212可以通过控制逻辑216的控制来操作。行解码器212可以对从外部设备(未示出)提供的地址进行解码。行解码器212可以基于解码结果来选择并驱动字线wl1至wlm。例如，行解码器212可以将从电压生成器215提供的字线电压提供到字线wl1至wlm。
121.数据读取/写入块213可以通过位线bl1至bln联接到存储器单元阵列211。数据读取/写入块213可以包括与位线bl1至bln相对应的读取/写入电路rw1至rwn。数据读取/写入块213可以根据控制逻辑216的控制来操作。根据操作模式，数据读取/写入块213可以操作为写入驱动器或读出放大器。例如，在写入操作中，数据读取/写入块213可以操作为写入驱动器，该写入驱动器被配置成将从外部设备提供的数据存储在存储器单元阵列211中。在另一示例中，在读取操作中，数据读取/写入块213可以操作为读出放大器，该读出放大器被配置成从存储器单元阵列211读取数据。
122.列解码器214可以通过控制逻辑216的控制来操作。列解码器214可以对从外部设备(未示出)提供的地址进行解码。列解码器214可以基于解码结果，将与位线bl1至bln相对应的数据读取/写入块213的读取/写入电路rw1至rwn与数据输入/输出(i/o)线(或数据i/o缓冲器)联接。
123.电压生成器215可以生成用于非易失性存储器装置210的内部操作的电压。通过电压生成器215生成的电压可以被施加到存储器单元阵列211的存储器单元。例如，可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。在另一示例中，可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。在另一示例中，可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
124.控制逻辑216可以基于从外部设备提供的控制信号来控制非易失性存储器装置210的全部操作。例如，控制逻辑216可以控制非易失性存储器装置210的操作，诸如非易失性存储器装置210的读取操作、写入操作、擦除操作。
125.本发明的上述实施例旨在示出而非限制本发明。可进行各种替代方案和等同方案。本发明不受本文描述的实施例的限制。本发明也不限于任何特定类型的半导体装置。本领域技术人员将理解的是，鉴于本公开，可进行其它的增加、减少或修改。本发明涵盖所附落入权利要求范围内的所有这种变型。