一种信号传输控制方法、装置及存储介质与流程

1.本发明涉及5g天线技术领域，具体涉及一种信号传输控制方法、装置及存储介质。


背景技术：

2.多进多出（mimo，multiple input multiple output）是为极大地提高信道容量，在发送端和接收端都使用多根天线，在收发之间构成多个信道的天线系统。mimo系统的一个明显特点就是具有极高的频谱利用效率，在对现有频谱资源充分利用的基础上通过利用空间资源来获取可靠性与有效性两方面增益。
3.现阶段市面上的雷达天线多采用时分复用（tdma，time division multiple address）的信号传输方式。时分复用的方式比较容易实现，然而它并没有充分发挥设备的发射能力，时分复用传输方式的传输效率低，不利于自动驾驶车辆更快的执行相关的操作。


技术实现要素：

4.本技术提出了一种信号传输控制方法、装置及存储介质，至少可以解决现有信号传输方式的传输效率低的技术问题。
5.根据本技术的一方面，提供了一种信号传输控制方法，应用于发射天线的射频单元，所述射频单元设有多个发射通道，所述方法包括：获取多个通道组，所述多个通道组是对所述射频单元的所述多个发射通道进行划分处理得到的，每个通道组包括多个目标通道；分别控制所述多个通道组在各自对应的时间段内进行信号发射，其中，不同通道组对应的时间段不同，同一通道组的全部目标通道在对应的时间段内同时进行信号发射。
6.在一种可能的实现方式中，所述通道组的数量为第一数量，从所述多个通道组中第一通道组对应的时间段开始，至所述多个通道组中最后一个通道组对应的时间段截止，连续的第一数量的时间段形成一个发射周期；所述分别控制所述多个通道组在各自对应的时间段内进行信号发射包括：确定当前发射周期；根据所述当前发射周期，确定各目标通道对应的目标相位参数；将各目标通道的相位调整至对应的目标相位参数；分别控制所述第一数量的通道组在各自对应的时间段内进行信号发射，所述对应的时间段为所述当前发射周期内的时间段。
7.在一种可能的实现方式中，所述射频单元包括级联的四个射频芯片，每个所述射频芯片均设有三个发射通道；对所述射频单元的所述多个发射通道进行划分处理包括：在所述四个射频芯片中确定第一芯片组、第二芯片组、第三芯片组和第四芯片组，每个芯片组包括三个射频芯片；在所述第一芯片组的每个射频芯片中确定一个发射通道，得到第一通道组的第一
目标通道、第二目标通道和第三目标通道；在所述第二芯片组的每个射频芯片中确定一个发射通道，得到第二通道组的第一目标通道、第二目标通道和第三目标通道；在所述第三芯片组的每个射频芯片中确定一个发射通道，得到第三通道组的第一目标通道、第二目标通道和第三目标通道；在所述第四芯片组的每个射频芯片中确定一个发射通道，得到第四通道组的第一目标通道、第二目标通道和第三目标通道；其中，一个发射通道属于一个通道组。
8.在一种可能的实现方式中，一个发射周期包括第一时间段、第二时间段、第三时间段和第四时间段；在从第一发射周期开始并连续的四个所述发射周期中，四个所述通道组的第一目标通道的目标相位参数均为0；在从第一发射周期开始并连续的四个所述发射周期中，四个所述通道组的第二目标通道的目标相位参数依次为0、π/2、π和3π/2；在从第一发射周期开始并连续的四个所述发射周期中，四个所述通道组的第三目标通道的目标相位参数依次为0、π、0和π。
9.在一种可能的实现方式中，所述在所述四个射频芯片中确定第一芯片组、第二芯片组、第三芯片组和第四芯片组包括：将所述四个射频芯片的第一射频芯片、第二射频芯片和第三射频芯片确定为所述第一芯片组；将所述四个射频芯片中所述第一射频芯片、所述第二射频芯片和第四射频芯片确定为所述第二芯片组；将所述四个射频芯片中所述第一射频芯片、所述第三射频芯片和所述第四射频芯片确定为所述第三芯片组；将所述四个射频芯片中所述第二射频芯片、所述第三射频芯片和所述第四射频芯片确定为所述第四芯片组。
10.根据本技术的另一方面，提供了一种信号传输控制装置，应用于发射天线的射频单元，所述射频单元设有多个发射通道，所述装置包括：获取模块，用于获取多个通道组，所述多个通道组是对所述射频单元的所述多个发射通道进行划分处理得到的，每个通道组包括多个目标通道；控制模块，用于分别控制所述多个通道组在各自对应的时间段内进行信号发射，其中，不同通道组对应的时间段不同，同一通道组的全部目标通道在对应的时间段内同时进行信号发射。
11.根据本技术的另一方面，提供了一种信号传输控制方法，应用于接收天线，所述方法包括：接收发射天线的多个通道组发送的多个通道组信号，所述多个通道组信号是所述多个通道组分别在各自对应的时间段内进行信号发射得到的，不同通道组对应的时间段不同，每个通道组包括多个目标通道，同一通道组的全部目标通道在对应的时间段内同时进行信号发射；
分别对所述多个通道组信号进行距离维信号处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号；对各目标通道发射的通道信号对应的距离维傅立叶信号进行排序处理，得到目标信号。
12.根据本技术的另一方面，所述分别对所述多个通道组信号对应的距离维傅立叶信号进行距离维信号处理，得到各目标通道发射的通道信号包括：分别对所述多个通道组信号进行距离维快速傅立叶变换处理，得到所述多个通道组信号对应的多个待解码信号；分别对所述多个通道组信号对应的多个待解码信号进行解码处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号。
13.根据本技术的另一方面，提供了一种信号传输控制装置，应用于接收天线，所述装置包括：接收模块，用于接收发射天线的多个通道组发送的多个通道组信号，多个通道组信号是所述多个通道组分别在各自对应的时间段内进行信号发射得到的，不同通道组对应的时间段不同，每个通道组包括多个目标通道，同一通道组的全部目标通道在对应的时间段内同时进行信号发射；第一处理模块，用于分别对所述多个通道组信号进行距离维信号处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号；第二处理模块，用于对各目标通道发射的通道信号对应的距离维傅立叶信号进行排序处理，得到目标信号。
14.根据本技术的另一方面，提供了一种非易失性计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述的方法。
15.本技术中，多个通道组依次在对应的时间段内进行信号发射，在一个时间段内有一个通道组进行信号发射，一个通道组内有多个目标通道，即在一个时间段内有多个目标通道进行信号发射，实现在一个时间段内有多个发射通道工作，提高了信号传输的效率。
附图说明
16.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为现有的时分复用技术中的发射通道与时间段的对应关系示意图；图2为根据本发明一示例性实施例示出的一种信号传输控制方法的流程图；图3为根据本发明另一示例性实施例示出的一种信号传输控制方法的流程图；图4为本发明中的发射通道与时间段的对应关系示意图；图5为本发明中的发射通道的目标相位参数与发射周期的对应关系示意图；图6为根据本发明又一示例性实施例示出的一种信号传输控制方法的流程图；图7为根据本发明再一示例性实施例示出的一种信号传输控制方法的流程图；图8为本发明中对第一通道组信号的部分处理过程示意图；
图9为本发明中对四个通道组信号的处理过程示意图；图10为根据本发明一示例性实施例示出的一种信号传输控制装置的框图；图11为根据本发明另一示例性实施例示出的一种信号传输控制装置的框图。
具体实施方式
18.以下将参考附图详细说明本技术的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
19.在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
20.另外，为了更好的说明本技术，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本技术同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本技术的主旨。
21.本发明提出了一种信号传输控制方法、装置及存储介质，至少可以解决现有信号传输方式的传输效率低的技术问题，本发明具体是以如下技术方案实现的。
22.结合图2至图3所示，本说明书实施例提供的一种信号传输控制方法，应用于发射天线的射频单元，射频单元设有多个发射通道，方法包括：步骤s101：获取多个通道组，多个通道组是对射频单元的多个发射通道进行划分处理得到的，每个通道组包括多个目标通道。
23.本说明书实施例中，发射天线可以是mimo天线，用于发射mimo信号。射频单元包括级联的多个射频芯片，射频芯片是将无线电信号通信转换成一定的无线电信号波形，并通过天线谐振发送出去的电子元器件，射频芯片的架构包括接收通道和发射通道两大部分。本说明书实施例中对射频单元中全部射频芯片的发射通道进行划分处理，即对全部发射通道进行分组划分处理，得到多个通道组，可以将通道组中的发射通道记作目标通道，每个通道组包括多个目标通道。需要说明的是，多个目标通道可以是两个目标通道，也可以是两个以上目标通道。可以在生产、制作发射天线的过程中，对射频单元的多个发射通道进行划分处理，得到划分结果信息，将划分结果信息设置为发射天线的内部参数。在发射天线开启时，可以直接根据划分结果信息获取多个通道组。
24.步骤s102：分别控制多个通道组在各自对应的时间段内进行信号发射，其中，不同通道组对应的时间段不同，同一通道组的全部目标通道在对应的时间段内同时进行信号发射。
25.本说明书实施例中，可以控制多个通道组按预设的发射顺序依次进行信号发射，具体地，可以控制多个通道组中第i通道组在第i时间段内进行信号发射，1≤i≤通道组的数量，通道组在进行信号发射时该通道组中的全部目标通道均进行信号发射，多个通道组的发射是连续的，不同通道组对应的时间段不交叉、不重合。其中，同一通道组中不同的目标通道可以属于不同的射频芯片。
26.本说明书实施例中，控制全部通道组按预设的发射顺序均发射完毕后，可以重复控制全部通道组按预设的发射顺序进行信号发射，即可以重复步骤s102，直至满足预设条件，预设条件可以是待发射数据被发射完毕，待发射数据可以是发射天线待发射的数据，预
设条件也可以是射频单元的工作时长达到预设时长，本公开对此不作限定。
27.现有技术中，在任意一个时间段内仅有一个发射通道工作，而其他发射通道均处于休眠状态，未合理的利用发射通道，传输效率低。
28.而本说明书实施例中，多个通道组依次在对应的时间段内进行信号发射，在一个时间段内有一个通道组进行信号发射，一个通道组内有多个目标通道，即在一个时间段内有多个目标通道进行信号发射，实现在一个时间段内有多个发射通道工作，提高了信号传输的效率。
29.此外，一个时间段内有多个目标通道进行信号发射，接收天线可以同时接收到同一通道组中多个目标通道发射信号的混合信号，使得接收天线在解码之前处理的数据量变为了现有技术的n分之一(n为一个时间段内工作的目标通道的数量)，有利于合理利用现场可编程门阵列（fpga，field programmable gate array）的逻辑资源。
30.在一种可能的实现方式中，通道组的数量为第一数量，从多个通道组中第一通道组对应的时间段开始，至多个通道组中最后一个通道组对应的时间段截止，连续的第一数量的时间段形成一个发射周期；步骤s102可以包括：步骤s1021：确定当前发射周期；步骤s1022：根据当前发射周期，确定各目标通道对应的目标相位参数；步骤s1023：将各目标通道的相位调整至对应的目标相位参数；步骤s1024：分别控制第一数量的通道组在各自对应的时间段内进行信号发射，对应的时间段为当前发射周期内的时间段。
31.本说明书实施例中，多个通道组按预设的发射顺序依次进行信号发射；从多个通道组中第一通道组开始发射至最后一个通道组结束发射，完成一次循环，对应于一个发射周期。
32.本说明书实施例中，可以在射频单元启动时对发射周期进行计数，根据当前发射周期对应的计数值确定各目标通道对应的目标相位参数，将各目标通道的相位调整至对应的目标相位参数，在此基础上控制目标通道进行信号发射。本说明书实施例中，可以通过相位的编码控制，对各个目标通道使用相位编码进行区分，确保整个mimo信号波形的正交，避免mimo信号在空间中相互抵消而削弱，也避免mimo信号相互叠加而增加。
33.现有技术中，时分复用（tdma， time division multiple address）的信号在time时间维度做区分，频分复用（fdma， frequency division multiple access）的信号在frequency频率维度做区分，多普勒多址（ddma，doppler division multiple access）的信号在time时间维度和frequency频率维度是一样的，各发射通道之间使用相位编码进行区分。现有技术中单一的tdma
‑
mimo波形降低了距离维的采样率，导致雷达系统的无模糊测速范围成倍的降低，同时单子帧雷达发波时间过长使得单位时间的点云数据量降低，输出目标的实时性与可靠性降低。
34.本说明书实施例中使用时分复用（tdma）和多普勒多址（ddma）相结合的传输方式，提高了信号传输的效率。本说明书实施例通过tdma ddma的波形设计方式，兼顾了实现可行性和性能；提高了无模糊测速范围；降低了单子帧雷达发波时间；通过相位编码，大幅降低了需要处理的数据量，节省了fpga的资源。最终带来的是产品性能指标的大规模提升和器
件资源需求降低带来的成本优势。
35.在一种可能的实现方式中，射频单元包括级联的四个射频芯片，每个射频芯片均设有三个发射通道；对所述射频单元的所述多个发射通道进行划分处理包括：在四个射频芯片中确定第一芯片组、第二芯片组、第三芯片组和第四芯片组，每个芯片组包括三个射频芯片；在第一芯片组的每个射频芯片中确定一个发射通道，得到第一通道组的第一目标通道、第二目标通道和第三目标通道；在第二芯片组的每个射频芯片中确定一个发射通道，得到第二通道组的第一目标通道、第二目标通道和第三目标通道；在第三芯片组的每个射频芯片中确定一个发射通道，得到第三通道组的第一目标通道、第二目标通道和第三目标通道；在第四芯片组的每个射频芯片中确定一个发射通道，得到第四通道组的第一目标通道、第二目标通道和第三目标通道；其中，一个发射通道属于一个通道组。
36.本说明书实施例中，射频单元包括级联的四个射频芯片，每个射频芯片均设有三个发射通道，射频单元设有十二个发射通道，可以划分得到四个通道组；一个通道组中有三个目标通道，同一通道组中的三个目标通道同时进行信号发射，在步骤s1011中先将四个射频芯片划分为不同的四个芯片组，每个芯片组包括三个射频芯片，在确定通道组时在芯片组的每个射频芯片中选择一个发射通道，使得同一通道组中的三个目标通道分别属于三个射频芯片，避免同一射频芯片的多个发射通道同时工作；一个发射通道属于一个通道组，避免一个发射通道在一个发射周期（一次循环）内多次发射。
37.本说明书实施例中，可以按照第一通道组、第二通道组、第三通道组和第四通道组的顺序依次进行信号发射，控制第一通道组在第一时间段进行信号发射，控制第二通道组在第二时间段进行信号发射，控制第三通道组在第三时间段进行信号发射，控制第四通道组在第四时间段进行信号发射，第一时间段、第二时间段、第三时间段和第四时间段可以形成一个发射周期。
38.在一种可能的实现方式中，一个发射周期包括第一时间段、第二时间段、第三时间段和第四时间段；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第一目标通道的目标相位参数均为0；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第二目标通道的目标相位参数依次为0、π/2、π和3π/2；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第三目标通道的目标相位参数依次为0、π、0和π。
39.本说明书实施例中，四个通道组的第一目标通道的目标相位参数均保持为0，四个通道组的第二目标通道的目标相位参数依次以0、π/2、π和3π/2进行循环，四个通道组的第三目标通道的目标相位参数以0、π、0和π进行循环。
40.本说明书实施例中，通过波形的burst间的相位编码，实现3个发射通道同时工作
的可行性，可以通过相位的编码控制确保整个mimo信号波形的正交，避免mimo信号在空间中相互抵消而削弱，也避免mimo信号相互叠加而增加；同时便于在接收天线侧通过ddma解码实现对数据的解析，再利用fpga器件的优势，对虚拟通道的数据进行重排，便于后续的角度维处理。
41.在一种可能的实现方式中，步骤s1011包括：将四个射频芯片中第一射频芯片、第二射频芯片和第三射频芯片确定为第一芯片组；将四个射频芯片中第一射频芯片、第二射频芯片和第四射频芯片确定为第二芯片组；将四个射频芯片中第一射频芯片、第三射频芯片和第四射频芯片确定为第三芯片组；将四个射频芯片中第二射频芯片、第三射频芯片和第四射频芯片确定为第四芯片组。
42.本说明书实施例中通过合理安排第一射频芯片、第二射频芯片、第三射频芯片和第四射频芯片之间的发射顺序，便于接收天线对接收到的信号进行解析，提高信号传输效率。
43.在一种可能的实现方式中，步骤s1024包括：在第一时间段内，控制第一通道组的第一目标通道发射第一信号，控制第一通道组的第二目标通道发射第五信号，控制第一通道组的第三目标通道发射第九信号；在第二时间段内，控制第二通道组的第一目标通道发射第二信号，控制第二通道组的第二目标通道发射第六信号，控制第二通道组的第三目标通道发射第十信号；在第三时间段内，控制第三通道组的第一目标通道发射第三信号，控制第三通道组的第二目标通道发射第七信号，控制第三通道组的第三目标通道发射第十一信号；在第四时间段内，控制第四通道组的第一目标通道发射第四信号，控制第四通道组的第二目标通道发射第八信号，控制第四通道组的第三目标通道发射第十二信号；其中，第一信号、第二信号、第三信号、第四信号、第五信号、第六信号、第七信号、第八信号、第九信号、第十信号、第十一信号和第十二信号用于供接收天线进行处理并得到目标信号。
44.本说明书实施例中，四个通道组中的目标通道分别发射带有不同编号信息的信号，接收天线按信号的编号进行距离维快速傅立叶变换处理、解码处理、排序处理，得到目标信号，本说明书实施例便于接收天线进行解析，提高信号传输效率。
45.在一种可能的实现方式中，第一通道组的第一目标通道可以为第一射频芯片的第一发射通道，第一通道组的第二目标通道可以为第二射频芯片的第二发射通道，第一通道组的第三目标通道可以为第三射频芯片的第三发射通道；第二通道组的第一目标通道可以为第一射频芯片的第二发射通道，第二通道组的第二目标通道可以为第二射频芯片的第三发射通道，第二通道组的第三目标通道可以为第四射频芯片的第一发射通道；第三通道组的第一目标通道可以为第一射频芯片的第三发射通道，第三通道组的第二目标通道可以为第三射频芯片的第一发射通道，第三通道组的第三目标通道可以为第
四射频芯片的第二发射通道；第四通道组的第一目标通道可以为第二射频芯片的第一发射通道，第四通道组的第二目标通道可以为第三射频芯片的第二发射通道，第四通道组的第三目标通道可以为第四射频芯片的第三发射通道。
46.本说明书实施例中通过合理安排通道组中目标通道与射频芯片中发射通道之间的对应关系，便于接收天线后续对信号进行解析，提高信号传输效率。
47.下面以四片级联的射频单元为例进行说明，射频单元包括级联的四个射频芯片（mmic1、mmic2、mmic3和mmic4），每个射频芯片均设有三个发射通道（tx1、tx2和tx3），射频单元共有十二个发射通道。
48.结合图1所示，现有技术中使用时分复用的方式控制射频单元进行信号发射，一个时间段chirp内仅有一个发射通道发射信号。mmic1的发射通道tx1在时间段chirp1内发射信号1，mmic2的发射通道tx1在时间段chirp2内发射信号2，mmic3的发射通道tx1在时间段chirp3内发射信号3，mmic4的发射通道tx1在时间段chirp4内发射信号4，mmic1的发射通道tx2在时间段chirp5内发射信号5，mmic2的发射通道tx2在时间段chirp6内发射信号6，mmic3的发射通道tx2在时间段chirp7内发射信号7，mmic4的发射通道tx2在时间段chirp8内发射信号8，mmic1的发射通道tx3在时间段chirp9内发射信号9，mmic2的发射通道tx3在时间段chirp10内发射信号10，mmic3的发射通道tx3在时间段chirp11内发射信号11，mmic4的发射通道tx3在时间段chirp12内发射信号12。chirp1、chirp2、chirp3、chirp4、chirp5、chirp6、chirp7、chirp8、chirp9、chirp10、chirp11和chirp12形成一个完整的发射周期burst。
49.结合图4所示，本说明书实施例中，将mmic1的发射通道tx1、mmic2的发射通道tx2和mmic3的发射通道tx3确定为第一通道组，将mmic1的发射通道tx2、mmic2的发射通道tx3和mmic4的发射通道tx1确定为第二通道组，将mmic1的发射通道tx3、mmic3的发射通道tx1和mmic4的发射通道tx2确定为第三通道组，将mmic2的发射通道tx1、mmic3的发射通道tx2和mmic4的发射通道tx3确定为第四通道组。控制第一通道组的三个发射通道在第一时间段chirp1发射信号，其中，mmic1的发射通道tx1发射信号1（第一信号），mmic2的发射通道tx2发射信号5（第五信号），mmic3的发射通道tx3发射信号9（第九信号）；控制第二通道组的三个发射通道在第二时间段chirp2发射信号，其中，mmic1的发射通道tx2发射信号2（第二信号），mmic2的发射通道tx3发射信号6（第六信号），mmic4的发射通道tx1发射信号10（第十信号）；控制第三通道组的三个发射通道在第三时间段chirp3发射信号，其中，mmic1的发射通道tx3发射信号3（第三信号），mmic3的发射通道tx1发射信号7（第七信号），mmic4的发射通道tx2发射信号11（第十一信号）；控制第四通道组的三个发射通道在第四时间段chirp4发射信号，其中，mmic2的发射通道tx1发射信号4（第四信号），mmic3的发射通道tx2发射信号8（第八信号），mmic4的发射通道tx3发射信号12（第十二信号）。本说明书实施例中，第一时间段chirp1、第二时间段chirp2、第三时间段chirp3和第四时间段chirp4形成一个发射周期burst。
50.对比可知，现有技术中，一个时间段chirp内仅一个发射通道工作，需要经过12个时间段chirp才能使射频单元的12个发射通道分别工作一次。而本说明书实施例中，使用tdma和ddma相结合的方式，在一个时间段chirp内有三个发射通道同时工作，仅需要4个时
间段chirp即可使射频单元的12个发射通道分别工作一次，本说明书实施例（tdma ddma）对应的无模糊速度范围是现有技术（tdma）的3倍，可见，本说明书实施例（tdma ddma）可以提高信号的传输效率。无模糊速度是指雷达能够测量的一个脉冲到下一个脉冲的相的目标物径向速度值。
51.由于本说明书实施例（tdma ddma）中chirp的实际时长和现有技术（tdma）中chirp的实际时长相同，因此，相比于现有技术，本说明书实施例中单个burst的实际时长为现有技术的1/3，对应的无模糊速度范围会是现有技术的3倍，同时接收天线在做解码之前进行距离维fft的数据量会是现有技术的1/3。
52.本说明书实施例中，接收天线可以对接收到的信号进行解析，按照信号1、信号2、信号3、信号4、信号5、信号6、信号7、信号8、信号9、信号10、信号11和信号12的顺序进行排序，得到目标信号。
53.结合图5所示，在第一发射周期burst1中，四个通道组的第一目标通道的相位均为0，四个通道组的第二目标通道的相位均为0，四个通道组的第三目标通道的相位均为0。在第二发射周期burst2中，四个通道组的第一目标通道的相位均为0，四个通道组的第二目标通道的相位均为π/2，四个通道组的第三目标通道的相位均为π，即，mmic1的发射通道tx1、mmic1的发射通道tx2、mmic1的发射通道tx3和mmic2的发射通道tx1的相位均为0，mmic2的发射通道tx2、mmic2的发射通道tx3、mmic3的发射通道tx1和mmic3的发射通道tx2的相位均为π/2，mmic3的发射通道tx3、mmic4的发射通道tx1、mmic4的发射通道tx2和mmic4的发射通道tx3的相位均为π。在第三发射周期burst3中，四个通道组的第一目标通道的相位均为0，四个通道组的第二目标通道的相位均为π，四个通道组的第三目标通道的相位均为0。在第四发射周期burst4中，四个通道组的第一目标通道的相位均为0，四个通道组的第二目标通道的相位均为3π/2，四个通道组的第三目标通道的相位均为π。
54.本说明书实施例中，通过在单burst之内做tdma，使每个时间段chirp内同时有3个射频芯片工作，并且在burst与burst之间做相位的编码控制，从而实现整个mimo信号波形的正交，由此，mimo信号在空间中才不会相互抵消而削弱，也不会因相互叠加而增加。
55.结合图6和图7所示，本说明书实施例还提供一种信号传输控制方法，应用于接收天线，方法包括：步骤s201：接收发射天线的多个通道组发送的多个通道组信号，多个通道组信号是多个通道组分别在各自对应的时间段内进行信号发射得到的，不同通道组对应的时间段不同，每个通道组包括多个目标通道，同一通道组的全部目标通道在对应的时间段内同时进行信号发射。
56.本说明书实施例中，本说明书实施例中，接收天线可以是mimo天线，用于接收mimo信号。发射天线可以是mimo天线，用于发射mimo信号，发射天线包括射频单元，射频单元包括级联的多个射频芯片，本说明书实施例中对射频单元中全部射频芯片的发射通道进行划分处理，即对全部发射通道进行分组划分处理，得到多个通道组，可以将通道组中的发射通道记作目标通道，每个通道组包括多个目标通道。
57.本说明书实施例中，在一个时间段内发射天线的一个通道组中的全部目标通道进行信号发射，各个目标通道发射的信号在混合后被接收天线同时接收，即接收天线接收到的通道组信号是同一通道组内各个目标通道发射的信号混合后的信号。
58.步骤s202：分别对多个通道组信号进行距离维信号处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号。
59.本说明书实施例中，可以根据通道组信号进行距离维信号处理，将通道组信号以目标通道为依据进行区分。对多个通道组信号进行距离维信号处理，可以得到发射天线中全部目标通道发射的通道信号对应的距离维傅立叶信号，存储通道信号对应的距离维傅立叶信号。
60.步骤s203：对各目标通道发射的通道信号对应的距离维傅立叶信号进行排序处理，得到目标信号。
61.本说明书实施例中，目标信号可以是发射天线侧期望接收天线侧获知的信号，进一步地可以存储目标信号。
62.现有技术中，发射天线在任意一个时间段内仅有一个发射通道工作，而其他发射通道均处于休眠状态，未合理的利用发射通道，传输效率低。而本说明书实施例中，发射天线的多个通道组依次在对应的时间段内进行信号发射，在一个时间段内仅有一个通道组进行信号发射，一个通道组内有多个目标通道，即在一个时间段内有多个目标通道进行信号发射，实现在一个时间段内有多个发射通道工作，提高了信号传输的效率。
63.此外，一个时间段内有多个目标通道进行信号发射，接收天线可以同时接收到同一通道组中多个目标通道发射信号的混合信号，使得接收天线在解码之前处理的数据量变为了现有技术的n分之一(n为一个时间段内工作的目标通道的数量)，有利于合理利用fpga逻辑资源。
64.在一种可能的实现方式中，步骤s202包括：步骤s2021：分别对多个通道组信号进行距离维快速傅立叶变换处理，得到多个通道组信号对应的多个待解码信号；步骤s2022：分别对多个通道组信号对应的多个待解码信号进行解码处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号。
65.本说明书实施例中，对多个通道组信号进行距离维快速傅立叶变换处理，可以以低数据量的状态去做距离维的fft，之后再进行解码，从而分解出3路目标通道的通道信号的距离维fft结果。可以快速、高效地得到目标通道的通道信号的距离维fft结果，减少距离维快速傅立叶变换处理时的数据处理量，提高数据处理效率。
66.结合图8所示，以发射天线的射频单元包括四片级联芯片、每个芯片设有三个发射通道为例进行说明，以接收天线16路adc通道中的第一路adc（adc0）为例。adc0接收发射天线在第一时间段发射的第一通道组信号chirp1_adc_data，对第一通道组信号进行距离维快速傅立叶变换处理，得到第一待解码信号，对第一待解码信号进行解码处理，得到第一信号的距离维fft结果1（0）_range_fft、第五信号的距离维fft结果5（0）_range_fft和第九信号的距离维fft结果9（0）_range_fft。
67.adc0还可以接收发射天线在第二时间段发射的第二通道组信号chirp2_adc_data，对第二通道组信号进行距离维快速傅立叶变换处理，得到第二待解码信号，对第二待解码信号进行解码处理，得到第二信号的距离维fft结果、第六信号的距离维fft结果和第十信号的距离维fft结果；adc0还可以接收发射天线在第三时间段发射的第三通道组信号chirp3_adc_data，对第三通道组信号进行距离维快速傅立叶变换处理，得到第三待解码信
号，对第三待解码信号进行解码处理，得到第三信号的距离维fft结果、第七信号的距离维fft结果和第十一信号的距离维fft结果；adc0还可以接收发射天线在第四时间段发射的第四通道组信号chirp4_adc_data，对第四通道组信号进行距离维快速傅立叶变换处理，得到第四待解码信号，对第四待解码信号进行解码处理，得到第四信号的距离维fft结果、第八信号的距离维fft结果和第十二信号的距离维fft结果。
68.对于接收天线的16路adc通道中的其他adc通道，情况类似。结合图9所示，burst之内的全部chirp（chirp1_adc_data~chirp4_adc_data）都会解码成3路距离维fft结果，得到1（0~15）_range_fft~12（0~15）_range_fft，每个对应着相应的编号，先在fpga的内部缓存，可以按照1~12的通道信号的编号进行顺序排序，之后写入双倍速率同步动态随机存储器（ddr，double data rate sdram,）空间中。例如，第二通道组信号chirp2_adc_data被16路adc接收，处理后可以得到2（0~15）_range_fft、6（0~15）_range_fft和10（0~15）_range_fft，其中，2（0~15）_range_fft是指16路adc的第二信号的距离维fft结果，2（8）_range_fft是指第8路adc的第二信号的距离维fft结果。
69.接收天线射频部分所采用的是多片mmic级联的方式，对于单片3tx（发射通道）*4rx（接收通道）的器件，对应的虚拟通道是12个，对4片mmic级联的方式来说，虚拟通道数就是12tx*16rx对应的192个。因为tdma ddma的方式，192个虚拟通道是一个乱序的状态，本说明书实施例通过fpga内部的ultra ram对相应的信号做缓存，然后进行重新的顺序排布，实现在角度维处理时的顺序读取和计算。
70.现有技术中，接收天线在解码之前是192通道。本说明书实施例中，接收天线的虚拟通道在解码之前是64个通道，解码之后是192通道，因为ddma的存在，使得处理的数据数据量在解码之前相比较现有技术中，变为了三分之一，这对于fpga逻辑资源的合理利用，都非常有益处。
71.在一种可能的实现方式中，通道组的数量为第一数量，从多个通道组中第一通道组对应的时间段开始，至多个通道组中最后一个通道组对应的时间段截止，连续的第一数量的时间段形成一个发射周期；多个通道组分别在对应的时间段内进行信号发射包括：多个通道组分别在对应的时间段内调整至目标相位参数并进行信号发射，目标相位参数是根据当前发射周期确定的。
72.在一种可能的实现方式中，发射天线包括射频单元，射频单元包括级联的四个射频芯片，每个射频芯片均设有三个发射通道；四个通道组分别为第一通道组、第二通道组、第三通道组和第四通道组，第一通道组是在第一芯片组的每个射频芯片中确定一个发射通道得到的，第二通道组是在第二芯片组的每个射频芯片中确定一个发射通道得到的，第三通道组是在第三芯片组的每个射频芯片中确定一个发射通道得到的，第四通道组是在第四芯片组的每个射频芯片中确定一个发射通道得到的；第一芯片组、第二芯片组、第三芯片组和第四芯片组是在四个射频芯片中确定得到的，每个芯片组包括三个射频芯片，其中，一个发射通道属于一个通道组。
73.在一种可能的实现方式中，一个发射周期包括第一时间段、第二时间段、第三时间段和第四时间段；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第一目标通道的
目标相位参数均为0；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第二目标通道的目标相位参数依次为0、π/2、π和3π/2；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第三目标通道的目标相位参数依次为0、π、0和π。
74.在一种可能的实现方式中，第一芯片组包括四个射频芯片中第一射频芯片、第二射频芯片和第三射频芯片；第二芯片组包括四个射频芯片中第一射频芯片、第二射频芯片和第四射频芯片；第三芯片组包括四个射频芯片中第一射频芯片、第三射频芯片和第四射频芯片；第四芯片组包括四个射频芯片中第二射频芯片、第三射频芯片和第四射频芯片。
75.结合图10所示，本说明书实施例还提供一种信号传输控制装置，应用于发射天线的射频单元，射频单元设有多个发射通道，装置包括：获取模块100，用于获取多个通道组，多个通道组是对射频单元的多个发射通道进行划分处理得到的，每个通道组包括多个目标通道；控制模块200，用于分别控制多个通道组在各自对应的时间段内进行信号发射，其中，不同通道组对应的时间段不同，同一通道组的全部目标通道在对应的时间段内同时进行信号发射。
76.本说明书实施例中，多个通道组依次在对应的时间段内进行信号发射，在一个时间段内仅有一个通道组进行信号发射，一个通道组内有多个目标通道，即在一个时间段内有多个目标通道进行信号发射，实现在一个时间段内有多个发射通道工作，提高了信号传输的效率。此外，一个时间段内有多个目标通道进行信号发射，接收天线可以同时接收到多个目标通道发射信号的混合信号，使得处理的数据量大幅度减少，有利于合理利用fpga逻辑资源。
77.在一种可能的实现方式中，通道组的数量为第一数量，从多个通道组中第一通道组对应的时间段开始，至多个通道组中最后一个通道组对应的时间段截止，连续的第一数量的时间段形成一个发射周期；控制模块200包括：第一确定单元，用于确定当前发射周期；第二确定单元，用于根据当前发射周期，确定各目标通道对应的目标相位参数；调整单元，用于将各目标通道的相位调整至对应的目标相位参数；控制单元，用于分别控制第一数量的通道组在对应的时间段内进行信号发射，对应的时间段为当前发射周期内的时间段。
78.在一种可能的实现方式中，射频单元包括级联的四个射频芯片，每个射频芯片均设有三个发射通道；对射频单元的多个发射通道进行划分处理包括：第三确定单元，用于在四个射频芯片中确定第一芯片组、第二芯片组、第三芯片组和第四芯片组，每个芯片组包括三个射频芯片；第四确定单元，用于在第一芯片组的每个射频芯片中确定一个发射通道，得到第一通道组的第一目标通道、第二目标通道和第三目标通道；第五确定单元，用于在第二芯片组的每个射频芯片中确定一个发射通道，得到第
二通道组的第一目标通道、第二目标通道和第三目标通道；第六确定单元，用于在第三芯片组的每个射频芯片中确定一个发射通道，得到第三通道组的第一目标通道、第二目标通道和第三目标通道；第七确定单元，用于在第四芯片组的每个射频芯片中确定一个发射通道，得到第四通道组的第一目标通道、第二目标通道和第三目标通道；其中，一个发射通道属于一个通道组。
79.在一种可能的实现方式中，一个发射周期包括第一时间段、第二时间段、第三时间段和第四时间段；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第一目标通道的目标相位参数均为0；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第二目标通道的目标相位参数依次为0、π/2、π和3π/2；在从第一发射周期开始并连续的四个发射周期中，四个通道组的第三目标通道的目标相位参数依次为0、π、0和π。
80.在一种可能的实现方式中，第三确定单元包括：第一确定子单元，用于将四个射频芯片中第一射频芯片、第二射频芯片和第三射频芯片确定为第一芯片组；第二确定子单元，用于将四个射频芯片中第一射频芯片、第二射频芯片和第四射频芯片确定为第二芯片组；第三确定子单元，用于将四个射频芯片中第一射频芯片、第三射频芯片和第四射频芯片确定为第三芯片组；第四确定子单元，用于将四个射频芯片中第二射频芯片、第三射频芯片和第四射频芯片确定为第四芯片组。
81.结合图11所示，本说明书实施例还提供一种信号传输控制装置，应用于接收天线，装置包括：接收模块300，用于接收发射天线的多个通道组发送的多个通道组信号，多个通道组信号是多个通道组分别在各自对应的时间段内进行信号发射得到的，不同通道组对应的时间段不同，每个通道组包括多个目标通道，同一通道组的全部目标通道在对应的时间段内同时进行信号发射；第一处理模块400，用于分别对多个通道组信号进行距离维信号处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号；第二处理模块500，用于对各目标通道发射的通道信号对应的距离维傅立叶信号进行排序处理，得到目标信号。
82.在一种可能的实现方式中，第一处理模块400包括：第一处理单元，用于分别对多个通道组信号进行距离维快速傅立叶变换处理，得到多个通道组信号对应的多个待解码信号；第二处理单元，用于分别对多个通道组信号对应的多个待解码信号进行解码处理，得到各目标通道发射的通道信号对应的距离维傅立叶信号。
83.需要说明的是，上述实施例提供的装置，在实现其功能时，仅以上述各功能模块的
划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
84.此外，本说明书实施例还提供一种非易失性计算机可读存储介质，其上存储有计算机程序指令，计算机程序指令被处理器执行时实现上述信号传输控制方法。
85.计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本技术的各个方面的计算机可读程序指令。
86.计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子（非穷举的列表）包括：便携式计算机盘、硬盘、随机存取存储器（ram）、只读存储器（rom）、可擦式可编程只读存储器（eprom或闪存）、静态随机存取存储器（sram）、便携式压缩盘只读存储器（cd
‑
rom）、数字多功能盘（dvd）、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波（例如，通过光纤电缆的光脉冲）、或者通过电线传输的电信号。
87.这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
88.用于执行本技术操作的计算机程序指令可以是汇编指令、指令集架构（isa）指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，编程语言包括面向对象的编程语言—诸如smalltalk、c 等，以及常规的过程式编程语言—诸如“c”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机（例如利用因特网服务提供商来通过因特网连接）。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列（fpga）或可编程逻辑阵列（pla），该电子电路可以执行计算机可读程序指令，从而实现本技术的各个方面。
89.这里参照根据本技术实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述了本技术的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
90.这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据
处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
91.也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
92.附图中的流程图和框图显示了根据本技术的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
93.以上已经描述了本技术的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。