高带宽连续时间线性均衡电路的制作方法

1.本发明涉及高带宽连续时间线性均衡电路。


背景技术：

2.有线通信是指通过基于导线的通信技术进行的数据传输。一般来说，有线通信被视为是所有类型的通信服务中最稳定的。例如通用串行总线(usb)、高清多媒体接口(hdmi)、显示端口(dp)、外围组件互连高速(pcie)、雷电接口(thunderbolt)、聚合输入输出(cio)和任何其它高速宽带有线通信之类的宽带有线数据通信系统在其电子电路系统内需要多个处理级。
3.宽带数据通信系统电路系统可包括若干级，所述级包括用于均衡、放大和/或重新驱动每一数据信道的信号的模块。通常一个级无法提供足够的增益或均衡。在此类多级系统中，在每一级之间使用中间缓冲器可能是必要的。然而，时常，与均衡器、放大器和驱动器相比，缓冲器消耗甚至更多的电力，这使得具有更少缓冲块的设计在系统中更有利，尤其在用于低压(即，约1.8v或更低)系统时。所需的是一种高效的连续时间线性均衡电路(ctle)。


技术实现要素：

4.在一个实施例中，公开了一种高带宽连续时间线性均衡(hbctle)电路。所述hbctle包括连续时间线性均衡(ctle)电路和与所述ctle电路的输出耦合的增益电路。反馈电路耦合在所述ctle电路的所述输出与所述增益电路的输出之间。
5.在一些例子中，所述增益电路包括第一晶体管对。所述第一晶体管对中的晶体管的栅极与所述ctle电路的所述输出耦合。所述反馈电路包括第二晶体管对。所述第二晶体管对中的晶体管的栅极与所述增益电路的所述输出耦合。在一个例子中，所述反馈电路包括第三晶体管对。所述第三晶体管对中的晶体管的栅极与所述第二晶体管对耦合。在另一例子中，所述反馈电路包括第三晶体管对。所述第三晶体管对中的所述晶体管的所述栅极通过低通滤波器与所述第二晶体管对耦合。
6.在一些例子中，所述第一晶体管对中的所述晶体管通过退化阻抗耦合在一起。在一个例子中，所述第二晶体管对中的所述晶体管通过可变退化阻抗耦合在一起。所述第二晶体管对中的所述晶体管耦合到低通滤波器。
7.在一些例子中，所述hbctle电路包括耦合到所述低通滤波器的第三晶体管对，使得所述低通滤波器的输出耦合到所述第三晶体管对中的晶体管的栅极。所述第三晶体管对与所述ctle电路的所述输出耦合。
8.在一些例子中，所述反馈电路被配置成取决于耦合在所述第二晶体管对中的所述晶体管之间的可变退化电阻器的值提供可变反馈系数。所述ctle电路包括晶体管和ctle电阻器。所述ctle电阻器耦合在所述晶体管与电源电压之间。所述反馈电路被配置成使得在高于预定阈值的频率下，所述ctle电路的输出负载阻抗大约等于所述电阻器的值。在一些例子中，所述ctle电路包括无源ctle部分和有源ctle部分。所述有源ctle部分包括阶数高
于一的退化阻抗。
附图说明
9.图1示出常规的连续时间线性均衡(ctle)电路。
10.图2示出根据一个或多个实施例的ctle电路的框图。
11.图3描绘根据一个或多个实施例的ctle电路。
12.图4a
‑
4c示出根据一个或多个实施例的用于图3的ctle电路的退化阻抗电路的实施例。
13.图4d
‑
4e示出根据一个或多个实施例的用于图3的ctle电路的无源ctle电路的实施例。
14.图5示出根据一个或多个实施例的高带宽ctle的示意图。
15.图6示出根据一个或多个实施例的反馈回路的电路。
16.图7示出根据一个或多个实施例的高带宽ctle的电路。
17.图8示出根据一个或多个实施例的图5的高带宽ctle电路的增益曲线。
18.在通篇描述中，类似的附图标记可用于标识类似的元件。
具体实施方式
19.将容易理解，如本文中大体描述且在附图中示出的实施例的组件可以各种不同配置来布置和设计。因此，如图所示，下文对各种实施例的更详细的描述并不希望限制本公开的范围，而是仅表示各种实施例。虽然在图式中呈现了实施例的各个方面，但除非特别地指示，否则图式未必按比例绘制。
20.在不脱离本发明的精神或基本特性的情况下，可以其它具体形式体现本发明。所描述的实施例在所有方面均被视为仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书指示，而非由此具体实施方式指示。属于权利要求书等同含义和范围内的所有变化均涵盖在权利要求书的范围内。
21.本说明书通篇对特征、优点或类似语言的引用并不暗示可通过本发明实现的所有特征和优点应在或在本发明的任何单一实施例中。实际上，涉及特征和优点的语言应理解成意指结合实施例描述的具体特征、优点或特性是包括在本发明的至少一个实施例中的。因此，本说明书通篇对特征和优点以及类似语言的论述可能但不一定指同一实施例。
22.此外，本发明的所描述的特征、优点和特性可以任何合适的方式在一个或多个实施例中组合。鉴于本文中的描述，相关领域的技术人员应认识到，本发明可以在没有特定实施例的具体特征或优点中的一个或多个特征或优点的情况下实践。在其它情况下，可在某些实施例中辨识出可能不存在于本发明的所有实施例中的额外特征和优点。
23.本说明书通篇对“一个实施例”、“实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在实施例中”和类似语言可能但不一定指同一实施例。
24.本文中所描述的一个或多个实施例使用高阶退化阻抗来提供受控良好的较高信道损耗补偿。另外，高阶退化会升高以及滚降ctle频率响应(即，同样更快的带外衰减，从而抑制更多的带外噪声以及更急剧的带内增加)。
25.退化阻抗可以是第2、第3、第4或任何自定义阶数/形状以实现所需信道损耗补偿。按照定义，高阶退化阻抗的使用并不影响ctle的最大增益，但添加更多低频损耗将增加峰化增益(在尼奎斯特(nyquist)频率下dc增益与ac增益之间的差)。在gb/s数据速率下，传输信道的集肤效应和介电损耗引起频率相关损耗，由此产生符号间干扰(isi)。随着计算系统的发展速度越来越快，由于较慢传输介质和系统中迅速恶化的符号间干扰(isi)，信号完整性也已成为设计者的关键问题。由于所使用信道的带宽限制，在高频率下的芯片外数据传输产生isi。所述isi在高频率下会引起显著衰减，从而降低性能并且增加误码率(ber)。为了克服这些限制，均衡器用于高速串行链路中。xu zhang等人的标题为“具有可编程峰化增益的低电源线性均衡器(low supply linear equalizer with programmable peaking gain)”的第10,447,507号美国专利描述了线性均衡器，所述美国专利以引用的方式并入本文中。wu的标题为“二阶连续时间线性均衡器(second order continuous time linear equalizer)”的第us20080101450a1公开的美国专利描述了ctle的各种例子，所述美国专利以引用的方式并入本文中。
26.在接收器(rx)前端处采用ctle以补偿信道损耗并且提供均衡的低抖动输出数据。另外，线性均衡器确保了前驱均衡以及后驱均衡，而不是像决策反馈均衡(dfe)这样的非线性均衡技术仅实现后驱均衡。印刷电路板(pcb)上的较长电缆或连接路径意味着在某些频率下的更多插入损耗。ctle电路的主要功能是补偿损耗。ctle将补偿损耗并且在所关注的频率带宽中提供相当平坦的增益。
27.本文中所描述的一个或多个实施例提供用于ctle的较高峰化增益。在ctle之后使用增益级作为ctle峰化增益和另一零点的提升，以针对更急剧的ctle响应提供额外零点(这与更高的峰化增益相组合，提供更高的信道损耗补偿)。组合的ctle和带有反馈回路的增益级，提供与可编程峰化增益相等的可编程dc增益。ctle级提供粗略的增益步骤，而反馈回路提供精细的增益步骤。反馈回路提供频率相关阻抗作为ctle的负载，所述ctle提供dc增益和提升的峰化增益。
28.图1示出常规的ctle电路100。常规的ctle电路100包括输入端口in、ip和输出端口op、on。输出端口op耦合到电容器cl1，所述电容器cl1耦合到接地。类似地，输出端口on耦合到电容器cl2，所述电容器cl2耦合到接地。输入端口in与晶体管t1的栅极耦合，并且输入端口ip与晶体管t2的栅极耦合。晶体管t1的端和晶体管t2经由可变电阻器rg和电容器cg耦合在一起。电阻器rg和电容器cg彼此并联耦合。
29.均衡器实现传递函数，所述传递函数可被调谐以使得其与信道传递函数相反。如果被适当调谐，则均衡器改进接收器性能参数，例如ber和抖动容限。如图1中所示的具有一个零点和两个极点的常规电容源极退化的一阶ctle提供控制ctle传递函数的形状的有限能力。传递函数的极点和零点为频率，对于所述频率，传递函数的分母和分子的值分别变为零。系统的极点和零点的值确定系统是否稳定，以及系统执行得有多好。在常规的ctle中，dc增益、传递函数和最大(峰值)增益可被限定为：
30.adc＝2r
l
/(rg 2/g
m
)
ꢀꢀꢀ
(1)
31.h(s)≈adc(1 s rgcg)/((1 s rgcg/(1 g
m rg/2)(1 s r
l
c
l
))
ꢀꢀꢀ
(2)
32.apk＝g
m
*r
l
ꢀꢀꢀ
(3)
33.其中g
m
为差分对晶体管t1、t2的跨导。等式1示出rg调整将改变dc增益和零点位
置。然而，难以从此常规ctle电路100获得高峰化增益和相同增益步骤，而不串联添加常规ctle的多个级。然而，添加多个级可能消耗更多电力并且在装置上占用更多空间。
34.尽管基于cmos的电路在图3中示出，还可使用基于bjt的电路实施图3的电路。对于常规的ctle电路100，可通过改变不同的用于cmos电路的源极退化电阻器或用于bjt电路的发射极退化电阻器来完成调谐。在峰化增益固定(峰化增益＝g
m
*r
l
)时，dc衰减将改变。另外，当退化电阻器被改变时，由于电容器固定时退化rc对产生的零点(ω
zero
＝1/rg cg)，峰化频率会改变。为了保持峰值频率固定，调谐/调整rg和cg以获得不同峰化增益并且维持相同峰化频率。对于高速应用，常规ctle电路100的调谐方法可能会引发问题。由于电路的寄生组件，使用离散调谐步骤，意味着对于每个步骤应存在不同的电阻器和电容器设置。
35.图2示出作为无源ctle 202与有源ctle 204的组合的ctle 200。可在有源ctle 204的输出级处添加增益级206。将无源ctle 202添加到有源ctle 204可能引起低频损耗，但还会向ctle 200的ac响应提供额外的极点和零点，所述ac响应提供额外ac损耗补偿。增益级206补偿dc损耗。在一些实施例中，如果dc损耗在可容许限值内，则增益级206可省略。
36.图3示出包括无源ctle 202和有源ctle 204的ctle电路300，所述无源ctle 202包括耦合到输入端口i
n
、i
p
的z1和z2，并且所述有源ctle 204包括差分晶体管对t1、t2。有源ctle还包括阻抗z
g
和z
l
。有源ctle包括输出端口o
p
、o
n
。电源v
dd
耦合到阻抗z
l
。z
l
可以是纯电阻阻抗，或还可以是包括电感器的高阶阻抗。无源ctle的输出驱动晶体管t1、t2的栅极。
37.如等式3所限定的ctle300的峰值增益不会根据z
g
阻抗而改变，并且如等式4所限定的dc增益不会随着阻抗z
g
的ac分量而改变。
38.h(s)～g
m
z
l
/(1 g
m
*z
g
)
ꢀꢀꢀ
(4)
39.增加退化阻抗z
g
的电阻部分将减小dc增益，但将增加峰值增益。可按可实现较高带宽的方式调整极点和零点。可通过调整ctle300的阻抗分量的值来实现期望带宽中的输入信号的高频谱与低频谱之间的已知比率。使z
g
为“高阶”阻抗增大了ctle曲线的正斜率和负斜率(同样更高的信道损耗补偿和更多的带外抑制)。可通过将电感器添加到z
g
来实施高阶阻抗。
40.图4a、4b、4c示出各种实施例中的z
g
的实际实施方案。图4a示出z
g
的一阶阻抗实施方案400。因此，z
g 400包括串联耦合到电容器c1的电阻器r1和与电阻器r2串联耦合的电容器c1。包括r1、c1和r2的所述串联并联耦合到电阻器r3。图4b提供z
g
的二阶阻抗实施方案402，其中电容器c1由电容器c2、电感器l1和电容器c3的串联替换。图4c示出z
g
的三阶阻抗实施方案404。在三阶阻抗实施方案404中，电感器l1(在图4b中)由并联耦合到电感器l2的电阻器r4、电容器c4和电阻器r5的串联替换。
41.一般来说，ctle电路300的增益可如下限定：
42.增益＝gm*z
l
/(1 gmz
g
)，其中z
g
＝z(s)限定退化阻抗阶数。如果z(s)＝r，则阶数＝0。如果z(s)＝r||sc或r sc，则阶数＝1。如果z(s)＝r sl 1/sc＝(src s^2lc 1)/sc，则阶数＝2。一般来说，z(s)＝k(1 as bs^2 cs^3 ...)限定阻抗的阶数。
43.无源ctle 202实际上执行为具有期望ac响应的无源滤波器。无源ctle的传递函数可表示为：
44.输出/输入＝z2/(z1 z2)
ꢀꢀꢀ
(5)
45.图4d示出在一个实施例中的无源ctle电路406的单端形式。因此，无源ctle电路
406包括与电阻器r6并联耦合的电容器c5，以及与输入端口耦合的电容器c5的一个端。电容器c5与电阻器r7耦合，并且电阻器r7还与接地耦合。电阻器r7与电阻器r8耦合，并且电阻器r8与电容器c6耦合。电容器c6在一端上与接地耦合并且在另一端上耦合到输出端口。
46.图4e示出无源ctle电路408，所述无源ctle电路408与无源ctle电路406相比提供更高阶的阻抗。在无源ctle电路408中，电阻器r7由与电感器l3串联耦合的电容器c7替换。在一些其它实施例中，还可将电阻器添加到电容器c7和电感器l3的组合。
47.图5示出包括ctle 502的高带宽ctle 500。ctle 502可以是有源ctle 204。在一些例子中，还可使用常规ctle 100。高带宽ctle 500包括增益电路504和反馈电路506。
48.增益电路504和反馈电路506的传递函数可表示为：
49.h(s)＝g(s)/(1 β.g(s))
50.其中β为反馈电路506的反馈系数，并且g(s)为增益电路504的增益。
51.将反馈系数β作为频率相关分量有助于使ctle响应曲线成形。当β极小时，h(s)大约等于g(s)，这意味着如果β较小，则增益电路504的传递函数不受反馈回路影响。由于反馈电路506中的低通滤波器，高频反馈系数也较小，因此h(s)大约等于针对整个期望频率范围保持的g(s)。具有反馈电路506的增益电路504提供用于ctle 502的频率相关阻抗负载。增益电路504补偿ctle 502的dc衰减，使得可放大输入信号。反馈电路506可包括低通滤波器，使得高频信号在反馈回路中衰减，而ctle 502的高频响应保持不变。对于低频率，反馈系数β被没置得较小，以使h(s)大约等于g(s)。对于ctle 502，使用反馈电路506形成的反馈回路将改变负载电阻，使得dc增益将改变。
52.图6示出用于反馈回路510的采样电路，所述反馈回路包括增益电路504和反馈电路506。增益电路504可以是具有增益a
main
的放大器。在图7中详细解释反馈回路510。反馈回路510的一个特性为没有电流经由vctle_p/vctle_n流过增益电路504。没有电流流过的增益电路意味着晶体管tb1和tb2的集电极将管理从节点vctle_p/vctle_n汇入的额外电流，同样地，可在那里看到相等阻抗。这使得图6中的ctle 502的输出对增益电路504的寄生效应较不太敏感。
53.图7示出高带宽ctle电路600。如图所示，使用bjt实施高带宽ctle电路600。在其它例子中，还可使用nmos或pmos实施高带宽ctle电路600。
54.如图所示，高带宽ctle电路600包括多个晶体管对，例如，t1/t2、t3/t4、tb1/tb2。在一些例子中，每一对中的两个晶体管具有相同或类似结构并且具有相同类型。每一对中的两个晶体管都具有相同的设计规范、相同的尺寸，并且使用相同的处理技术由相同的衬底材料制成。每一对中的两个晶体管的跨导相同或基本上相同。
55.高带宽ctle电路600包括ctle 502。ctle 502的输出与增益电路504的输入耦合。增益电路504包括晶体管t1和晶体管t2。晶体管t1和晶体管t2的栅极由ctle 502的输出驱动。耦合在电源v
dd
与vout_n输出之间的电路包括电阻器r1。从电源v
dd
到vout_p的镜像支路包括电阻器r2。晶体管t1和晶体管t2的发射极通过电阻器r3耦合在一起。
56.反馈电路506包括晶体管t3和电阻器rfb1。镜像支路包括晶体管t4和电阻器rfb2。晶体管t3和晶体管t4的发射极通过电阻器re耦合。电阻器re可以是可变电阻器。晶体管t3和晶体管t4的基极由增益电路504的输出(vout_p、vout_n)驱动。反馈电路506还包括晶体管tb1、tb2。晶体管tb1和晶体管tb2的基极由低通滤波器的输出驱动，所述低通滤波器包括
电阻器rf1、rf2和电容器cf1、cf2。电阻器rf1与晶体管t3的端耦合，并且电阻器rf2与晶体管t4的端耦合。晶体管tb1、tb2的端与ctle 502的输出耦合。ctle 502包括并联耦合在v
dd
与接地之间的晶体管对。两个晶体管通过包括电容器ce和电阻器re_main的退化阻抗耦合在一起。电感器l和电阻器rl耦合在输入对晶体管中的晶体管与v
dd
之间。镜像支路可包括在值上等于电感器l的电感器l1和在值上等于电阻器rl的电阻器rl1。类似地，r1＝r2，rf1＝rf2并且rfb1＝rfb2。ctle电路502包括输入端口v
inp
、v
inn
和输出端口vctle_n、vctle_p。vctle_n驱动晶体管t2，并且vctle_p驱动晶体管t1。ctle的输出级上的反馈回路充当井控负载并且有助于使ctle的ac响应成形。
57.在ctle 502的输出处所看到的阻抗可由以下等式表示(g
m1
为晶体管t1的跨导并且g
mfb1
为晶体管tb1的跨导)：
58.z(s)＝(1 s(r
f1
r
fb1
).c
f1
)/(a
main
.g
m1
.g
mfb1
)
ꢀꢀꢀ
(6)
59.g
m1
＝g
m1
/(1 g
m1
.re)
ꢀꢀꢀ
(7)
60.其中a
main
是增益电路504的增益。如果g
m1
.r
e
＞＞l，则“g
m1
＝1/r
e”并且“z(s)＝(1 s(r
f1
r
fb1
).cf1)/(a
main
.g
m1
.g
mfb1
)r
e”。在高频率下，由于z(s)中的零点，阻抗可能非常大。在低频率下，z(s)是相对较小的值。对于ctle 502，输出负载阻抗为“zout(s)＝r
l
||z(s)”。因此，对于低频信号，“zout(s)”变得相对较小，因为z(s)的低值在较低频率下较小。在高频率(即，高于预定阈值的频率)下，z(s)足够高以使zout(s)～r
l
，从而产生较大增益。具有增益电路504和反馈电路506的另一优点是，在低频率下，当r
l
＞＞z(s)时，则zout(s)～z(s)，当g
m1
.r
e
＞＞1时，“z(s)＝(1 s(r
f1
r
fb1
).cf1)/(a
main
.g
m1
.g
mfb1
)r
e”，因此zout(s)～re。因此，ctle dc增益的线性调谐是可能的。
61.ctle 502提供粗略的调谐，而增益电路504提供精细的调谐。在一个例子中，ctle 502可提供两个增益设置，并且退化电阻器re可提供四个不同的增益设置。结果，高带宽ctle 600可提供8(＝2x4)个dc增益步骤。在其它例子中可提供更多增益设置。图8示出高带宽ctle600的ac模拟700。ac模拟70示出具有大致每步骤1db的八个调谐步骤。在x轴上表示频率，并且在y轴上表示增益。在此例子中，ctle502提供2个不同的dc增益，即
‑
3db和
‑
7db。包括增益电路504和反馈电路506的反馈回路510实现0db、
‑
1db、
‑
2db和
‑
3db的精细调谐。dc增益是在例如，100mhz之类的低频下的增益，峰化增益是在例如，10ghz之类的尼奎斯特频率下的增益。δ1是频率f1下的峰化增益，并且δ2是频率f2下的峰化增益。峰化增益(db)是用于ctle传递函数的ac增益(db)与dc增益(db)之间的差。如果指定为标量，则通过标量扩张将峰化增益转换成与dc增益(db)、ac增益(db)和峰化频率(hz)的长度匹配。
62.尽管方法的操作在本文中以特定次序示出和描述，但可更改每个方法的操作次序，使得某些操作可以逆序执行或使得某些操作可至少部分地与其它操作并行执行。在另一实施例中，可以间断和/或交替的方式实施不同操作的指令或子操作。
63.还应注意，可以使用存储在计算机可用存储介质上以供计算机执行的软件指令来实施本文中所描述的方法的至少一些操作。作为例子，计算机程序产品的实施例包括用于存储计算机可读程序的计算机可用存储介质。
64.所述计算机可用或计算机可读存储介质可以是电子、磁性、光学、电磁、红外或半导体系统(或设备或装置)。非暂时性计算机可用和计算机可读存储介质的例子包括半导体或固态存储器、磁带、可拆卸计算机磁盘、随机存取存储器(ram)、只读存储器(rom)、硬磁盘
和光盘。光盘的当前例子包括具有只读存储器的高密度磁盘(cd
‑
rom)、具有读取/写入的高密度磁盘(cd
‑
r/w)以及数字视频光盘(dvd)。
65.可替换的是，本发明的实施例可完全实施于硬件中或实施于包含硬件和软件元件两者的实施方案中。在使用软件的实施例中，软件可包括但不限于固件、常驻软件、微码等。
66.尽管已经描述和示出本发明的具体实施例，但本发明不限于如此描述和示出的部分的具体形式或布置。本发明的范围将由本文所附的权利要求书及其等效物限定。