具有可编程增益的连续时间线性均衡电路的制作方法

1.涉及一种具有可编程增益的连续时间线性均衡电路。


背景技术：

2.有线通信是指通过基于导线的通信技术进行的数据传输。一般来说，有线通信被视为是所有类型的通信服务中最稳定的。例如通用串行总线(usb)、高清多媒体接口(hdmi)、显示端口(dp)、外围组件互连高速(pcie)、雷电接口(thunderbolt)、聚合输入输出(cio)和任何其它高速宽带有线通信之类的宽带有线数据通信系统在其电子电路系统内需要多个处理级。
3.宽带数据通信系统电路系统可包括若干级，所述级包括用于均衡、放大和/或重新驱动每一数据信道的信号的模块。通常一个级无法提供足够的增益或均衡。在此类多级系统中，在每一级之间使用中间缓冲器可能是必要的。然而，时常，与均衡器、放大器和驱动器相比，缓冲器甚至消耗更多的电力，这使得具有更少缓冲块的设计在系统中更有利，尤其在用于低压(即，约1.8v或更低)系统时。所需的是一种高效的连续时间线性均衡电路(ctle)。


技术实现要素：

4.在一个实施例中，公开了一种连续时间线性均衡(ctle)电路。所述ctle电路包括输入端口、输出端口、耦合到所述输入端口和所述输出端口的第一差分晶体管对，以及第二差分晶体管对。所述ctle电路另外包括耦合在所述第一差分晶体管对与接地之间的第一退化阻抗电路。所述第一退化阻抗包括可切换组件以改变所述第一退化阻抗电路的阻抗。所述ctle电路还包括耦合在所述第二差分晶体管对与接地之间的第二退化阻抗电路。所述第二退化阻抗包括可切换组件以改变所述第二退化阻抗电路的阻抗，其中所述第一退化阻抗电路的所述阻抗的电阻部分与所述第二退化阻抗电路的所述阻抗相等。
5.在另一实施例中，公开了一种连续时间线性均衡(ctle)电路。所述ctle电路包括输入端口、输出端口、耦合到所述输入端口的第一差分晶体管对、耦合到所述输入端口和所述输出端口的第二差分晶体管对、耦合到输入端口和所述输出端口的第三差分晶体管对以及耦合到所述输入端口和所述输出端口的第四差分晶体管对。所述ctle另外包括耦合在所述第一差分晶体管对的发射极或源极与所述第四差分晶体管对的发射极或源极之间的第一退化阻抗电路。所述第一退化阻抗包括可切换组件以改变所述第一退化阻抗电路的阻抗。所述ctle还包括耦合在所述第二差分晶体管对的发射极或源极与所述第三差分晶体管对的发射极或源极之间的第二退化阻抗电路。所述第二退化阻抗包括可切换组件以改变所述第二退化阻抗电路的阻抗，其中所述第一退化阻抗电路的所述阻抗的电阻部分与所述第二退化阻抗电路的所述阻抗相等。
6.在一些例子中，所述第一、第二、第三和第四差分晶体管对的所述发射极或源极经由电流吸收器/源极与接地耦合，并且所述第一退化阻抗和所述第二退化阻抗被配置成使得流过所述第一、第二、第三和第四差分晶体管对的所述发射极或源极中的每一个发射极
或源极的总电流恒定。
7.在一些例子中，所述第一退化阻抗中的所述可切换组件和所述第二退化阻抗中的所述可切换组件被配置成被驱动以使得所述第一退化阻抗的电阻部分的值与所述第二退化阻抗的所述电阻部分的值相等。
8.在一些实施例中，所述第二退化阻抗是包括电容器、电阻器和电感器的二阶或三阶退化阻抗，并且所述第一退化阻抗电路包括彼此并联耦合的多个电阻器。所述多个电阻器中的每一个电阻器与外部可控开关耦合以从所述第一退化阻抗电路电移除所述多个电阻器中的所述每一个电阻器。所述第二退化阻抗电路包括彼此并联耦合的多个电阻器。所述多个电阻器中的每一个电阻器与外部可控开关耦合以从所述第二退化阻抗电路电移除多个电阻器中的所述每一个电阻器。
9.在一些例子中，所述第一退化阻抗电路和所述第二退化阻抗电路包括相等数目的可切换电阻器。所述第一退化阻抗电路的所述可切换组件和所述第二退化阻抗电路的所述可切换组件由同一控制信号驱动。
10.在一些例子中，所述第一和第二退化阻抗电路的所述可切换组件能由控制信号操作，所述控制信号包括与所述第一退化阻抗电路中的可切换组件的数目相等的多个控制线。所述控制信号用于控制ctle的dc增益。
11.所述ctle电路被配置成使得流过所述第一退化阻抗电路和所述第二退化阻抗电路的总电流保持恒定，而与所述第一和第二退化阻抗中的所述可切换组件的状态无关。
附图说明
12.图1示出连续时间线性均衡(ctle)电路的频率响应。
13.图2示出根据一个或多个实施例的ctle电路的电路图。
14.图3示出根据一个或多个实施例的全差分ctle电路的电路图。
15.在通篇描述中，类似的附图标记可用于标识类似的元件。
具体实施方式
16.将容易理解，如本文大体描述且在附图中示出的实施例的组件可以各种不同配置来布置和设计。因此，以下如图中所表示的各种实施例的更详细描述并非旨在限制本公开的范围，而仅仅是表示各种实施例。虽然在图式中呈现了实施例的各个方面，但除非特别地指示，否则图式未必按比例绘制。
17.在不脱离本发明的精神或基本特性的情况下，可以其它具体形式体现本发明。所描述的实施例在所有方面均被视为仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书指示，而非由此具体实施方式指示。属于权利要求书等同含义和范围内的所有变化均涵盖在权利要求书的范围内。
18.本说明书通篇对特征、优点或类似语言的引用并不暗示可通过本发明实现的所有特征和优点应在或在本发明的任何单一实施例中。实际上，涉及特征和优点的语言应理解成意指结合实施例描述的具体特征、优点或特性是包括在本发明的至少一个实施例中的。因此，本说明书通篇对特征和优点以及类似语言的论述可能但不一定指同一实施例。
19.此外，本发明的所描述的特征、优点和特性可以任何合适的方式在一个或多个实
施例中组合。鉴于本文中的描述，相关领域的技术人员应认识到，本发明可以在没有特定实施例的具体特性或优点中的一个或多个特性或优点的情况下实践。在其它情况下，可在某些实施例中辨识出可能不存在于本发明的所有实施例中的额外特征和优点。
20.本说明书通篇对“一个实施例”、“实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在实施例中”和类似语言可能但不一定都指相同实施例。
21.本文中的实施例描述了一种用于高速有线数据通信的具有可编程dc增益和均衡器增益的连续时间线性均衡器(ctle)。均衡器具有dc增益和均衡器增益的独立控制。均衡器增益可通过经由控制均衡器的输入dc偏置调整两个信号路径的权重来编程。两个信号路径中的一个具有最大峰化增益，并且另一个具有最小峰化增益。另一方面，通过接通/关闭发射极/源极退化电阻器组中的电阻器元件来调整dc/平坦增益。均衡器特征在于单级设计。结果，所述均衡器以最小的布局面积展现出低噪声和低功率操作。除其它之外，本文描述的实施例可用于通用串行总线(usb)系统、显示端口(dp)系统、pcie(外围组件互连快速)系统、雷电接口系统或另一通信系统或任何其它有线高速通信标准。
22.随着数据速率的增加，具有可编程dc和均衡器增益的高速ctle在通信系统中变得非常重要，以便支持各种通信信道，例如不同长度的微波传输带、同轴电缆。然而，传统ctle仅可通过改变其dc增益来改变其均衡器增益，所述均衡器增益定义为整个频率上的最大增益与dc增益(低频输出增益)之间的增益差。这需要额外的增益级来将dc增益调整到目标值。本文描述的ctle避免了对额外增益级的需要，并且提供了一个级中的所有可编程性，这对于低噪声和低功率应用来说是有好处的。
23.图1示出图2和图3中描述的ctle的频率响应曲线100。ctle的均衡器增益104被定义为ctle的最大增益与dc增益之间的增益差。常规ctle通过改变其dc增益来改变其均衡器增益，因此需要额外的可编程增益级来控制总dc增益。由于通过改变峰化增益来控制均衡器增益，因此本文描述的ctle的实施例在单级中独立于均衡器增益来改变其dc增益102。
24.图2示出ctle 200的单端实施方案。ctle 200包括阻抗r
l
，所述阻抗r
l
可以是复杂阻抗或电阻阻抗。r
l
的一个端与电源/接地耦合，并且流过r
l
的电流用i
l
表示。ctle 200包括两个晶体管对，每一对包括晶体管g
m1
和g
m2
。ctle 200包括两个发射极退化阻抗202、204。第一退化阻抗202包括电阻器r
e0
。第一退化阻抗202还包括彼此并联耦合的多个电阻器r
e1
、r
e2
…
r
ex
。电阻器r
e2
...r
ex
中的每一个经由开关耦合到接地。在一些例子中，电阻器r
e1
还可以经由开关与接地耦合。然而，在一些实施例中，电阻器r
e1
可在两者之间没有开关的情况下与接地耦合。电阻器r
e0
与电阻器r
e2
...r
ex
的并联布置串联耦合。第二退化阻抗204包括与第一退化阻抗202中所示相同或类似的电阻器结构。然而，电容器ce可与电阻器r
e0
并联耦合，并且串联的电感器le和电容器ce2可与并联电阻器r
e2
…
r
ex
并联耦合。在输入端208处，电压等于共模电压(或dc偏置电压vcm)和ac输入电压(vin)的相加之和。在输出端口206处，电压是输出共模电压和ac输出电压的相加之和。在一些例子中，使用相同标识符表示的电阻器的值相同或基本上相同。例如，第一退化阻抗202中的re0可具有与第二退化阻抗204中的re0相同的值。
25.在图2所描绘的实施例中，ctle 200在输入端208处接收输入信号v
cm
v
in
，并且在输出端206处输出输出信号。输入信号包括直流(dc)分量或偏置v
cm
和输入数据信号分量
v
in
，其可能是例如高速输入信号分量。输入信号的dc分量v
cm
具有正极性和负极性。在一个实施例中，正极性和负极性的极值由流过第一和第二组晶体管210、212、214、216的最大可用电流设置。ctle 200的峰化增益(即，线性均衡器的增益曲线的最高幅度)可通过调整dc分量v
cm
来编程，所述dc分量v
cm
在ctle 200的输入端208处接收并且应用于第一和第二组晶体管210、212、214、216。输出信号包括dc分量或偏置v
cm,out
和输出数据信号分量v
out
。在一些实施例中，ctle 200包括在连续时间线性均衡器系统中，所述连续时间线性均衡器系统可以衰减输入信号v
cm
v
in
的低频信号分量，在大约尼奎斯特频率(nyquist frequency)下放大输入信号v
cm
v
in
的分量，并且滤除输入信号v
cm
v
in
的更高频率。
26.在一些实施例中，每一组晶体管210、212、214、216中的晶体管具有相同的结构或是相同的。在实施例中，每一组晶体管210、212、214、216中的晶体管具有相同的类型、具有相同的设计规范、具有相同的尺寸，并且由具有相同处理技术的相同衬底材料制成。例如，每一组晶体管210、212、214、216中的晶体管以相同的型号批量制造。在一些实施例中，跨导g
m1
等效于跨导g
m2
。在图2所描绘的实施例中，每一组晶体管210、212、214、216中的晶体管的栅极端或基极端连接在一起。具体地，第一组晶体管210、212的栅极端或基极端连接在一起并且连接到输入端208，而第二组晶体管214、216的栅极端或基极端连接在一起并且连接到输入端208。在图2所描绘的实施例中，ctle 200的峰化增益可通过调整输入信号的dc分量v
cm
来编程，使得第一和第二组晶体管210、212、214、216中的至少一个晶体管的跨导改变。
27.电阻器218电连接到电源电压vdd、输出端206以及晶体管210、214。第一和第二退化阻抗202、204电连接在第一和第二组晶体管210、212、214、216与至少一个固定电压(例如，接地)之间。第一和第二退化阻抗202、204可电连接在第一和第二组晶体管210、212、214、216的发射极端或源极端与固定电压(例如，接地)之间。例如，如果第一和第二组晶体管210、212、214、216被实施为双极结晶体管(bjt)，则第一和第二退化阻抗202、204电连接在第一和第二组晶体管210、212、214、216的发射极端与固定电压(例如，接地)之间。在另一例子中，如果第一和第二组晶体管210、212、214、216被实施为场效应晶体管(fet)，则第一和第二退化阻抗202、204电连接在第一和第二组晶体管210、212、214、216的源极端和接地之间。
28.两个阻抗202、204的电阻器r
e0
、r
e1
、r
e2
、
…
、r
ex
始终匹配。在一些例子中，与两个阻抗202、204中的r
e1
耦合的开关由同一控制信号(ctrl)控制。类似地，与两个阻抗202、204中的r
e2
耦合的开关由同一信号(ctrl)控制。控制信号ctrl可包括多个线路，所述多个线路的数目与退化阻抗电路202中的开关的数目相等，并且每个线路驱动两个开关，例如，一个线路可驱动与两个阻抗202、204中的r
e2
耦合的开关。例如，两个阻抗202、204可具有相同数目的可切换电阻器r
e2
..r
ex
，并且被配置成连接或断开阻抗202中的特定电阻器(例如，r
e2
)的开关和被配置成连接或断开阻抗204中的特定电阻器(例如，r
e2
)的开关由同一信号控制。因此，如果阻抗202中的电阻器r
e2
在时间t连接到接地，则阻抗204中的电阻器r
e2
也在时间t连接到接地。在另一例子中，第一退化阻抗202和第二退化阻抗204被配置成使得第一退化阻抗202和第二退化阻抗204中的电阻阻抗部分在时间t保持相同。流过第一退化阻抗202和第二退化阻抗的两个电流ie1、ie2的总和是恒定的。通过阻抗202和阻抗204中的可切换电阻分量，ctle 200可以独立于其均衡器增益来改变其dc增益。ctle 200的dc增益通过接通/关闭第一退化阻抗202和/或第二退化阻抗204中的电阻器元件来控制。在一些例子中，外部控
制器(未示出)可用于驱动第一退化阻抗202和第二退化阻抗204中的开关。另一方面，ctle 200的均衡器增益由输入的dc偏置(vcm)控制。电流ie1或ie2在vcm改变时改变。由ie1路径中的第一退化阻抗202退化的信号输出内容具有零或最小峰化增益。由ie2路径中的第二退化阻抗204退化的输出内容具有最大峰化增益。通过控制ie1或ie2占ie1和ie2总和的百分比，ctle 200可以具有由两个路径(例如，包括第一退化阻抗202的路径和包括第二退化阻抗204的路径)实现的最小均衡器增益与最大均衡器增益之间的均衡器增益。
29.图3示出全差分ctle 300。ctle 300包括输入端口306。向输入信号施加偏置电压v
cm
，并且ctle 300在输出端口处产生v
out
。全差分ctle 300是ctle 200的电学双倍体(electrical double)。ctle 300包括晶体管对308、310、312、314。因此，ctle 300包括四个晶体管对，每一晶体管对包括晶体管g
m1
、g
m2
。晶体管对308、310中的晶体管g
m1
的基极由第一输入信号的相同第一端驱动，并且晶体管对308、310中的晶体管g
m2
的基极由第一输入信号的相同第二端驱动。类似地，晶体管对312、314中的晶体管g
m1
的基极由第二输入信号的相同第一端驱动，并且晶体管对312、314中的晶体管g
m2
的基极由第二输入信号的相同第二端驱动。所有晶体管对308、310、312、314中的晶体管g
m1
、g
m2
的发射极与接地耦合，并且到接地的耦合路径承载相同电流i
eq
。
30.ctle 300包括耦合在晶体管对308的发射极与晶体管对314的发射极之间的第一退化阻抗302。第一退化阻抗302包括串联的电阻器r
e0
、r
e1
、r
e0
。第一退化阻抗302还包括经由开关彼此耦合的一对电阻器。多个此类电阻器对与串联的电阻器r
e0
、r
e1
、r
e0
并联耦合。可以接通和断开开关以调整ctle 300的dc增益。ctle 300还包括第二退化阻抗304。第二退化阻抗304在结构上与第一退化阻抗302类似，但电容器ce与re0电阻器中的每一个电阻器并联耦合。在一些例子中，与两个阻抗302、304中的r
e1
耦合的开关由如上所述的同一控制信号ctrl控制。类似地，与两个阻抗302、304中的r
e2
耦合的开关由同一信号控制。例如，两个阻抗302、304可具有相同数目的可切换电阻器r
e2
..r
ex
，并且被配置成连接或断开阻抗302中的特定电阻器(例如，r
e2
)的开关和被配置成连接或断开阻抗304中的特定电阻器(例如，r
e2
)的开关由同一信号控制。因此，如果阻抗302中的电阻器r
e2
在时间t连接到接地，则阻抗304中的电阻器r
e2
也在时间t连接到接地。
31.ctle 300另外包括串联的电容器ce2、电感器le2和电容器ce2(其中使用相同附图标记表示的组件的值相同或基本上相同)。在第二退化阻抗304中，串联的ce2、le2、ce2与电阻器re1耦合。第二退化阻抗耦合在晶体管对310和晶体管对312中的晶体管的发射极之间。输出端口耦合到晶体管对310中的晶体管gm2的集电极和晶体管对312中的晶体管gm2的集电极。可注意到，图2和3中所示的bjt可以用nmos晶体管代替。上文所论述的ctle 200和ctle 300能够独立于均衡器增益来调整dc增益，如图1所示。另外，整个架构可以使用cmos pnp bjt代替npn bjt，其中电阻器218的终端将接地。在这种情况下，pnp bjt可以用pmos晶体管代替。
32.尽管在此以特定次序示出和描述了方法的操作，但是可以更改每一方法的操作次序，使得可以逆序执行某些操作，或使得可以至少部分地与其它操作同时执行某些操作。在另一实施例中，可以间断和/或交替的方式实施不同操作的指令或子操作。
33.还应注意，可以使用存储在计算机可用存储介质上以供计算机执行的软件指令来实施本文描述的方法的至少一些操作。作为例子，计算机程序产品的实施例包括用于存储
计算机可读程序的计算机可用存储介质。
34.所述计算机可用或计算机可读存储介质可以是电子、磁性、光学、电磁、红外或半导体系统(或设备或装置)。非暂时性计算机可用和计算机可读存储介质的例子包括半导体或固态存储器、磁带、可拆卸计算机磁盘、随机存取存储器(ram)、只读存储器(rom)、硬磁盘和光盘。光盘的当前例子包括具有只读存储器的高密度磁盘(cd
‑
rom)、具有读取/写入的高密度磁盘(cd
‑
r/w)以及数字视频光盘(dvd)。
35.可替换的是，本发明的实施例可以完全实施于硬件中或实施于包含硬件和软件元件两者的实施方案中。在使用软件的实施例中，软件可包括但不限于固件、常驻软件、微码等。
36.尽管已经描述和示出本发明的具体实施例，但本发明不限于如此描述和示出的部分的具体形式或布置。本发明的范围将由本文所附的权利要求书及其等效物限定。