半导体装置
1.本分案申请是基于申请号为201480064849.3，申请日为2014年11月19日，发明名称为“半导体装置”的中国专利申请的分案申请。
技术领域
2.本发明的一个方式涉及一种包括氧化物半导体的半导体装置及显示装置。
3.注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组成物(composition of matter)。具体而言，本说明书所公开的本发明的一个方式的技术领域的例子包括半导体装置、显示装置、发光装置、蓄电装置、存储装置、这些装置的驱动方法以及这些装置的制造方法。
背景技术：
4.使用晶体管的显示装置(例如，液晶面板及有机el面板)有大屏幕化的倾向。随着屏幕尺寸的增大，在使用晶体管等有源元件的显示装置中，施加到元件的电压因布线电阻根据与该元件连接的布线的位置而不同，这导致显示不均匀及灰度不良等显示品质的劣化问题。
5.以往，作为用于布线或信号线等的材料广泛地使用铝膜；并且，为了进一步降低电阻，对使用铜(cu)膜作为材料的技术进行了积极地研究开发。然而，铜(cu)膜有如下缺点：与基底膜之间的密接性弱；因铜膜中的铜扩散到晶体管的半导体膜中而晶体管特性容易劣化。另外，作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知，并且，作为其他材料，氧化物半导体受到关注(参照专利文献1)。
6.另外，作为在包括具有铟的氧化物半导体材料的半导体膜上形成的欧姆电极，已公开了cu
‑
mn合金(参照专利文献2)。
7.[参考文献]
[0008]
[专利文献]
[0009]
[专利文献1]日本专利申请公开2007
‑
123861号公报
[0010]
[专利文献2]国际公开第2012/002573号
技术实现要素：
[0011]
对于使用硅类半导体材料作为半导体膜的晶体管，对将铜膜用于布线或信号线等且不使铜膜中的铜扩散到半导体膜中的结构积极地进行了研究开发。然而，有如下问题：上述结构及其制造方法还没有针对使用氧化物半导体膜的晶体管进行了优化。
[0012]
另外，将铜膜用于布线或信号线等且使用阻挡膜来抑制铜膜中的铜扩散的使用氧化物半导体膜的晶体管有如下问题：该氧化物半导体膜的电特性劣化；使用该氧化物半导体膜的晶体管的掩模个数增加；或者使用该氧化物半导体膜的晶体管的制造成本增高。
[0013]
鉴于上述问题，本发明的一个方式的目的是提供一种新颖半导体装置，其中，在使
用氧化物半导体膜的晶体管中将含铜(cu)的金属膜用于布线或信号线等。本发明的一个方式的另一目的是提供一种半导体装置的制造方法，其中，在使用氧化物半导体膜的晶体管中将含铜(cu)的金属膜用于布线或信号线等。本发明的一个方式的另一目的是提供一种新颖半导体装置，其中，在使用氧化物半导体膜的晶体管中含铜(cu)的金属膜具有良好的形状。本发明的一个方式的另一目的是提供一种新颖半导体装置或该新颖半导体装置的制造方法。
[0014]
注意，这些目的的记载不妨碍其他目的的存在。在本发明的一个方式中，并不需要实现所有上述目的。从说明书、附图、权利要求书等的记载可明显看出和抽出上述目的以外的目的。
[0015]
本发明的一个方式是一种半导体装置，该半导体装置包括绝缘表面上的具有导电性的氧化物半导体膜以及接触于具有导电性的氧化物半导体膜的第一导电膜。第一导电膜包括cu
‑
x合金膜(x为mn、ni、cr、fe、co、mo、ta或ti)。
[0016]
本发明的另一个方式是一种半导体装置，该半导体装置包括绝缘表面上的具有导电性的氧化物半导体膜以及接触于具有导电性的氧化物半导体膜的第一导电膜。具有导电性的氧化物半导体膜的氢浓度高于或等于8
×
10
19
atoms/cm3。第一导电膜包括cu
‑
x合金膜(x为mn、ni、cr、fe、co、mo、ta或ti)。
[0017]
本发明的另一个方式是一种半导体装置，该半导体装置包括绝缘表面上的具有导电性的氧化物半导体膜以及接触于具有导电性的氧化物半导体膜的第一导电膜。具有导电性的氧化物半导体膜的电阻率高于或等于1
×
10
‑3ωcm且低于1
×
104ωcm。第一导电膜包括cu
‑
x合金膜(x为mn、ni、cr、fe、co、mo、ta或ti)。
[0018]
另外，第一导电膜可以是一对导电膜，并且具有导电性的氧化物半导体膜及接触于具有导电性的氧化物半导体膜的一对导电膜可以用作电阻器。
[0019]
另外，本发明的一个方式的半导体装置包括接触于具有导电性的氧化物半导体膜及第一导电膜的绝缘膜、以及接触于该绝缘膜且隔着该绝缘膜与具有导电性的氧化物半导体膜重叠的第二导电膜。具有导电性的氧化物半导体膜、第一导电膜、绝缘膜以及第二导电膜也可以用作电容器。此外，绝缘膜也可以包括氮化物绝缘膜。
[0020]
第一导电膜包括cu
‑
mn合金膜。或者，第一导电膜是cu
‑
mn合金膜及cu
‑
mn合金膜上的cu膜的叠层体。或者，第一导电膜是第一cu
‑
mn合金膜、第一cu
‑
mn合金膜上的cu膜以及cu膜上的第二cu
‑
mn合金膜的叠层体。
[0021]
在第一导电膜的外周也可以设置具有包含x的化合物的覆盖膜。在第一导电膜包括cu
‑
mn合金膜的情况下，也可以在第一导电膜的外周设置氧化锰。
[0022]
具有导电性的氧化物半导体膜包括结晶部，并且该结晶部的c轴也可以平行于形成氧化物半导体膜的表面的法线向量。
[0023]
具有导电性的氧化物半导体膜也可以包含in
‑
m
‑
zn氧化物(m为al、ga、y、zr、sn、la、ce或nd)。
[0024]
根据本发明的一个方式，可以提供一种新颖半导体装置，其中，在使用氧化物半导体膜的晶体管中将含铜的金属膜用于布线或信号线等。根据本发明的另一个方式，可以提供一种半导体装置的制造方法，其中，在使用氧化物半导体膜的晶体管中将含铜的金属膜用于布线或信号线等。根据本发明的另一个方式，可以提供一种新颖半导体装置，其中，在
使用氧化物半导体膜的晶体管中含铜的金属膜的形状良好。根据本发明的另一个方式，可以提供一种生产率得到提高的新颖半导体装置。根据本发明的另一个方式，可以提供一种新颖半导体装置或该新颖半导体装置的制造方法。
[0025]
注意，这些效果的记载不妨碍其他效果的存在。在本发明的一个方式中，并不需要获得所有上述效果。另外，从说明书、附图、权利要求书等的记载可明显看出和抽出其他的效果。
附图说明
[0026]
在附图中：
[0027]
图1a至1e是说明本发明的半导体装置的实施方式的截面图；
[0028]
图2a至2d是说明本发明的半导体装置的制造方法的一个实施方式的截面图；
[0029]
图3a至3d是说明本发明的半导体装置的制造方法的一个实施方式的截面图；
[0030]
图4a至4c是说明本发明的半导体装置的制造方法的一个实施方式的截面图；
[0031]
图5a至5f是说明本发明的半导体装置的实施方式的截面图；
[0032]
图6a至6c是说明本发明的半导体装置的实施方式的截面图；
[0033]
图7a至7d是说明本发明的半导体装置的实施方式的截面图；
[0034]
图8a和8b是示出本发明的半导体装置的一个实施方式的电路图；
[0035]
图9a和9b是说明本发明的半导体装置的一个实施方式的俯视图及截面图；
[0036]
图10a和10b是说明本发明的半导体装置的实施方式的截面图；
[0037]
图11a至11c是说明本发明的半导体装置的实施方式的截面图；
[0038]
图12a至12c是说明本发明的半导体装置的实施方式的截面图；
[0039]
图13a和13b是说明本发明的半导体装置的实施方式的截面图；
[0040]
图14a至14c是说明本发明的半导体装置的实施方式的截面图；
[0041]
图15a至15c是说明显示装置的一个实施方式的方框图及电路图；
[0042]
图16是说明显示装置的一个实施方式的俯视图；
[0043]
图17是说明显示装置的一个实施方式的截面图；
[0044]
图18a至18d是说明显示装置的制造方法的一个实施方式的截面图；
[0045]
图19a至19c是说明显示装置的制造方法的一个实施方式的截面图；
[0046]
图20a至20c是说明显示装置的制造方法的一个实施方式的截面图；
[0047]
图21a和21b是说明显示装置的制造方法的一个实施方式的截面图；
[0048]
图22是说明显示装置的一个实施方式的截面图；
[0049]
图23是说明显示装置的一个实施方式的截面图；
[0050]
图24是说明显示装置的一个实施方式的截面图；
[0051]
图25是说明显示装置的一个实施方式的截面图；
[0052]
图26a和26b是说明晶体管的一个实施方式的截面图；
[0053]
图27是说明显示装置的一个实施方式的俯视图；
[0054]
图28是说明显示装置的一个实施方式的截面图；
[0055]
图29a至29c是说明显示装置的制造方法的一个实施方式的截面图；
[0056]
图30a至30c是说明显示装置的制造方法的一个实施方式的截面图；
[0057]
图31是说明显示装置的一个实施方式的截面图；
[0058]
图32是说明显示装置的一个实施方式的截面图；
[0059]
图33a至33c是说明显示装置的制造方法的一个实施方式的截面图；
[0060]
图34a和34b是说明显示装置的一个实施方式的截面图；
[0061]
图35是说明显示装置的一个实施方式的截面图；
[0062]
图36是说明显示装置的一个实施方式的截面图；
[0063]
图37a至37d是caac
‑
os的截面的cs校正高分辨率tem图像以及caac
‑
os的截面示意图；
[0064]
图38a至38d是caac
‑
os的平面的cs校正高分辨率tem图像；
[0065]
图39a至39c示出通过xrd得到的caac
‑
os以及单晶氧化物半导体的结构分析；
[0066]
图40a和40b示出caac
‑
os的电子衍射图案；
[0067]
图41示出起因于电子照射的in
‑
ga
‑
zn氧化物的结晶部的变化；
[0068]
图42a和42b是示出caac
‑
os以及nc
‑
os的成膜模型的示意图；
[0069]
图43a至43c示出ingazno4的结晶及颗粒；
[0070]
图44a至44d是说明caac
‑
os的成膜模型的示意图；
[0071]
图45a和45b示出ingazno4的结晶；
[0072]
图46a和46b示出原子碰撞之前的ingazno4的结构等；
[0073]
图47a和47b示出原子碰撞之后的ingazno4的结构等；
[0074]
图48a和48b示出原子碰撞之后的原子的轨迹；
[0075]
图49a和49b是caac
‑
os及靶材的截面haadf
‑
stem图像；
[0076]
图50示出氧化物半导体膜的电阻率的温度依赖性；
[0077]
图51示出显示模块；
[0078]
图52a至52e是一个实施方式的电子设备的外观图；
[0079]
图53a和53b示出样品的stem图像及edx分析的结果。
具体实施方式
[0080]
下面将参照附图对实施方式进行说明。但是，实施方式可以以多种方式实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定于下面的实施方式的记载中。
[0081]
在附图中，为了清晰起见，有时夸大表示大小、层的厚度或区域。因此，本发明的实施方式并不一定限定于这种尺寸。此外，附图是示出理想例子的示意图，而本发明的实施方式不局限于附图所示的形状或数值。
[0082]
注意，在本说明书中，“第一”、“第二”、“第三”等序数词是为了避免构成要素之间的混同而使用的，而这些词语不是在数目方面上进行限定的。
[0083]
注意，在本说明书中，为了方便起见，使用“上”“下”等表示配置的词句以参照附图说明构成要素之间的位置关系。构成要素之间的位置关系根据描述各构成要素的方向适当地改变。因此，该位置关系不局限于在本说明书中使用的词句所说明的位置关系，根据情况可以适当地利用其它词句而描述。
[0084]
在本说明书等中，晶体管是至少包括栅极、漏极以及源极这三个端子的元件。另外，晶体管在漏极(漏极端子、漏区或漏电极层)与源极(源极端子、源区或源电极层)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
[0085]
另外，例如当采用极性不同的晶体管或者在电路工作中电流方向变化时，源极及漏极的功能有可能互相调换。因此，在本说明书等中，“源极”和“漏极”可以互相调换。
[0086]
另外，在本说明书等中，“电连接”包括构成要素通过“具有某种电作用的构件”彼此连接的情况。在此，“具有某种电作用的构件”只要可以在与该构件连接的构成要素之间进行电信号的授受，就对其没有特别的限制。“具有某种电作用的构件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器以及具有各种功能的元件。
[0087]
实施方式1
[0088]
在本实施方式中，参照图1a至1e、图2a至2d、图3a至3d、图4a至4c、图5a至5f以及图6a至6c说明本发明的一个方式的半导体装置。在本实施方式中，对具有导电性的氧化物半导体膜及接触于该氧化物半导体膜的导电膜的结构以及其制造方法进行说明。在此，具有导电性的氧化物半导体膜用作电极或布线。
[0089]
图1a至1e是半导体装置所包括的具有导电性的氧化物半导体膜及接触于该氧化物半导体膜的导电膜的截面图。
[0090]
在图1a中，在衬底151上形成有绝缘膜153、绝缘膜153上的具有导电性的氧化物半导体膜155b以及接触于具有导电性的氧化物半导体膜155b的导电膜159。
[0091]
另外，如图1b所示，也可以在绝缘膜153、具有导电性的氧化物半导体膜155b及导电膜159上形成有绝缘膜157。
[0092]
另外，如图1c所示，也可以在绝缘膜157a上形成有具有导电性的氧化物半导体膜155b。此时，绝缘膜153a可以设置在具有导电性的氧化物半导体膜155b及导电膜159上。
[0093]
具有导电性的氧化物半导体膜155b典型地由in
‑
ga氧化物膜、in
‑
zn氧化物膜、in
‑
m
‑
zn氧化物膜(m为al、ga、y、zr、sn、la、ce或nd)等金属氧化物膜形成。此外，具有导电性的氧化物半导体膜155b具有透光性。
[0094]
在具有导电性的氧化物半导体膜155b包括in
‑
m
‑
zn氧化物膜的情况下，当将in与m之和假设为100atomic％时，in与m的比例优选为如下：in的原子百分比大于25atomic％且m的原子百分比小于75atomic％，更优选的是，in的原子百分比大于34atomic％且m的原子百分比小于66atomic％。
[0095]
具有导电性的氧化物半导体膜155b的能隙为2ev或更大，优选为2.5ev或更大，更优选为3ev或更大。
[0096]
具有导电性的氧化物半导体膜155b的厚度大于或等于3nm且小于或等于200nm，优选大于或等于3nm且小于或等于100nm，更优选大于或等于3nm且小于或等于50nm。
[0097]
在具有导电性的氧化物半导体膜155b为in
‑
m
‑
zn氧化物膜(m为al、ga、y、zr、sn、la、ce或nd)的情况下，优选的是，用来形成in
‑
m
‑
zn氧化物膜的溅射靶材的金属元素的原子数比满足in≥m和zn≥m。作为这种溅射靶材的金属元素的原子数比，优选为in:m:zn＝1:1:1、in:m:zn＝1:1:1.2、in:m:zn＝2:1:1.5、in:m:zn＝2:1:2.3、in:m:zn＝2:1:3、in:m:zn＝
3:1:2等。注意，每个所形成的具有导电性的氧化物半导体膜155b的原子数比中的金属元素的原子数比在上述溅射靶材的金属元素的原子数比的
±
40％范围内变动作为误差。
[0098]
具有导电性的氧化物半导体膜155b例如可以具有非单晶结构。非单晶结构例如包括后述的c轴取向结晶氧化物半导体(caac
‑
os：c
‑
axis aligned crystalline oxide semiconductor)、多晶结构、后述的微晶结构以及非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而caac
‑
os的缺陷态密度最低。
[0099]
此外，具有导电性的氧化物半导体膜155b也可以为包括下述区域中的两种或更多种的混合膜：具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、caac
‑
os区域和具有单晶结构的区域。该混合膜有时例如为包括具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、caac
‑
os区域和具有单晶结构的区域中的两种或更多种的单层结构。另外，上述混合膜有时例如为具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、caac
‑
os区域和具有单晶结构的区域中的两种或更多种的叠层结构。
[0100]
绝缘膜157及绝缘膜157a优选由包含氢的膜形成，典型的是，优选由包含氢的氮化硅膜形成。当接触于氧化物半导体膜的绝缘膜157及157a包含氢时，该氢被供应到氧化物半导体膜中，由此可以形成具有导电性的氧化物半导体膜155b。
[0101]
具有导电性的氧化物半导体膜155b包含杂质。作为包含于具有导电性的氧化物半导体膜155b中的杂质的例子有氢。作为杂质，也可以包含硼、磷、氮、锡、锑、稀有气体元素、碱金属、碱土金属等而代替氢。
[0102]
具有导电性的氧化物半导体膜155b的氢浓度高于或等于8
×
10
19
atoms/cm3，优选高于或等于1
×
10
20
atoms/cm3，更优选高于或等于5
×
10
20
atoms/cm3。具有导电性的氧化物半导体膜155b的氢浓度低于或等于20atoms％，优选低于或等于1
×
10
22
atoms/cm3。注意，上述氧化物半导体膜155b的氢浓度是利用二次离子质谱分析(sims:secondaryion mass spectrometry)或氢前方散射法(hfs：hydrogen forward scattering)而测出的。
[0103]
具有导电性的氧化物半导体膜155b包含缺陷及杂质以呈现导电性。具有导电性的氧化物半导体膜155b的电阻率优选高于或等于1
×
10
‑3ωcm且低于1
×
104ωcm，更优选高于或等于1
×
10
‑3ωcm且低于1
×
10
‑1ωcm。
[0104]
具有导电性的氧化物半导体膜155b除杂质之外还包含缺陷。具有导电性的氧化物半导体膜155b典型是在其形成工序中因在真空中进行加热处理发生氧脱离而生成缺陷的膜、因添加稀有气体而生成缺陷的膜、或者因在导电膜159的成膜工序或蚀刻工序中的暴露于等离子体而生成缺陷的膜。作为包含于具有导电性的氧化物半导体膜155b中的缺陷的例子有氧缺损。
[0105]
当对包含氧缺损的氧化物半导体添加氢时，氢进入氧缺损而在导带附近形成施主能级。其结果是，氧化物半导体的导电性增高，而该氧化物半导体成为导电体。可以将成为导电体的氧化物半导体称为氧化物导电体。也就是说，具有导电性的氧化物半导体膜155b可以由氧化物导电体膜形成。氧化物半导体由于具有大能隙，因此通常具有可视光透过性。氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，起因于该施主能级的吸收的影响小，并且，氧化物导电体具有与氧化物半导体相同程度的可视光透过性。
[0106]
导电膜159优选至少包括cu
‑
x合金膜(x为mn、ni、cr、fe、co、mo、ta或ti)(以下，简单地称为cu
‑
x合金膜)，例如，导电膜159优选具有cu
‑
x合金膜的单层结构或包括cu
‑
x合金
膜的叠层结构。作为包括cu
‑
x合金膜的叠层结构，有cu
‑
x合金膜和包含铜(cu)、铝(al)、金(au)或银(ag)等低电阻材料、其合金或者包含这些材料作为主要成分的化合物的导电膜(以下，称为包含低电阻材料的导电膜)的叠层结构。
[0107]
在此，导电膜159具有接触于具有导电性的氧化物半导体膜155b的导电膜159a和接触于导电膜159a的导电膜159b的叠层结构。另外，使用cu
‑
x合金膜作为导电膜159a，并且使用包含低电阻材料的导电膜作为导电膜159b。
[0108]
导电膜159也用作引线等。导电膜159包括使用cu
‑
x合金膜的导电膜159a以及使用包含低电阻材料的导电膜的导电膜159b，由此，即使在使用大型衬底作为衬底151的情况下也可以制造布线延迟得到抑制的半导体装置。
[0109]
在具有导电性的氧化物半导体膜155b上形成有包括cu
‑
x合金膜的导电膜159，由此可以提高具有导电性的氧化物半导体膜155b与导电膜159之间的密接性，并且可以降低其间的接触电阻。
[0110]
在此，图1d示出具有导电性的氧化物半导体膜155b与导电膜159接触的区域的放大图。当使用cu
‑
x合金膜作为接触于具有导电性的氧化物半导体膜155b的导电膜159a时，覆盖膜156有时形成在具有导电性的氧化物半导体膜155b与导电膜159之间的界面。覆盖膜156是使用包含x的化合物形成的。该包含x的化合物是通过包含于导电膜159的cu
‑
x合金膜中的x与包含于具有导电性的氧化物半导体膜155b或绝缘膜157中的元素起反应而形成的。作为包含x的化合物，有包含x的氧化物、包含x的氮化物、包含x的硅化物以及包含x的碳化物等。作为包含x的氧化物的例子，有x氧化物、in
‑
x氧化物、ga
‑
x氧化物、in
‑
ga
‑
x氧化物及in
‑
ga
‑
zn
‑
x氧化物等。通过形成被用作cu阻挡膜的覆盖膜156，可以抑制cu
‑
x合金膜中的cu进入具有导电性的氧化物半导体膜155b中。
[0111]
作为导电膜159a的一个例子，使用cu
‑
mn合金膜，由此可以提高导电膜159a与下方的具有导电性的氧化物半导体膜155b之间的密接性。另外，通过使用cu
‑
mn合金膜，可以在导电膜159与具有导电性的氧化物半导体膜155b之间获得良好的欧姆接触。
[0112]
作为具体例子，有时以如下方式形成覆盖膜156：在形成cu
‑
mn合金膜之后，通过在高于或等于150℃且低于或等于450℃，优选高于或等于250℃且低于或等于350℃的温度下进行热处理或者边进行加热边形成绝缘膜157，在具有导电性的氧化物半导体膜155b与导电膜159a之间的界面产生cu
‑
mn合金膜中的mn的偏析。覆盖膜156可以包含使上述mn氧化而成的mn氧化物或者偏析出的mn与具有导电性的氧化物半导体膜155b中的构成元素起反应而形成的in
‑
mn氧化物、ga
‑
mn氧化物、in
‑
ga
‑
mn氧化物或in
‑
ga
‑
zn
‑
mn氧化物等。通过利用覆盖膜156，具有导电性的氧化物半导体膜155b与导电膜159a之间的密接性得到提高。另外，通过利用cu
‑
mn合金膜中的mn的偏析，cu
‑
mn合金膜的一部分变成纯cu膜，所以可以获得导电率高的导电膜159a。
[0113]
或者，如图1e所示，覆盖膜156a有时形成在导电膜159的底面、侧面及顶面中的至少一个，优选形成在导电膜159的外周。覆盖膜156a是使用包含x的化合物形成的。该包含x的化合物是通过包含于导电膜159的cu
‑
x合金膜中的x与包含于具有导电性的氧化物半导体膜155b或绝缘膜157中的元素起反应而形成的。作为包含x的化合物，有包含x的氧化物、包含x的氮化物、包含x的硅化物以及包含x的碳化物等。
[0114]
在形成氧化物绝缘膜作为绝缘膜157的情况下，在覆盖膜156a与导电膜159b接触
的区域中形成有低电阻材料的氧化物。在覆盖膜156a与导电膜159b接触的区域中有时包括cu
‑
x合金膜中的x。这可能是起因于：在对导电膜159a进行蚀刻时产生的残渣的附着；在形成绝缘膜157时的该残渣的附着；在进行加热处理时的该残渣的附着等。此外，有时cu
‑
x合金膜中的x被氧化而成为氧化物。
[0115]
例如，作为导电膜159b优选使用铜(cu)膜，因为其可以增大导电膜159b的厚度，而提高导电膜159的导电率。在此，铜(cu)膜是指纯铜(cu)，其纯度优选为99％或更高。另外，纯铜(cu)也可以包含几％的杂质元素。
[0116]
导电膜159包括cu
‑
x合金膜，由此可以获得向具有导电性的氧化物半导体膜155b的铜(cu)元素的进入得到抑制且其布线具有高导电率的半导体装置。
[0117]
作为衬底151，可以使用各种衬底，而没有特别的限制。该衬底的例子包括半导体衬底(例如，单晶衬底或硅衬底)、soi(silicon on insulator：绝缘体上硅)衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸以及基材薄膜。作为玻璃衬底的例子，可以举出钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。柔性衬底、贴合薄膜及基材薄膜等的例子是如下：以聚对苯二甲酸乙二醇酯(pet)、聚萘二甲酸乙二醇酯(pen)、聚醚砜(pes)为代表的塑料；丙烯酸树脂等合成树脂；聚丙烯；聚酯；聚氟化乙烯；聚氯乙烯；聚酰胺；聚酰亚胺；芳族聚酰胺；环氧；无机蒸镀薄膜；以及纸。尤其是，通过使用半导体衬底、单晶衬底或soi衬底等，可以制造特性、尺寸或形状等的偏差小、电流能力高的小型晶体管。使用这种晶体管的电路可以实现电路的低功耗化或电路的高集成化。
[0118]
另外，可以使用柔性衬底作为衬底151，并且可以在柔性衬底上直接形成半导体元件。或者，也可以将剥离层设置在衬底151与半导体元件之间。剥离层可以用于如下情况，即将形成在该剥离层上的半导体元件的一部分或全部从衬底151分离并转置到其他衬底上。此时，可以将半导体元件转置到耐热性低的衬底或柔性衬底上。作为上述剥离层，例如可以使用钨膜与氧化硅膜等包括无机膜的叠层体或者形成在衬底上的聚酰亚胺等有机树脂膜。
[0119]
对其上转置晶体管的衬底的例子，除了上述可以设置晶体管的衬底之外，还包括纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(例如，丝、棉、麻)、合成纤维(例如，尼龙、聚氨酯、聚酯)、再生纤维(例如，醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡胶衬底等。通过使用上述衬底，可以形成特性良好的晶体管、功耗低的晶体管或者具有高耐久性和高耐热性的装置，或者可以降低重量或厚度。
[0120]
作为绝缘膜153及153a，可以使用包括氧化硅膜、氧氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜或ga
‑
zn类金属氧化物膜等氧化物绝缘膜的单层或叠层。或者，绝缘膜153及153a也可以使用硅酸铪(hfsio
x
)、添加有氮的硅酸铪(hfsi
x
o
y
n
z
)、添加有氮的铝酸铪(hfal
x
o
y
n
z
)、氧化铪、氧化钇等high
‑
k材料而形成。注意，在本说明书中，“氧氮化硅膜”是指氧含量多于氮含量的膜，而“氮氧化硅膜”是指氮含量多于氧含量的膜。
[0121]
或者，绝缘膜153及153a可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等氮化物绝缘膜形成。
[0122]
<具有导电性的氧化物半导体膜155b及导电膜159的制造方法1>
[0123]
首先，参照图2a至2d说明图1a所示的具有导电性的氧化物半导体膜155b及导电膜
159的制造方法。
[0124]
首先，准备衬底151。在此，使用玻璃衬底作为衬底151。
[0125]
如图2a所示，在衬底151上形成绝缘膜153，在绝缘膜153上形成氧化物半导体膜155。然后，对氧化物半导体膜155添加氦、氖、氩、氪、氙等稀有气体154。
[0126]
通过溅射法、cvd法、真空蒸镀法、脉冲激光沉积(pld)法、热cvd法等可以形成绝缘膜153。
[0127]
以下，说明氧化物半导体膜155的制造方法。
[0128]
利用溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法、热cvd法等形成氧化物半导体膜。然后，通过光刻工序在该氧化物半导体膜上形成掩模，利用该掩模对氧化物半导体膜进行蚀刻，可以形成氧化物半导体膜155。
[0129]
作为溅射气体，适当地使用稀有气体(典型的是氩)、氧气体、或稀有气体和氧气体的混合气体。在使用稀有气体和氧气体的混合气体的情况下，优选提高相对于稀有气体的氧气体的比例。
[0130]
另外，按照要形成的氧化物半导体膜的组成可以适当地选择靶材。
[0131]
例如，在利用溅射法以高于或等于150℃且低于或等于750℃，优选高于或等于150℃且低于或等于450℃，更优选高于或等于200℃且低于或等于350℃的衬底温度形成氧化物半导体膜的情况下，该氧化物半导体膜可以为caac
‑
os膜。
[0132]
为了形成caac
‑
os膜作为氧化物半导体膜，优选使用如下条件。
[0133]
通过在成膜时抑制杂质混入caac
‑
os膜中，可以防止其结晶态被杂质损坏。例如，可以降低存在于成膜室内的杂质浓度(例如，氢、水、二氧化碳及氮)。另外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为
‑
80℃或更低，优选为
‑
100℃或更低的成膜气体。
[0134]
在使用采用ald法的成膜装置形成氧化物半导体膜如in
‑
ga
‑
zn
‑
o膜的情况下，多次连续引入in(ch3)3气体和o3气体形成in
‑
o层，同时引入ga(ch3)3气体和o3气体形成gao层，之后同时引入zn(ch3)2气体和o3气体形成zno层。注意，这些层的顺序不局限于上述例子。也可以混合这些气体来形成混合化合物层如in
‑
ga
‑
o层、in
‑
zn
‑
o层或ga
‑
zn
‑
o层。注意，虽然也可以使用利用ar等惰性气体进行鼓泡而得到的h2o气体代替o3气体，但是优选使用不包含h的o3气体。另外，也可以使用in(c2h5)3气体代替in(ch3)3气体。此外，也可以使用ga(c2h5)3气体代替ga(ch3)3气体。此外，也可以使用zn(ch3)2气体。
[0135]
然后，可以利用加热处理将氢、水等从氧化物半导体膜155释放，来至少降低氧化物半导体膜155的氢浓度。通过该加热处理，氧从氧化物半导体膜155释放，可以形成缺陷。其结果是，可以降低以后形成的氧化物半导体膜155b的氢浓度的不均匀。该加热处理典型地在高于或等于250℃且低于或等于650℃，优选高于或等于300℃且低于或等于500℃的温度下进行。该加热处理典型地在高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃的温度下进行，由此可以减少大面积衬底的翘曲或收缩，并且可以提高成品率。
[0136]
可以将电炉、rta装置等用于上述加热处理。通过使用rta装置，如果加热时间较短则也可以在高于或等于衬底的应变点的温度下进行加热处理。由此，可以缩短加热处理时间，并且可以减少加热处理中的衬底翘曲，这对大面积衬底来说特别是优选的。
[0137]
上述加热处理也可以在氮、氧、超干燥空气(含水量为20ppm或更小，优选为1ppm或
更小，更优选为10ppb或更小的空气)或稀有气体(氩、氦等)的气氛下进行。该氮、氧、超干燥空气或稀有气体的气氛优选不含有氢、水等。
[0138]
作为稀有气体154，可以适当地使用氦、氖、氩、氙、氪等。此外，作为对氧化物半导体膜155添加稀有气体154的方法，有掺杂法、离子注入法等。或者，可以通过将氧化物半导体膜155暴露于包含稀有气体154的等离子体，对氧化物半导体膜155添加稀有气体154。
[0139]
其结果是，如图2b所示，可以形成包含缺陷的氧化物半导体膜155a。
[0140]
然后，在包含杂质的气氛下对包含缺陷的氧化物半导体膜155a进行加热。作为包含杂质的气氛采用包含氢、氮、水蒸气等中的一种或多种的气氛，进行加热处理。
[0141]
或者，在使包含缺陷的氧化物半导体膜155a的表面暴露于包含硼、磷、碱金属、碱土金属等的溶液之后，进行加热处理。
[0142]
上述加热处理优选在对氧化物半导体膜供应杂质的条件下进行，典型地是，在高于或等于250℃且低于或等于350℃的加热温度下进行。通过以350℃或更低的温度进行加热处理，可以在尽可能减小从氧化物半导体膜脱离的杂质的同时对氧化物半导体膜供应杂质。另外，该加热处理优选在高于或等于0.1pa，优选高于或等于0.1pa且低于或等于101325pa，更优选高于或等于1pa且低于或等于133pa的压力下进行。
[0143]
其结果是，如图2c所示，可以形成具有导电性的氧化物半导体膜155b。具有导电性的氧化物半导体膜155b包含缺陷及杂质。由于该缺陷及杂质的效果，该具有导电性的氧化物半导体膜155b的导电性变得高于氧化物半导体膜155的导电性。作为缺陷及杂质的作用的例子，氢进入氧缺损而生成用作载流子的电子。或者，氢的一部分与键合于金属原子的氧键合而生成用作载流子的电子。通过这些作用，氧化物半导体膜的导电性得到提高。其结果是，具有导电性的氧化物半导体膜155b用作电极或布线。此外，具有导电性的氧化物半导体膜155b具有透光性。因此，可以形成透光性电极或透光性布线。
[0144]
此外，具有导电性的氧化物半导体膜155b的电阻率比导电膜159高。由此，作为导线，导电膜159优选与氧化物半导体膜155b接触。
[0145]
接着，如图2d所示，在具有导电性的氧化物半导体膜155b上形成导电膜159。在此，在形成cu
‑
x合金膜及包含低电阻材料的导电膜的叠层之后，利用光刻工序在包含低电阻材料的导电膜上形成掩模，使用该掩模对cu
‑
x合金膜及包含低电阻材料的导电膜进行蚀刻，来可以形成层叠有由cu
‑
x合金膜形成的导电膜159a及由包含低电阻材料的导电膜形成的导电膜159b的导电膜159。
[0146]
作为cu
‑
x合金膜及包含低电阻材料的导电膜的蚀刻方法，可以适当地利用干蚀刻法或湿蚀刻法。在使用铜(cu)膜作为包含低电阻材料的导电膜的情况下，优选利用湿蚀刻法。cu
‑
x合金膜可以利用湿蚀刻法进行蚀刻；所以，当层叠cu
‑
x合金膜及铜(cu)膜时，可以以一次湿蚀刻形成层叠有由cu
‑
x合金膜形成的导电膜159a及由包含低电阻材料的导电膜形成的导电膜159b的导电膜159。作为用于该湿蚀刻法的蚀刻剂，使用包含有机酸水溶液及过氧化氢水的蚀刻剂等。
[0147]
经过上述步骤，可以形成具有导电性的氧化物半导体膜及接触于该具有导电性的氧化物半导体膜的导电膜。
[0148]
<具有导电性的氧化物半导体膜155b及导电膜159的制造方法2>
[0149]
参照图3a至3d说明与图2a至2d的方法不同的具有导电性的氧化物半导体膜155b
的形成方法。
[0150]
如图3a所示，在衬底151上形成绝缘膜153，在绝缘膜153上形成氧化物半导体膜155。然后，在真空中进行加热处理。通过在真空中进行加热处理，氧从氧化物半导体膜155脱离，由此如图3b所示那样可以得到具有缺陷的氧化物半导体膜155a。包含于氧化物半导体膜155a中的缺陷的典型例子是氧缺损。
[0151]
上述加热处理优选在氧从氧化物半导体膜脱离的条件下进行，典型的是，在高于或等于350℃且低于或等于800℃，优选高于或等于450℃且低于或等于800℃的温度下进行。通过以350℃或更高的温度进行加热处理，氧从氧化物半导体膜脱离。此外，通过以800℃或更低的温度进行加热处理，可以在保持氧化物半导体膜的晶体结构的同时氧从氧化物半导体膜脱离。另外，优选在真空中进行加热，典型的是，在高于或等于1
×
10
‑7pa且低于或等于10pa，优选高于或等于1
×
10
‑7pa且低于或等于1pa，更优选高于或等于1
×
10
‑7pa且低于或等于1e
‑1pa的压力下进行加热。
[0152]
接着，利用与图2b相同的方法，在包含杂质的气氛下对具有缺陷的氧化物半导体膜155a进行加热。作为包含杂质的气氛采用包含氢、氮、水蒸气等中的一种或多种的气氛进行加热处理。
[0153]
或者，在使包含缺陷的氧化物半导体膜155a的表面暴露于包含硼、磷、碱金属、碱土金属的溶液之后，进行加热处理。
[0154]
其结果是，如图3c所示，可以形成具有导电性的氧化物半导体膜155b。
[0155]
接着，利用与图2d相同的方法，可以在具有导电性的氧化物半导体膜155b上形成导电膜159(参照图3d)。
[0156]
<具有导电性的氧化物半导体膜155b及导电膜159的制造方法3>
[0157]
参照图4a至4c说明与图2a至2d及图3a至3d的方法不同的具有导电性的氧化物半导体膜155b的形成方法。
[0158]
如图4a所示，在衬底151上形成绝缘膜153之后，在绝缘膜153上形成氧化物半导体膜155。
[0159]
接着，利用与图2d相同的方法，在氧化物半导体膜155上形成导电膜159(参照图4b)。在此，作为导电膜159，形成导电膜159a及导电膜159b。
[0160]
接着，在绝缘膜153、氧化物半导体膜155及导电膜159上形成包含氢的绝缘膜157。利用溅射法或等离子体cvd法等形成该绝缘膜157。也可以在进行加热的同时形成绝缘膜157。或者，也可以在形成绝缘膜157之后进行加热处理。
[0161]
通过利用溅射法或等离子体cvd法等作为绝缘膜157的形成方法，氧化物半导体膜155受到损伤而产生缺陷。另外，在进行加热的同时形成绝缘膜157或者在形成绝缘膜157之后进行加热处理，由此包含于绝缘膜157中的氢移动到氧化物半导体膜155。其结果是，如图4c所示，可以形成具有导电性的氧化物半导体膜155b。由于缺陷及杂质的作用，具有导电性的氧化物半导体膜155b的导电性变得高于氧化物半导体膜155的导电性。所以，具有导电性的氧化物半导体膜155b用作电极或布线。
[0162]
<变形例1>
[0163]
参照图5a至5f说明导电膜159的变形例。在此示出图1b的导电膜159的变形例；但是，也可以将本变形例适当地用于图1a及1c的导电膜159。
[0164]
如图5a所示，可以在具有导电性的氧化物半导体膜155b上用cu
‑
x合金膜的单层形成导电膜159a。
[0165]
或者，如图5b所示，可以通过层叠由cu
‑
x合金膜形成的导电膜159a、由包含低电阻材料的导电膜形成的导电膜159b及由cu
‑
x合金膜形成的导电膜159c来在具有导电性的氧化物半导体膜155b上形成导电膜159。
[0166]
当导电膜159包括位于由包含低电阻材料的导电膜形成的导电膜159b上的由cu
‑
x合金膜形成的导电膜159c时，该由cu
‑
x合金膜形成的导电膜159c用作包含低电阻材料的导电膜159b的保护膜；所以，可以防止在形成绝缘膜157时包含低电阻材料的导电膜159b起反应。
[0167]
或者，如图5c及5d所示，也可以在由包含氢的膜形成的绝缘膜157a上形成具有导电性的氧化物半导体膜155b。此时，可以在具有导电性的氧化物半导体膜155b及导电膜159上设置绝缘膜153a。
[0168]
接着，图5e及5f示出具有导电性的氧化物半导体膜155b分别与导电膜159及导电膜159a接触的区域的放大图。如图5e所示，覆盖膜156b有时形成在导电膜159a的底面、侧面及顶面中的至少一个，优选形成在导电膜159a的外周。覆盖膜156b是利用包含x的化合物而形成的。该包含x的化合物是通过包含于导电膜159a的cu
‑
x合金膜中的x与包含于具有导电性的氧化物半导体膜155b或绝缘膜157中的元素起反应而形成的。作为包含x的化合物，有包含x的氧化物、包含x的氮化物、包含x的硅化物及包含x的碳化物等。
[0169]
在使用cu
‑
mn合金膜作为cu
‑
x合金膜的情况下，作为覆盖膜156b的例子，形成氧化锰膜。
[0170]
或者，如图5f所示，覆盖膜156c有时形成在导电膜159的底面、侧面及顶面中的至少一个，优选形成在导电膜159的外周。覆盖膜156c是利用包含x的化合物而形成的。该包含x的化合物是通过包含于导电膜159的cu
‑
x合金膜中的x与包含于具有导电性的氧化物半导体膜155b或绝缘膜157中的元素起反应而形成的。在覆盖膜156c与导电膜159b接触的区域中形成有低电阻材料的氧化物。此外，在覆盖膜156c与导电膜159b接触的区域中有时包括cu
‑
x合金膜中的x。这可能是起因于：在对导电膜159a或导电膜159c进行蚀刻时产生的残渣的附着；在形成绝缘膜157时的该残渣的附着；在进行加热处理时的该残渣的附着等。此外，有时cu
‑
x合金膜中的x被氧化而成为氧化物。由此，在使用cu
‑
mn合金膜作为导电膜159b的情况下，作为覆盖膜156c的例子，形成氧化锰膜。
[0171]
<变形例2>
[0172]
在此，参照图6a至6c说明具有导电性的氧化物半导体膜及导电膜的变形例。
[0173]
在图6a中，在绝缘膜153与具有导电性的氧化物半导体膜155b之间设置有由cu
‑
x合金膜形成的导电膜159a的单层。
[0174]
或者，如图6b所示，在绝缘膜153与具有导电性的氧化物半导体膜155b之间设置有具有两层结构的导电膜159。导电膜159通过层叠由cu
‑
x合金膜形成的导电膜159a及由包含低电阻材料的导电膜形成的导电膜159b而形成。
[0175]
或者，如图6c所示，在绝缘膜153与具有导电性的氧化物半导体膜155b之间设置有具有三层结构的导电膜159。导电膜159通过层叠由cu
‑
x合金膜形成的导电膜159a、由包含低电阻材料的导电膜形成的导电膜159b以及由cu
‑
x合金膜形成的导电膜159c而形成。
[0176]
当在导电膜159中在由包含低电阻材料的导电膜形成的导电膜159b上设置有由cu
‑
x合金膜形成的导电膜159c时，由cu
‑
x合金膜形成的导电膜159c用作包含低电阻材料的导电膜159b的保护膜；所以，可以防止在形成具有导电性的氧化物半导体膜155b时包含低电阻材料的导电膜159b起反应。
[0177]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0178]
实施方式2
[0179]
在本实施方式中，参照图7a至7d、图8a和8b、图9a和9b、图10a和10b以及图11a至11c说明包括实施方式1的具有导电性的氧化物半导体膜的电阻器。
[0180]
图7a至7d是包括在半导体装置中的电阻器的截面图。
[0181]
图7a的电阻器160a包括具有导电性的氧化物半导体膜155b、接触于该具有导电性的氧化物半导体膜155b的一对导电膜161、162。具有导电性的氧化物半导体膜155b、一对导电膜161、162设置在形成于衬底151上的绝缘膜153上。
[0182]
另外，导电膜161、162也可以具有单层结构或者两层或更多层的叠层结构。一对导电膜161、162可以使用与实施方式1的导电膜159相同的结构、材料以及形成方法而形成。也就是说，一对导电膜161、162包括cu
‑
x合金膜。
[0183]
在图7a的电阻器160a中，导电膜161具有接触于具有导电性的氧化物半导体膜155b的导电膜161a和接触于导电膜161a的导电膜161b的叠层结构，而导电膜162具有接触于具有导电性的氧化物半导体膜155b的导电膜162a和接触于导电膜162a的导电膜162b的叠层结构。
[0184]
在此，作为导电膜161a及162a使用cu
‑
x合金膜。作为导电膜161b及162b使用包含低电阻材料的导电膜。
[0185]
另外，如图7b所示的电阻器160b那样，也可以在绝缘膜153、具有导电性的氧化物半导体膜155b及一对导电膜161、162上形成有由包含氢的膜形成的绝缘膜157。
[0186]
或者，如图7c所示的电阻器160c那样，也可以在由包含氢的膜形成的绝缘膜157a上形成有具有导电性的氧化物半导体膜155b及一对导电膜161、162。此时，绝缘膜153a可以设置在具有导电性的氧化物半导体膜155b及一对导电膜161、162上。
[0187]
具有导电性的氧化物半导体膜155b的电阻率比包括cu
‑
x合金膜的一对导电膜161、162高。由此，通过在一对导电膜161、162之间设置具有导电性的氧化物半导体膜155b，将这些用作电阻器。
[0188]
具有导电性的氧化物半导体膜155b包含缺陷及杂质。由于该缺陷及杂质的效果，该具有导电性的氧化物半导体膜155b的导电性得到提高。此外，具有导电性的氧化物半导体膜155b具有透光性。其结果是，可以形成透光性电阻器。
[0189]
在具有导电性的氧化物半导体膜155b上形成包含cu
‑
x合金膜的一对导电膜161、162，由此可以提高具有导电性的氧化物半导体膜155b与一对导电膜161、162之间的密接性，并且可以降低其间的接触电阻。
[0190]
在此，图7d示出具有导电性的氧化物半导体膜155b与导电膜161接触的区域的放大图。当使用cu
‑
x合金膜作为接触于具有导电性的氧化物半导体膜155b的导电膜161a时，包括cu
‑
x合金膜中的x的覆盖膜156有时形成在具有导电性的氧化物半导体膜155b与导电
膜161a之间的界面。通过形成被用作cu阻挡膜的覆盖膜156，可以抑制cu
‑
x合金膜中的cu进入具有导电性的氧化物半导体膜155b中。
[0191]
此外，虽然未图示，但是与实施方式1的导电膜159同样地，有时在导电膜161、162的外周形成有如覆盖膜156a那样的覆盖膜。
[0192]
<保护电路的电路图>
[0193]
参照图8a和8b说明使用本实施方式的电阻器的保护电路。虽然在此采用显示装置作为半导体装置，但是也可以将保护电路用于其他半导体装置中。
[0194]
图8a示出包含于半导体装置中的保护电路170a的具体例子。
[0195]
图8a所示的保护电路170a包括布线171与布线172之间的电阻器173以及二极管接法的晶体管174。
[0196]
电阻器173串联连接至晶体管174，使得电阻器173能够控制流过晶体管174的电流的值，或者能够起着作为晶体管174自身的保护电阻器的作用。
[0197]
布线171是例如从包含于显示装置中的扫描线、数据线或端子部引至驱动电路部的布线。布线172是例如被供应电位(vdd、vss或gnd)的布线，该电位是用来对栅极驱动器或源极驱动器供应电力的电源线的电位。或者，布线172是被供应公共电位的布线(公共线)。
[0198]
例如，布线172优选连接于用来对扫描线驱动电路供应电力的电源线，特别地，优选连接于用来供应低电位的布线。这是因为栅极信号线在大部分期间内都具有低电位，因而，当布线172也具有低电位时，在通常的操作中能够减少从栅极信号线至布线172的电流泄漏。
[0199]
虽然图8a所示的电阻器173串联连接至二极管接法的晶体管，但是不局限于该图8a的例子，电阻器173可以并联连接至二极管接法的晶体管。
[0200]
接着，图8b示出包括多个晶体管及多个电阻器的保护电路。
[0201]
图8b所示的保护电路170b包括晶体管174a、174b、174c、174d及电阻器173a、173b、173c。保护电路170b设置在布线175、176及177的一组与布线175、176及177的另一组之间。布线175、176及177与扫描线驱动电路、信号线驱动电路和像素部中的一个以上连接。另外，用作晶体管174a的源电极的第一端子与用作晶体管174a的栅电极的第二端子连接，用作晶体管174a的漏电极的第三端子与布线177连接。用作晶体管174b的源电极的第一端子与用作晶体管174b的栅电极的第二端子连接，用作晶体管174b的漏电极的第三端子与晶体管174a的第一端子连接。用作晶体管174c的源电极的第一端子与用作晶体管174c的栅电极的第二端子连接，用作晶体管174c的漏电极的第三端子与晶体管174b的第一端子连接。用作晶体管174d的源电极的第一端子与用作晶体管174d的栅电极的第二端子、布线177以及布线175连接，用作晶体管174d的漏电极的第三端子与晶体管174c的第一端子连接。此外，电阻器173a及173c设置在布线177中。电阻器173b设置在布线176与晶体管174b的第一端子及晶体管174c的第三端子之间。
[0202]
例如，可以将布线175用作被供应低电源电位vss的电源线。例如，可以将布线176用作公共线。可以将布线177用作被供应高电源电位vdd的电源线。
[0203]
可以将本实施方式的电阻器用作图8a和8b中的电阻器。通过适当地调整包含在电阻器中的具有导电性的氧化物半导体膜的形状，具体地，调整其长度或宽度，可以使电阻器具有任意的电阻值。图9a和9b示出电阻器160d的例子。图9a是电阻器160d的俯视图，图9b是
沿着图9a的点划线a
‑
b的截面图。如图9a和9b所示的电阻器160d，具有导电性的氧化物半导体膜155c的顶面具有锯齿形状，由此可以控制电阻器的电阻值。
[0204]
如此，保护电路170b包括多个二极管接法的晶体管及多个电阻器。换言之，保护电路170b可以包括并联连接的二极管接法的晶体管及电阻器。
[0205]
通过利用上述保护电路，半导体装置可以具有对于因静电放电(esd：electro static discharge)而发生的过电流的高耐性。因此，可以提供一种可靠性得到提高的半导体装置。
[0206]
此外，因为上述电阻器能够被用作保护电路，并且该电阻器的电阻能够被任意地控制，所以用作保护电路的二极管接法的晶体管等也能够得到保护。
[0207]
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
[0208]
<变形例1>
[0209]
如图10a所示的电阻器160e，可以在具有导电性的氧化物半导体膜155b上用cu
‑
x合金膜的单层形成导电膜161a、162a。
[0210]
或者，如图10b所示的电阻器160f，一对导电膜161、162可以具有三层结构。导电膜161具有叠层结构，其中层叠有接触于具有导电性的氧化物半导体膜155b的导电膜161a、接触于导电膜161a的导电膜161b以及接触于导电膜161b的导电膜161c。导电膜162具有叠层结构，其中层叠有接触于具有导电性的氧化物半导体膜155b的导电膜162a、接触于导电膜162a的导电膜162b以及接触于导电膜162b的导电膜162c。
[0211]
当一对导电膜161、162包括位于由包含低电阻材料的导电膜形成的导电膜161b、162b上的由cu
‑
x合金膜形成的导电膜161c、162c时，由cu
‑
x合金膜形成的导电膜161c、162c用作包含低电阻材料的导电膜161b、162b的保护膜；所以，可以防止在形成绝缘膜157时包含低电阻材料的导电膜161b、162b起反应。
[0212]
此外，虽然未图示，但是与实施方式1的导电膜159同样地，有时在导电膜161、162的外周形成有如覆盖膜156b、156c那样的覆盖膜。
[0213]
<变形例2>
[0214]
在此，参照图11a至11c说明电阻器的变形例。
[0215]
图11a的电阻器160g在绝缘膜153与具有导电性的氧化物半导体膜155b之间包括由单层cu
‑
x合金膜形成的一对导电膜163a、164a。
[0216]
或者，如图11b所示，在电阻器160h中，一对导电膜163、164设置在绝缘膜153与具有导电性的氧化物半导体膜155b之间且具有两层结构。层叠由cu
‑
x合金膜形成的导电膜163a及由包含低电阻材料的导电膜形成的导电膜163b来形成导电膜163。层叠由cu
‑
x合金膜形成的导电膜164a及由包含低电阻材料的导电膜形成的导电膜164b来形成导电膜164。
[0217]
或者，如图11c所示，在电阻器160i中，一对导电膜163、164设置在绝缘膜153与具有导电性的氧化物半导体膜155b之间且具有三层结构。层叠由cu
‑
x合金膜形成的导电膜163a、由包含低电阻材料的导电膜形成的导电膜163b以及由cu
‑
x合金膜形成的导电膜163c来形成导电膜163。层叠由cu
‑
x合金膜形成的导电膜164a、由包含低电阻材料的导电膜形成的导电膜164b以及由cu
‑
x合金膜形成的导电膜164c来形成导电膜164。
[0218]
当在一对导电膜163、164中在由包含低电阻材料的导电膜形成的导电膜163b、164b上设置有由cu
‑
x合金膜形成的导电膜163c、164c时，由cu
‑
x合金膜形成的导电膜163c、
164c用作由包含低电阻材料的导电膜形成的导电膜163b、164b的保护膜；所以，可以防止在形成具有导电性的氧化物半导体膜155b及绝缘膜157时包含低电阻材料的导电膜163b、164b起反应。
[0219]
此外，虽然未图示，但是与实施方式1的导电膜159同样地，有时在一对导电膜163、164的外周形成有如覆盖膜156、156a、156b、156c那样的覆盖膜。
[0220]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0221]
实施方式3
[0222]
在本实施方式中，参照图12a至12c、图13a和13b以及图14a至14c说明包括实施方式1的具有导电性的氧化物半导体膜的电容器。
[0223]
图12a至12c是包括在半导体装置中的电容器的截面图。
[0224]
图12a的电容器180a包括具有导电性的氧化物半导体膜155b、接触于该具有导电性的氧化物半导体膜155b的绝缘膜157以及隔着绝缘膜157重叠于氧化物半导体膜155b的导电膜181。另外，用作导线的导电膜也可以与具有导电性的氧化物半导体膜155b或导电膜181接触。在此，与具有导电性的氧化物半导体膜155b接触的导电膜159是用作导线的膜。具有导电性的氧化物半导体膜155b、绝缘膜157以及导电膜159设置在形成于衬底151上的绝缘膜153上。
[0225]
另外，导电膜159也可以具有单层结构或者两层或更多层的叠层结构。导电膜159可以使用与实施方式1的导电膜159相同的结构、材料以及形成方法而形成。也就是说，导电膜159包括cu
‑
x合金膜。
[0226]
在图12a的电容器180a中，导电膜159具有接触于具有导电性的氧化物半导体膜155b的导电膜159a和接触于导电膜159a的导电膜159b的叠层结构。作为导电膜159a使用cu
‑
x合金膜。作为导电膜159b使用包含低电阻材料的导电膜。
[0227]
或者，如图12b的电容器180b那样，也可以在绝缘膜157a上形成有具有导电性的氧化物半导体膜155b及导电膜159。此时，绝缘膜153a可以设置在具有导电性的氧化物半导体膜155b与导电膜181之间。
[0228]
导电膜181被形成为具有单层结构或叠层结构，该结构中包括铝、钛、铬、镍、铜、钇、锆、钼、铁、钴、银、钽和钨等金属以及包含这些元素作为主要成分的合金。例如，可以举出：包含硅的铝膜的单层结构；包含锰的铜膜的单层结构；在钛膜上层叠铝膜的两层结构；在钨膜上层叠铝膜的两层结构；在铜
‑
镁
‑
铝合金膜上层叠铜膜的两层结构；在钛膜上层叠铜膜的两层结构；在钨膜上层叠铜膜的两层结构；在包含锰的铜膜上层叠铜膜的两层结构；依次层叠有钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构；依次层叠有钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构；依次层叠有包含锰的铜膜、铜膜以及包含锰的铜膜的三层结构；等。
[0229]
作为导电膜181可以适当地使用与导电膜159相同的结构及材料。
[0230]
另外，作为导电膜181可以使用透光导电膜。作为透光导电膜，有包含氧化钨的铟氧化物膜、包含氧化钨的铟锌氧化物膜、包含氧化钛的铟氧化物膜、包含氧化钛的铟锡氧化物膜、铟锡氧化物(以下称为ito(indium tin oxide))膜、铟锌氧化物膜、添加有氧化硅的铟锡氧化物膜等。
[0231]
具有导电性的氧化物半导体膜155b包含缺陷及杂质。由于该缺陷及杂质的效果，该具有导电性的氧化物半导体膜155b的导电性得到提高。此外，具有导电性的氧化物半导体膜155b具有透光性。使用透光导电膜作为导电膜181，由此可以形成透光性电容器。
[0232]
在具有导电性的氧化物半导体膜155b上形成包括cu
‑
x合金膜的导电膜159，由此可以提高具有导电性的氧化物半导体膜155b与导电膜159之间的密接性，并且可以降低其间的接触电阻。
[0233]
在此，图12c示出具有导电性的氧化物半导体膜155b与导电膜159接触的区域的放大图。当使用cu
‑
x合金膜作为接触于具有导电性的氧化物半导体膜155b的导电膜159a时，包括cu
‑
x合金膜中的x的覆盖膜156有时形成在具有导电性的氧化物半导体膜155b与导电膜159a之间的界面。通过形成被用作cu阻挡膜的覆盖膜156，可以抑制cu
‑
x合金膜中的cu进入具有导电性的氧化物半导体膜155b中。
[0234]
此外，虽然未图示，但是与实施方式1的导电膜159同样地，有时在导电膜159的外周形成有如覆盖膜156a那样的覆盖膜。
[0235]
<变形例1>
[0236]
如图13a所示的电容器180c，可以在具有导电性的氧化物半导体膜155b上形成由cu
‑
x合金膜形成的单层的导电膜159a。
[0237]
或者，如图13b所示的电容器180d，导电膜159可以具有三层结构。导电膜159具有叠层结构，其中层叠有接触于具有导电性的氧化物半导体膜155b的导电膜159a、接触于导电膜159a的导电膜159b以及接触于导电膜159b的导电膜159c。
[0238]
当在导电膜159中在由包含低电阻材料的导电膜形成的导电膜159b上设置有由cu
‑
x合金膜形成的导电膜159c时，由cu
‑
x合金膜形成的导电膜159c用作包含低电阻材料的导电膜159b的保护膜；所以，可以防止在形成绝缘膜157时包含低电阻材料的导电膜159b起反应。
[0239]
此外，虽然未图示，但是与实施方式1的导电膜159同样地，有时在导电膜159的外周形成有如覆盖膜156b、156c那样的覆盖膜。
[0240]
<变形例2>
[0241]
在此，参照图14a至14c说明电容器的变形例。
[0242]
图14a的电容器180e在绝缘膜153与具有导电性的氧化物半导体膜155b之间包括由单层cu
‑
x合金膜形成的导电膜159a。
[0243]
或者，如图14b所示，在电容器180f中，导电膜159设置在绝缘膜153与具有导电性的氧化物半导体膜155b之间且具有两层结构。层叠由cu
‑
x合金膜形成的导电膜159a及由包含低电阻材料的导电膜形成的导电膜159b来形成导电膜159。
[0244]
或者，如图14c所示，在电容器180g中，导电膜159设置在绝缘膜153与具有导电性的氧化物半导体膜155b之间且具有三层结构。层叠由cu
‑
x合金膜形成的导电膜159a、由包含低电阻材料的导电膜形成的导电膜159b以及由cu
‑
x合金膜形成的导电膜159c来形成导电膜159。
[0245]
当在导电膜159中在由包含低电阻材料的导电膜形成的导电膜159b上设置有由cu
‑
x合金膜形成的导电膜159c时，由cu
‑
x合金膜形成的导电膜159c用作包含低电阻材料的导电膜159b的保护膜；所以，可以防止在形成具有导电性的氧化物半导体膜155b及绝缘膜
157时包含低电阻材料的导电膜159b起反应。
[0246]
此外，虽然未图示，但是与实施方式1的导电膜159同样地，有时在导电膜159的外周形成有如覆盖膜156、156a、156b、156c那样的覆盖膜。
[0247]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0248]
实施方式4
[0249]
在本实施方式中，参照附图说明本发明的一个方式的显示装置。参照图15a至15c、图16、图17、图18a至18d、图19a至19c、图20a至20c、图21a和21b、图22、图23、图24、图25以及图26a和26b说明一种半导体装置，该半导体装置设置有包括实施方式1的具有导电性的氧化物半导体膜的电容器。
[0250]
图15a示出显示装置的例子。图15a所示的显示装置包括：像素部101；扫描线驱动电路104；信号线驱动电路106；互相平行或大致平行地配置且其电位由扫描线驱动电路104控制的m个扫描线107；以及互相平行或大致平行地配置且其电位由信号线驱动电路106控制的n个信号线109。像素部101还包括配置为矩阵状的多个像素103。另外，还可以设置有沿着信号线109互相平行或大致平行地配置的电容线115。另外，电容线115也可以沿着扫描线107互相平行或大致平行地配置。有时将扫描线驱动电路104及信号线驱动电路106总称为驱动电路部。
[0251]
另外，显示装置还包括驱动多个像素的驱动电路等。该显示装置也可以被称为液晶模块，该液晶模块包括配置在另一衬底上的控制电路、电源电路、信号生成电路及背光模块等。
[0252]
各扫描线107与在像素部101中配置为m行n列的像素103中的相对应的列中的n个像素103电连接，而各信号线109与配置为m行n列的像素103中的相对应的列中的m个像素103电连接。注意，m和n都是1或更大的整数。各电容线115与配置为m行n列的像素103中的相对应的列中的m个像素103电连接。另外，在电容线115沿着扫描线107互相平行或大致平行地配置的情况下，各电容线115与配置为m行n列的像素103中的相对应的行中的n个像素103电连接。
[0253]
在将ffs驱动方式用于液晶装置的情况下，没有设置电容线，并且将公共线或公共电极用作电容线。
[0254]
这里，像素是指被扫描线及信号线围绕且显示一个颜色的区域。由此，在采用具有r(红)、g(绿)和b(蓝)颜色因素的彩色显示装的情况下，图像的最小单元由r像素、g像素和b像素的三个像素构成。通过对r像素、g像素和b像素追加黄像素、青像素、品红像素等，可以提高颜色再现性。此外，通过对r像素、g像素和b像素追加w(白)像素，可以降低显示装置的耗电量。在采用液晶显示装置的情况下，通过对各r像素、g像素和b像素追加w像素，可以提高液晶显示装置的亮度。其结果是，可以降低液晶显示装置的耗电量。
[0255]
图15b和15c示出可以用于图15a所示的显示装置中的像素103的电路结构的例子。
[0256]
图15b的像素103包括液晶元件121、晶体管102和电容器105。
[0257]
液晶元件121的一对电极中的一个的电位根据像素103的规格适当地设定。液晶元件121的取向状态取决于被写入的数据。可以将公共电位施加于多个像素103的每一个的液晶元件121的一对电极中的一个。此外，对一个行中的像素103的液晶元件121的一对电极中
的一个施加的电位也可以不同于对另一个行中的像素103的液晶元件121的一对电极中的一个施加的电位。
[0258]
液晶元件121是利用液晶的光学调制作用来控制光的透过或非透过的元件。液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场及倾斜方向电场)控制。液晶元件121的例子是向列液晶、胆固醇液晶、层列液晶、热致液晶、溶致液晶、铁电液晶、反铁电液晶。
[0259]
作为具有液晶元件121的显示装置的驱动方法的例子，可以举出如下模式：tn模式；va模式；asm(axially symmetric aligned micro
‑
cell：轴对称排列微单元)模式；ocb(optically compensated birefringence：光学补偿弯曲)模式；mva模式；pva(patterned vertical alignment：垂直取向构型)模式；ips模式；ffs模式；tba(transverse bend alignment：横向弯曲取向)模式等。注意，本发明的一个方式不局限于此，可以利用各种液晶元件及驱动方式作为液晶元件及其驱动方式。
[0260]
另外，也可以使用包含呈现蓝相(blue phase)的液晶和手性试剂的液晶组成物来形成液晶元件。呈现蓝相的液晶具有快速响应速度，为1msec或更短且具有光学各向同性；所以，不需要取向处理，视角依赖性小。
[0261]
在图15b所示的像素103的结构中，晶体管102的源电极和漏电极中的一个与信号线109电连接，源电极和漏电极中的另一个与液晶元件121的一对电极中的另一个电连接。晶体管102的栅电极与扫描线107电连接。晶体管102具有通过成为开启状态或关闭状态而控制是否写入数据信号的功能。
[0262]
在图15b的像素103中，电容器105的一对电极中的一个与被供应电位的电容线115电连接，而电容器105的一对电极中的另一个与液晶元件121的一对电极中的另一个电连接。根据像素103的规格适当地设定电容线115的电位。电容器105被用作储存被写入的数据的存储电容器。
[0263]
图15c的像素103包括进行显示元件的开关工作的晶体管133、控制像素的驱动的晶体管102、晶体管135、电容器105以及发光元件131。
[0264]
晶体管133的源电极和漏电极中的一个与被供应数据信号的信号线109电连接。晶体管133的栅电极与被供应栅极信号的扫描线107电连接。
[0265]
晶体管133具有通过成为开启状态或关闭状态而控制是否写入数据信号的功能。
[0266]
晶体管102的源电极和漏电极中的一个与用作阳极线的布线137电连接，晶体管102的源电极和漏电极中的另一个与发光元件131中的一个电极电连接。晶体管102的栅电极与晶体管133的源电极和漏电极中的另一个以及电容器105中的一个电极电连接。
[0267]
晶体管102具有通过成为开启状态或关闭状态而控制流过发光元件131的电流的功能。
[0268]
晶体管135的源电极和漏电极中的一个与被供应数据的参考电位的布线139连接，晶体管135的源电极和漏电极中的另一个与发光元件131中的一个电极以及电容器105中的另一个电极电连接。晶体管135的栅电极与被供应栅极信号的扫描线107电连接。
[0269]
晶体管135具有对流动发光元件131的电流进行调整的功能。例如，当发光元件131的内部电阻因劣化等而增加时，通过监视流过与晶体管135的源电极和漏电极中的一个连接的布线139的电流，可以校正流过发光元件131的电流。例如，可以将供应到布线139的电
位设定为0v。
[0270]
电容器105中的一个电极与晶体管102的栅电极及晶体管133的源电极和漏电极中的另一个电连接，而电容器105中的另一个电极与晶体管135的源电极和漏电极中的另一个及发光元件131中的一个电极电连接。
[0271]
在图15c的像素103中，电容器105被用作储存被写入的数据的存储电容器。
[0272]
发光元件131中的一个电极与晶体管135的源电极和漏电极中的另一个、电容器105中的另一个电极以及晶体管102的源电极和漏电极中的另一个电连接。发光元件131中的另一个电极与用作阴极的布线141电连接。
[0273]
作为发光元件131，例如可以使用有机电致发光元件(也称为有机el元件)等。注意，发光元件131并不局限于有机el元件；也可以使用包括无机材料的无机el元件。
[0274]
对布线137和布线141中的一个施加高电源电位vdd，而对布线137和布线141中的另一个施加低电源电位vss。在图15c的结构中，对布线137施加高电源电位vdd，对布线141施加低电源电位vss。
[0275]
注意，虽然图15b和15c示出将液晶元件121及发光元件131用作显示元件的例子，但是本发明的一个方式不局限于此。可以使用各种显示元件。显示元件的例子包括其对比度、亮度、反射率、透过率等因电磁作用而变化的显示媒体，诸如led(例如，白色led、红色led、绿色led、蓝色led)、晶体管(根据电流发光的晶体管)、电子发射体、电子墨水、电泳元件、光栅光阀(glv)、等离子体显示器(pdp)、使用mems(微电子机械系统)的显示元件、数字微镜装置(dmd)、数码微快门(dms)、干涉调制显示(imod)元件、mems快门显示元件、光干涉方式的mems显示元件、电湿润(electrowetting)元件、压电陶瓷显示器或碳纳米管。具有el元件的显示装置的例子包括el显示器。具有电子发射体的显示装置的例子是场致发射显示器(fed)及sed方式平面型显示器(sed：surface
‑
conduction electron
‑
emitter display：表面传导电子发射显示器)。具有液晶元件的显示装置的例子包括液晶显示器(例如，透过型液晶显示器、半透过型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)。具有电子墨水或电泳元件的显示装置的例子是电子纸。在采用透反式液晶显示器或反射式液晶显示器的情况下，像素电极的一部分或全部被用作反射电极。例如，像素电极的一部分或全部被形成为包含铝、银等。此时，可以将sram等存储电路设置在反射电极下，由此可以实现更低的功耗。
[0276]
接着，说明显示装置中的元件衬底的具体结构。在此，说明在像素103中包括液晶元件的液晶显示装置的具体例子。图16是图15b所示的像素103的俯视图。
[0277]
这里，使用ffs驱动的液晶显示装置作为显示装置，并且，图16是包含在该液晶显示装置中的多个像素103a、103b以及103c的俯视图。
[0278]
在图16中，用作扫描线的导电膜13在与用作信号线的导电膜大致正交的方向(附图中的左右方向)上延伸。用作信号线的导电膜21a在与用作扫描线的导电膜大致正交的方向(附图中的上下方向)上延伸。用作扫描线的导电膜13与扫描线驱动电路104(参照图15a)电连接，而用作信号线的导电膜21a与信号线驱动电路106(参照图15a)电连接。
[0279]
晶体管102设置在用作扫描线的导电膜和用作信号线的导电膜交叉的区域。晶体管102包括：用作栅电极的导电膜13；栅极绝缘膜(在图16中未图示)；栅极绝缘膜上的形成沟道区域的氧化物半导体膜19a；以及用作源电极和漏电极的导电膜21a及导电膜21b。导电
膜13被用作扫描线，而且导电膜13中的与氧化物半导体膜19a重叠的区域被用作晶体管102的栅电极。此外，导电膜21a被用作信号线，而且导电膜21a中的与氧化物半导体膜19a重叠的区域被用作晶体管102的源电极或漏电极。另外，在图16的俯视图中，用作扫描线的导电膜13的端部位于氧化物半导体膜19a的端部的外侧。由此，用作扫描线的导电膜被用作阻挡来自背光等光源的光的遮光膜。据此，晶体管所包括的氧化物半导体膜19a不被光照射，因此晶体管的电特性的变动可以得到抑制。
[0280]
另外，晶体管102包括与氧化物半导体膜19a重叠的有机绝缘膜31。有机绝缘膜31隔着无机绝缘膜(在图16中未图示)与氧化物半导体膜19a(尤其是氧化物半导体膜19a中的在导电膜21a与21b之间的区域)重叠。
[0281]
因为有机绝缘膜31按每个晶体管102被分离，所以来自外部的水不穿过有机绝缘膜31扩散到液晶显示装置；由此，可以降低设置在液晶显示装置内的晶体管的电特性的不均匀。
[0282]
导电膜21b与具有导电性的氧化物半导体膜19b电连接。在具有导电性的氧化物半导体膜19b上隔着绝缘膜设置有公共电极29。在具有导电性的氧化物半导体膜19b上的绝缘膜中设置有以点划线所示的开口40。具有导电性的氧化物半导体膜19b在开口40中与氮化物绝缘膜(在图16中未图示)接触。
[0283]
公共电极29包括在与用作信号线的导电膜21a交叉的方向上延伸的条纹形区域。该条纹形区域连接于在与用作信号线的导电膜21a平行或大致平行的方向上延伸的区域。因此，在像素中公共电极29的条纹形区域具有相等的电位。
[0284]
电容器105形成在具有导电性的氧化物半导体膜19b与公共电极29重叠的区域中。具有导电性的氧化物半导体膜19b及公共电极29都具有透光性。也就是说，电容器105具有透光性。
[0285]
如图16所示，ffs模式的液晶显示装置设置有包括在与用作信号线的导电膜交叉的方向上延伸的条纹形区域的公共电极。因此，该显示装置能够具有优异的对比度。
[0286]
由于电容器105的透光性，可以在像素103中形成较大(大面积)的电容器105。由此，可以提供在将其开口率典型地提高到50％或更高，优选提高到60％或更高的同时具有大容量电容的显示装置。例如，在如液晶显示装置之类的高分辨率显示装置中，像素的面积小，电容器的面积也小。因此，在该高分辨率显示装置中，储存在电容器中的电容小。但是，由于本实施方式的电容器105具有透光性，所以当将该电容器设置在像素中时，可以在像素中得到充分的电容值且提高开口率。典型的是，电容器105可以适当地用于像素密度为200ppi或更高，300ppi或更高或者500ppi或更高的高分辨率显示装置。
[0287]
在液晶显示装置中，电容器的电容越大，越能够延长在施加电场的状态下液晶元件的液晶分子的取向被保持为固定的期间。当在显示静态图像的显示装置中能够延长上述期间时，可以减少重写图像数据的次数，因此其耗电量得到降低。另外，根据本实施方式的结构，即使在高分辨率的显示装置中也可以提高开口率，因此可以有效地利用背光等光源的光，从而可以降低显示装置的耗电量。
[0288]
接着，图17是沿着图16的点划线a
‑
b和c
‑
d的截面图。图17所示的晶体管102是沟道蚀刻型晶体管。沟道长度方向上的晶体管102以及电容器105显示在沿着点划线a
‑
b的截面图中，沟道宽度方向上的晶体管102显示在沿着点划线c
‑
d的截面图中。
[0289]
本实施方式所示的液晶显示装置包括一对衬底(第一衬底11和第二衬底342)、与第一衬底11接触的元件层、与第二衬底342接触的元件层以及设置在元件层之间的液晶层320。元件层是夹在衬底与液晶层之间的层的总称。此外，有时将衬底及元件层总称为元件衬底。在一对衬底(第一衬底11和第二衬底342)之间设置有液晶元件322。
[0290]
液晶元件322包括第一衬底11的上方的具有导电性的氧化物半导体膜19b、公共电极29、氮化物绝缘膜27、控制取向性的膜(下面称为取向膜33)以及液晶层320。具有导电性的氧化物半导体膜19b被用作液晶元件322中的一个电极(也称为像素电极)，而公共电极29被用作液晶元件322中的另一个电极。
[0291]
首先，说明形成在第一衬底11上的元件层。图17中的晶体管102具有单栅结构，且包括第一衬底11上的用作栅电极的导电膜13。另外，晶体管102包括：形成在第一衬底11及用作栅电极的导电膜13上的氮化物绝缘膜15；形成在氮化物绝缘膜15上的氧化物绝缘膜17；隔着氮化物绝缘膜15及氧化物绝缘膜17与用作栅电极的导电膜13重叠的氧化物半导体膜19a；以及与氧化物半导体膜19a接触的用作源电极和漏电极的导电膜21a及21b。氮化物绝缘膜15及氧化物绝缘膜17被用作栅极绝缘膜14。此外，在氧化物绝缘膜17、氧化物半导体膜19a、用作源电极和漏电极的导电膜21a及21b上形成有氧化物绝缘膜23，在氧化物绝缘膜23上形成有氧化物绝缘膜25。在氧化物绝缘膜23、氧化物绝缘膜25及导电膜21b上形成有氮化物绝缘膜27。氧化物绝缘膜23、氧化物绝缘膜25以及氮化物绝缘膜27被用作无机绝缘膜30。具有导电性的氧化物半导体膜19b形成在氧化物绝缘膜17上。具有导电性的氧化物半导体膜19b连接于用作源电极和漏电极的导电膜21a及21b中的一个，在此，连接于导电膜21b。公共电极29形成在氮化物绝缘膜27上。另外，还包括隔着无机绝缘膜30与晶体管102的氧化物半导体膜19a重叠的有机绝缘膜31。
[0292]
下面详细地说明显示装置的结构。
[0293]
作为第一衬底11，可以适当地使用实施方式1所示的衬底151。
[0294]
用作栅电极的导电膜13可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属元素；包含上述金属元素作为成分的合金；或包含上述金属元素的组合的合金等来形成。另外，也可以使用选自锰和锆中的一种或多种的金属元素。用作栅电极的导电膜13可以具有单层结构或者两层或更多层的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在钛膜上层叠有铝膜的两层结构、在氮化钛膜上层叠有钛膜的两层结构、在氮化钛膜上层叠有钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠有钨膜的两层结构、在钛膜上层叠有铜膜的两层结构、在钼膜上层叠有铜膜的两层结构、以及依次层叠有钛膜、铝膜及钛膜的三层结构等。或者，也可以使用包含铝和选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的合金膜或氮化膜。
[0295]
作为用作栅电极的导电膜13，可以适当地使用用于实施方式1的导电膜159的结构及材料。或者，可以使用实施方式3的导电膜181的说明中的透光性导电膜。或者，用作栅电极的导电膜13可以具有上述透光性导电膜与上述金属元素的叠层结构。或者，用作栅电极的导电膜13也可以使用实施方式1的具有导电性的氧化物半导体膜155b形成。
[0296]
氮化物绝缘膜15可以为不容易透氧的氮化物绝缘膜。另外，也可以使用不容易透氧、透氢及透水的氮化物绝缘膜。作为不容易透氧的氮化物绝缘膜以及不容易透氧、透氢及透水的氮化物绝缘膜，有氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。另外，可以使用氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪
膜等氧化物绝缘膜来代替不容易透氧的氮化物绝缘膜以及不容易透氧、透氢及透水的氮化物绝缘膜。
[0297]
氮化物绝缘膜15的厚度优选大于或等于5nm且小于或等于100nm，更优选大于或等于20nm且小于或等于80nm。
[0298]
氧化物绝缘膜17例如可以具有使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜以及ga
‑
zn类金属氧化物膜中的一种或多种的单层结构或叠层结构。
[0299]
可以使用硅酸铪(hfsio
x
)、添加有氮的硅酸铪(hfsi
x
o
y
n
z
)、添加有氮的铝酸铪(hfal
x
o
y
n
z
)、氧化铪、氧化钇等相对介电常数高的材料来形成氧化物绝缘膜17，由此可以减少晶体管的栅极漏电流。
[0300]
氧化物绝缘膜17的厚度优选大于或等于5nm且小于或等于400nm，更优选大于或等于10nm且小于或等于300nm，进一步优选大于或等于50nm且小于或等于250nm。
[0301]
氧化物半导体膜19a及具有导电性的氧化物半导体膜19b是同时形成的，且使用in
‑
ga氧化物膜、in
‑
zn氧化物膜、in
‑
m
‑
zn氧化物膜(m表示al、ga、y、zr、sn、la、ce或nd)等金属氧化物膜形成。由此，氧化物半导体膜19a及具有导电性的氧化物半导体膜19b包含相同的金属元素。
[0302]
但是，与氧化物半导体膜19a相比，具有导电性的氧化物半导体膜19b的缺陷数量较多并且其杂质浓度较高。由此，具有导电性的氧化物半导体膜19b的电特性与氧化物半导体膜19a不同。具体而言，氧化物半导体膜19a具有半导体特性，而具有导电性的氧化物半导体膜19b具有导电性。
[0303]
氧化物半导体膜19a及具有导电性的氧化物半导体膜19b的厚度大于或等于3nm且小于或等于200nm，优选大于或等于3nm且小于或等于100nm，更优选大于或等于3nm且小于或等于50nm。
[0304]
氧化物半导体膜19a的一部分用作晶体管的沟道区域；所以，氧化物半导体膜19a的能隙为2ev或更大，优选为2.5ev或更大，更优选为3ev或更大。通过使用上述能隙宽的氧化物半导体，可以降低晶体管102的关态电流(off
‑
state current)。
[0305]
使用载流子密度低的氧化物半导体膜作为氧化物半导体膜19a。例如，使用载流子密度为1
×
10
17
/cm3或更低，优选为1
×
10
15
/cm3或更低、1
×
10
13
/cm3或更低、8
×
10
11
/cm3或更低、1
×
10
11
/cm3或更低，更优选为低于1
×
10
10
个/cm3，且1
×
10
‑9个/cm3或更高的氧化物半导体膜作为氧化物半导体膜19a。
[0306]
注意，不局限于上述组成，可以根据所需的晶体管的半导体特性及电特性(例如，场效应迁移率、阈值电压)使用具有适当的组成的材料。另外，为了得到所需的晶体管的半导体特性，优选的是，适当地设定氧化物半导体膜19a的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等。
[0307]
另外，通过使用杂质浓度低且缺陷态密度低的氧化物半导体膜作为氧化物半导体膜19a，可以制造具有更优良的电特性的晶体管。这里，将杂质浓度低且缺陷态密度低(氧缺损量少)的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体很少包含载流子发生源，所以有可能具有低载流子密度。因此，在该氧化物半导体膜中形成沟道区域的晶体管很少具有负阈值电压特性(很少为常开启型)。高纯度
本征或实质上高纯度本征的氧化物半导体膜具有低缺陷态密度，所以有可能具有低陷阱态密度。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有极低的关态电流；即使元件的沟道宽度为1
×
106μm、沟道长度(l)为10μm，在源电极与漏电极间的电压(漏电压)为1v至10v时，关态电流也可以为低于或等于半导体参数分析仪的测定极限，即低于或等于1
×
10
‑
13
a。因此，在该氧化物半导体膜中形成沟道区域的晶体管有可能很少有电特性变动以及高可靠性。作为杂质的例子，有氢、氮、碱金属及碱土金属。
[0308]
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应而成为水，此外，在氧脱离的晶格(或氧脱离的部分)中生成氧缺损。由于氢进入该氧缺损，有时生成作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，包括具有氢的氧化物半导体的晶体管容易成为常开启型。
[0309]
由此，优选的是，尽可能减少氧化物半导体膜19a中的氧缺损及氢。具体而言，在氧化物半导体膜19a中，将利用二次离子质谱分析法(sims：secondary ion mass spectrometry)测得的氢浓度设定为低于或等于5
×
10
19
atoms/cm3，优选低于或等于1
×
10
19
atoms/cm3，优选低于或等于5
×
10
18
atoms/cm3，优选低于或等于1
×
10
18
atoms/cm3，更优选低于或等于5
×
10
17
atoms/cm3，进一步优选低于或等于1
×
10
16
atoms/cm3。
[0310]
当氧化物半导体膜19a包含属于第14族的元素之一的硅或碳时，氧缺损增加，并且氧化物半导体膜19a成为n型薄膜。因此，将氧化物半导体膜19a中的硅或碳的浓度(利用二次离子质谱分析法测得的浓度)设定为低于或等于2
×
10
18
atoms/cm3，优选低于或等于2
×
10
17
atoms/cm3。
[0311]
将利用二次离子质谱分析法测得的氧化物半导体膜19a中的碱金属或碱土金属的浓度设定为低于或等于1
×
10
18
atoms/cm3，优选低于或等于2
×
10
16
atoms/cm3。当碱金属及碱土金属与氧化物半导体键合时，有可能生成载流子，此时，晶体管的关态电流有可能增大。由此，优选降低氧化物半导体膜19a中的碱金属或碱土金属的浓度。
[0312]
另外，当氧化物半导体膜19a含有氮时，由于生成作为载流子的电子，载流子密度增加，所以氧化物半导体膜19a容易具有n型导电性。因此，包括具有氮的氧化物半导体的晶体管容易成为常开启型。因此，优选尽可能地减少该氧化物半导体膜中的氮；例如，将利用二次离子质谱分析法测得的氮浓度优选设定为低于或等于5
×
10
18
atoms/cm3。
[0313]
通过使与氧化物半导体膜19a同时形成的氧化物半导体膜包含缺陷，例如氧缺损，及杂质，来形成具有导电性的氧化物半导体膜19b。由此，具有导电性的氧化物半导体膜19b被用作电极，例如，在本实施方式中被用作像素电极。
[0314]
氧化物半导体膜19a和具有导电性的氧化物半导体膜19b都形成在氧化物绝缘膜17上，但是它们的杂质浓度彼此不同。具体而言，具有导电性的氧化物半导体膜19b的杂质浓度高于氧化物半导体膜19a的杂质浓度。例如，氧化物半导体膜19a中的氢浓度低于或等于5
×
10
19
atoms/cm3，优选低于或等于1
×
10
19
atoms/cm3，优选低于或等于5
×
10
18
atoms/cm3，优选低于或等于1
×
10
18
atoms/cm3，优选低于或等于5
×
10
17
atoms/cm3，更优选低于或等于1
×
10
16
atoms/cm3。另一方面，具有导电性的氧化物半导体膜19b中的氢浓度高于或等于8
×
10
19
atoms/cm3，优选高于或等于1
×
10
20
atoms/cm3，更优选高于或等于5
×
10
20
atoms/cm3。具有导电性的氧化物半导体膜19b中的氢浓度大于或等于氧化物半导体膜19a中的氢浓度的2倍，优选大于或等于10倍。
[0315]
具有导电性的氧化物半导体膜19b的电阻率低于氧化物半导体膜19a的电阻率。具有导电性的氧化物半导体膜19b的电阻率优选高于或等于氧化物半导体膜19a的电阻率的1
×
10
‑8倍且低于1
×
10
‑1倍。具有导电性的氧化物半导体膜19b的电阻率典型地高于或等于1
×
10
‑3ωcm且低于1
×
104ωcm，优选高于或等于1
×
10
‑3ωcm且低于1
×
10
‑1ωcm。
[0316]
氧化物半导体膜19a及具有导电性的氧化物半导体膜19b可以适当地具有与实施方式1的具有导电性的氧化物半导体膜155b相同的晶体结构。
[0317]
作为用作源电极及漏电极的导电膜21a及21b，可以适当地使用用于实施方式1中的导电膜159的结构和材料。
[0318]
在本实施方式中，导电膜21a具有导电膜21a_1及导电膜21a_2的叠层结构。导电膜21b具有导电膜21b_1及导电膜21b_2的叠层结构。作为导电膜21a_1及21b_1，使用cu
‑
x合金膜。作为导电膜21a_2及21b_2，使用包含低电阻材料的导电膜。
[0319]
作为氧化物绝缘膜23或氧化物绝缘膜25，优选使用包含比化学计量组成多的氧的氧化物绝缘膜。这里，作为氧化物绝缘膜23形成透氧的氧化物绝缘膜，作为氧化物绝缘膜25形成包含比化学计量组成多的氧的氧化物绝缘膜。
[0320]
氧化物绝缘膜23为透氧的氧化物绝缘膜。由此，从设置在氧化物绝缘膜23上的氧化物绝缘膜25脱离的氧可以经过氧化物绝缘膜23移动到氧化物半导体膜19a。另外，当在后面形成氧化物绝缘膜25时，氧化物绝缘膜23还被用作缓和对氧化物半导体膜19a造成的损伤的膜。
[0321]
可以使用其厚度大于或等于5nm且小于或等于150nm，优选大于或等于5nm且小于或等于50nm的氧化硅膜或氧氮化硅膜等，作为氧化物绝缘膜23。
[0322]
此外，氧化物绝缘膜23优选为包含氮且缺陷量少的氧化物绝缘膜。
[0323]
包含氮且缺陷量少的氧化物绝缘膜的典型例包括氧氮化硅膜及氧氮化铝膜。
[0324]
在缺陷少的氧化物绝缘膜的100k或更低的esr谱中，观察到：显示在大于或等于2.037且小于或等于2.039的g因子中的第一信号；显示在大于或等于2.001且小于或等于2.003的g因子中的第二信号；以及显示在大于或等于1.964且小于或等于1.966的g因子中的第三信号。通过利用x带的esr测定而得到的第一信号与第二信号的分裂宽度及第二信号与第三信号的分裂宽度大约为5mt。显示在大于或等于2.037且小于或等于2.039的g因子中的第一信号、显示在大于或等于2.001且小于或等于2.003的g因子中的第二信号以及显示在大于或等于1.964且小于或等于1.966的g因子中的第三信号的自旋密度的总和低于1
×
10
18
spins/cm3，典型的是，高于或等于1
×
10
17
spins/cm3且低于1
×
10
18
spins/cm3。
[0325]
在100k或更低的esr谱中，显示在大于或等于2.037且小于或等于2.039的g因子中的第一信号、显示在大于或等于2.001且小于或等于2.003的g因子中的第二信号以及显示在大于或等于1.964且小于或等于1.966的g因子中的第三信号相当于起因于氮氧化物(nox；x大于或等于0且小于或等于2，优选大于或等于1且小于或等于2)的信号。氮氧化物的典型例子包括一氧化氮及二氧化氮。换言之，显示在大于或等于2.037且小于或等于2.039的g因子中的第一信号、显示在大于或等于2.001且小于或等于2.003的g因子中的第二信号以及显示在大于或等于1.964且小于或等于1.966的g因子中的第三信号的自旋密度的总数越少，氧化物绝缘膜中的氮氧化物含量越少。
[0326]
当如上所述那样氧化物绝缘膜23的氮氧化物含量少时，可以减少氧化物绝缘膜23
与氧化物半导体膜之间的界面的载流子陷阱。因此，可以减少包含在半导体装置中的晶体管的阈值电压的变动量，而可以减少晶体管的电特性的变动。
[0327]
氧化物绝缘膜23的通过sims(secondary ion mass spectrometry：二次离子质谱分析)测得的氮浓度优选低于或等于6
×
10
20
atoms/cm3。此时，在氧化物绝缘膜23中不容易生成氮氧化物，而可以减少氧化物绝缘膜23与氧化物半导体膜19a之间的界面的载流子陷阱。此外，可以减少包含在半导体装置中的晶体管的阈值电压的变动量，从而可以减少晶体管的电特性的变动。
[0328]
另外，当在氧化物绝缘膜23中含有氮氧化物及氨时，在制造工序中的加热处理中氮氧化物及氨起反应；由此，氮氧化物成为氮气体而脱离。因此，可以降低氧化物绝缘膜23的氮浓度及其中的氮氧化物含量。另外，可以减少氧化物绝缘膜23与氧化物半导体膜19a之间的界面的载流子陷阱。此外，可以减少包含在半导体装置中的晶体管的阈值电压的变动量，从而可以减少晶体管的电特性的变动。
[0329]
另外，在氧化物绝缘膜23中，从外部进入氧化物绝缘膜23的氧不是全部移动到氧化物绝缘膜23的外部，而是其一部分残留在氧化物绝缘膜23中。另外，有时以如下方式在氧化物绝缘膜23中发生氧的移动：氧从外部进入氧化物绝缘膜23，并且包含在氧化物绝缘膜23中的氧移动到氧化物绝缘膜23的外部。
[0330]
当形成使氧透过的氧化物绝缘膜作为氧化物绝缘膜23时，从设置在氧化物绝缘膜23上的氧化物绝缘膜25脱离的氧可以经由氧化物绝缘膜23移动到氧化物半导体膜19a。
[0331]
以与氧化物绝缘膜23接触的方式形成氧化物绝缘膜25。该氧化物绝缘膜25使用以高于化学计量组成的比率含有氧的氧化物绝缘膜形成。以高于化学计量组成的比率含有氧的氧化物绝缘膜由于被加热而其一部分的氧脱离。以高于化学计量组成的比率含有氧的氧化物绝缘膜是一种氧化物绝缘膜，其中，在tds分析中，换算为氧原子的氧的脱离量大于或等于1.0
×
10
18
atoms/cm3，优选大于或等于3.0
×
10
20
atoms/cm3。注意，在该tds分析时的氧化物绝缘膜25的表面温度优选高于或等于100℃且低于或等于700℃或者高于或等于100℃且低于或等于500℃。
[0332]
可以使用其厚度大于或等于30nm且小于或等于500nm，优选大于或等于50nm且小于或等于400nm的氧化硅膜或氧氮化硅膜等作为氧化物绝缘膜25。
[0333]
优选的是，氧化物绝缘膜25中的缺陷量较少，典型的是，利用esr测得的在g＝2.001处出现的信号的自旋密度低于1.5
×
10
18
spins/cm3，更优选低于或等于1
×
10
18
spins/cm3。此外，氧化物绝缘膜25与氧化物绝缘膜23相比离氧化物半导体膜19a更远；所以，氧化物绝缘膜25也可以具有比氧化物绝缘膜23高的缺陷密度。
[0334]
与氮化物绝缘膜15同样地，氮化物绝缘膜27可以为不容易透氧的氮化物绝缘膜。另外，可以使用不容易透氧、透氢及透水的氮化物绝缘膜。
[0335]
氮化物绝缘膜27使用其厚度大于或等于50nm且小于或等于300nm，优选大于或等于100nm且小于或等于200nm的氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等而形成。
[0336]
在将以高于化学计量组成的比率包含氧的氧化物绝缘膜包括在氧化物绝缘膜23或氧化物绝缘膜25中的情况下，包含在氧化物绝缘膜23或氧化物绝缘膜25中的氧的一部分可以移动到氧化物半导体膜19a，由此可以降低包含在氧化物半导体膜19a中的氧缺损量。
[0337]
使用具有氧缺损的氧化物半导体膜的晶体管的阈值电压容易向负方向变动，并且
该晶体管有成为常开启型的倾向。这是因为由于在氧化物半导体膜中的氧缺损产生电荷而电阻降低的缘故。具有常开启特性的晶体管产生各种问题，诸如，在工作时容易产生工作故障，在非工作时耗电量增大。另外，还有如下问题：由于随时变化或应力测试，晶体管的电特性的变动量增大，典型的是，阈值电压的变动量增大。
[0338]
但是，在本实施方式的晶体管102中，设置在氧化物半导体膜19a上的氧化物绝缘膜23或氧化物绝缘膜25以高于化学计量组成的比率包含氧。并且，氧化物半导体膜19a、氧化物绝缘膜23及氧化物绝缘膜25由氮化物绝缘膜15及氧化物绝缘膜17围绕。其结果是，包含在氧化物绝缘膜23或氧化物绝缘膜25中的氧有效地移动到氧化物半导体膜19a，使得氧化物半导体膜19a中的氧缺损量得到减少。由此，得到具有常关闭特性的晶体管。另外，可以降低起因于随时变化或应力测试的晶体管的电特性的变动量，典型为阈值电压的变动量。
[0339]
公共电极29使用透光膜，优选使用透光性导电膜形成。作为透光性导电膜，有包含氧化钨的铟氧化物膜、包含氧化钨的铟锌氧化物膜、包含氧化钛的铟氧化物膜、包含氧化钛的铟锡氧化物膜、ito膜、铟锌氧化物膜、添加有氧化硅的铟锡氧化物膜等。
[0340]
公共电极29也可以使用实施方式1的具有导电性的氧化物半导体膜155b形成。
[0341]
用作信号线的导电膜21a的延伸方向与公共电极29的延伸方向交叉。因此，在用作信号线的导电膜21a与公共电极29之间的电场与在使用具有导电性的氧化物半导体膜19b形成的像素电极与公共电极29之间的电场之间发生方位的不同，并且该偏离形成大角度。因此，在使用负型液晶分子的情况下，用作信号线的导电膜附近的液晶分子的取向状态与设置在邻接的像素中的像素电极与公共电极之间的电场所引起的像素电极附近的液晶分子的取向状态不容易互相影响。由此，像素的透过率的变化得到抑制。因此，能够减少图像的闪烁。
[0342]
在刷新频率低的液晶显示装置中，即使在保持期间中，用作信号线的导电膜21a附近的液晶分子的取向也不容易影响到在邻接的像素中的像素电极与公共电极29之间的电场所引起的像素电极附近的液晶分子的取向状态。因此，可以保持在保持期间中的像素的透过率，从而能够减少闪烁。
[0343]
公共电极29包括在与用作信号线的导电膜21a交叉的方向上延伸的条纹形区域。由此，在具有导电性的氧化物半导体膜19b及导电膜21a附近，能够防止液晶分子的非意图的取向，从而可以抑制漏光。其结果是，可以制造对比度优异的显示装置。
[0344]
另外，公共电极29的形状不局限于图16所示的形状，也可以为条纹形。在采用条纹形状的情况下，上述延伸方向可以与用作信号线的导电膜平行。公共电极29也可以具有锯齿形状。或者，公共电极也可以形成在第一衬底11的整个表面上。或者，也可以在公共电极29上隔着绝缘膜形成有与具有导电性的氧化物半导体膜19b不同的透光性导电膜。
[0345]
有机绝缘膜31的厚度优选大于或等于500nm且小于或等于10μm。图17中的有机绝缘膜31的厚度小于形成在第一衬底11上的无机绝缘膜30与形成在第二衬底342上的元件层之间的间隔。由此，液晶层320设置在有机绝缘膜31与形成在第二衬底342上的元件层之间。换言之，液晶层320设置在有机绝缘膜31上的取向膜33与在第二衬底342上的元件层所包含的取向膜352之间。
[0346]
此外，虽然未图示，但是有机绝缘膜31上的取向膜33与在第二衬底342上的元件层所包含的取向膜352也可以彼此接触。此时，有机绝缘膜31用作隔离物；所以，可以使用有机
绝缘膜31保持液晶显示装置的单元间隙。
[0347]
虽然在图17中取向膜33设置在有机绝缘膜上，但是本发明的一个实施方式不局限于此。根据情况或状况，也可以在取向膜33上设置有有机绝缘膜31。在此情况下，例如，也可以在将有机绝缘膜31形成在取向膜33上之后进行摩擦工序，而代替在刚形成取向膜33之后进行。
[0348]
当用作栅电极的导电膜13被施加负电压时，产生电场。该电场不被氧化物半导体膜19a遮蔽而影响到无机绝缘膜30；由此无机绝缘膜30的表面较弱地带正电。另外，当用作栅电极的导电膜13被施加负电压时，包含在空气中的带正电的粒子被吸附到无机绝缘膜30的表面，在无机绝缘膜30的表面上产生较弱的正电荷。
[0349]
无机绝缘膜30的表面带正电，所以产生电场，该电场影响到氧化物半导体膜19a与无机绝缘膜30之间的界面。因此，氧化物半导体膜19a与无机绝缘膜30之间的界面处于实质上被施加正偏压的状态，由此，晶体管的阈值电压在负值方向上漂移。
[0350]
另一方面，本实施方式中的晶体管102包括无机绝缘膜30上的有机绝缘膜31。因为有机绝缘膜31的厚度厚，即500nm或更大，所以由于用作栅电极的导电膜13被施加负电压而产生的电场不影响到有机绝缘膜31的表面，该有机绝缘膜31的表面不容易带正电。另外，因为有机绝缘膜31的厚度厚(大于或等于500nm)，所以即使在空气中的带正电的粒子被吸附到有机绝缘膜31的表面，该吸附到有机绝缘膜31的表面上的带正电的粒子的电场也不容易影响到氧化物半导体膜19a与无机绝缘膜30之间的界面。因此，氧化物半导体膜19a与无机绝缘膜30之间的界面不处于实质上被施加正偏压的状态，由此该晶体管的阈值电压的变动量少。
[0351]
虽然在有机绝缘膜31中水等容易扩散，但是由于有机绝缘膜31按每个晶体管102被分离，所以来自外部的水不穿过有机绝缘膜31扩散到半导体装置内。另外，无机绝缘膜30包括氮化物绝缘膜，由此可以防止从外部扩散到有机绝缘膜31中的水扩散到氧化物半导体膜19a中。
[0352]
在公共电极29、氮化物绝缘膜27以及有机绝缘膜31上形成有取向膜33。
[0353]
接着，参照图18a至18d、图19a至19c、图20a至20c以及图21a和21b说明图17的晶体管102及电容器105的制造方法。
[0354]
如图18a所示，在第一衬底11上形成成为导电膜13的导电膜12。导电膜12通过溅射法、化学气相沉积(cvd)法诸如有机金属化学气相沉积(mocvd)法、金属化学气相沉积法、原子层沉积(ald)法或等离子体增强化学气相沉积(pecvd)法等、蒸镀法、脉冲激光沉积(pld)法等来形成。当采用有机金属化学气相沉积(mocvd)法、金属化学气相沉积法或原子层沉积(ald)法时，导电膜很少受到因等离子体导致的损伤。另外，在使用实施方式1的具有导电性的氧化物半导体膜155b作为导电膜12的情况下，可以适当地使用具有导电性的氧化物半导体膜155b的制造方法。
[0355]
在此，使用玻璃衬底作为第一衬底11。此外，作为导电膜12，利用溅射法形成100nm厚的钨膜。
[0356]
接着，通过使用第一光掩模的光刻工序在导电膜12上形成掩模。然后，如图18b所示，使用该掩模对导电膜12的一部分进行蚀刻来形成用作栅电极的导电膜13。然后，去除掩模。
[0357]
另外，用作栅电极的导电膜13也可以利用电镀法、印刷法、喷墨法等代替上述形成方法来形成。
[0358]
这里，利用干蚀刻法对钨膜进行蚀刻来形成用作栅电极的导电膜13。
[0359]
接着，如图18c所示，在用作栅电极的导电膜13上形成氮化物绝缘膜15及成为氧化物绝缘膜17的氧化物绝缘膜16。然后，在氧化物绝缘膜16上形成成为氧化物半导体膜19a及具有导电性的氧化物半导体膜19b的氧化物半导体膜18。
[0360]
氮化物绝缘膜15及氧化物绝缘膜16通过溅射法、化学气相沉积(cvd)法诸如有机金属化学气相沉积(mocvd)法、金属化学气相沉积法、原子层沉积(ald)法或等离子体增强化学气相沉积(pecvd)法等、蒸镀法、脉冲激光沉积(pld)法、涂敷法、印刷法等来形成。当采用有机金属化学气相沉积(mocvd)法、金属化学气相沉积法或原子层沉积(ald)法时，氮化物绝缘膜15及氧化物绝缘膜16很少受到因等离子体导致的损伤。当采用原子层沉积(ald)法时，可以提高氮化物绝缘膜15及氧化物绝缘膜16的覆盖率。
[0361]
这里，作为氮化物绝缘膜15，通过将硅烷、氮以及氨用作源气体的等离子体cvd法形成300nm厚的氮化硅膜。
[0362]
在形成氧化硅膜、氧氮化硅膜或氮氧化硅膜作为氧化物绝缘膜16的情况下，优选使用包含硅的沉积气体及氧化性气体作为源气体。包含硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体，可以举出氧、臭氧、一氧化二氮、二氧化氮作为其例子。
[0363]
此外，在形成氧化镓膜作为氧化物绝缘膜16的情况下，可以采用有机金属化学气相沉积(mocvd)法。
[0364]
这里，作为氧化物绝缘膜16，通过将硅烷及一氧化二氮用作源气体的等离子体cvd法形成50nm厚的氧氮化硅膜。
[0365]
氧化物半导体膜18可以适当地利用与实施方式1所示的氧化物半导体膜155相同的方法而形成。
[0366]
在此，利用使用in
‑
ga
‑
zn氧化物靶材(in:ga:zn＝1:1:1)的溅射法形成35nm厚的in
‑
ga
‑
zn氧化物膜作为氧化物半导体膜。
[0367]
然后，在通过使用第二光掩模的光刻工序在氧化物半导体膜18上形成掩模之后，使用该掩模对氧化物半导体膜部分地进行蚀刻，来形成如图18d所示那样被分离的氧化物半导体膜19a及氧化物半导体膜19c。此后，去除掩模。
[0368]
在此，通过在氧化物半导体膜18上形成掩模，并利用湿蚀刻法对氧化物半导体膜18的一部分进行蚀刻，来形成氧化物半导体膜19a和19c。
[0369]
接着，如图19a所示，形成后面成为导电膜21a及21b的导电膜20。在此，导电膜20是导电膜20_1及导电膜20_2的叠层。作为导电膜20_1，使用cu
‑
x合金膜。作为导电膜20_2，使用包含低电阻材料的导电膜。
[0370]
可以适当地利用与实施方式1所示的导电膜159同样的方法形成导电膜20。
[0371]
这里，利用溅射法依次层叠50nm厚的cu
‑
mn合金膜和300nm厚的铜膜。
[0372]
接着，通过使用第三光掩模的光刻工序在导电膜20上形成掩模。然后，使用该掩模对导电膜20进行蚀刻，如图19b所示那样，形成用作源电极和漏电极的导电膜21a和21b。此后，去除掩模。导电膜21a是对导电膜20_1的一部分进行蚀刻形成的导电膜21a_1与对导电
膜20_2的一部分进行蚀刻形成的导电膜21a_2的叠层。导电膜21b是对导电膜20_1的一部分进行蚀刻形成的导电膜21b_1与对导电膜20_2的一部分进行蚀刻形成的导电膜21b_2的叠层。
[0373]
这里，通过光刻工序在铜膜上形成掩模。然后，使用该掩模对cu
‑
mn合金膜及铜膜进行蚀刻来形成导电膜21a和21b。通过使用湿蚀刻法，可以在一个工序中对cu
‑
mn合金膜及铜膜进行蚀刻。
[0374]
接着，如图19c所示，在氧化物半导体膜19a和19c以及导电膜21a和21b上形成后面成为氧化物绝缘膜23的氧化物绝缘膜22及后面成为氧化物绝缘膜25的氧化物绝缘膜24。可以适当地利用与氮化物绝缘膜15及氧化物绝缘膜16同样的方法形成氧化物绝缘膜22及氧化物绝缘膜24。
[0375]
另外，在形成氧化物绝缘膜22之后，优选在不暴露于大气的状态下连续地形成氧化物绝缘膜24。在形成氧化物绝缘膜22之后，在不暴露于大气的状态下调节源气体的流量、压力、高频电力和衬底温度中的至少一项连续地形成氧化物绝缘膜24，由此可以降低氧化物绝缘膜22与氧化物绝缘膜24之间的界面的来源于大气成分的杂质浓度，并且氧化物绝缘膜24中的氧可以移动到氧化物半导体膜19a；由此，可以减少氧化物半导体膜19a中的氧缺损量。
[0376]
氧化物绝缘膜22可以使用包含氮且缺陷量少的氧化物绝缘膜形成，该氧化物绝缘膜是在氧化性气体与沉积气体的比率大于20倍且小于100倍，优选大于或等于40倍且小于或等于80倍并且处理室内的压力低于100pa，优选低于或等于50pa的条件下通过cvd法而形成的。
[0377]
优选使用含有硅的沉积气体及氧化性气体作为氧化物绝缘膜22的源气体。含有硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体，可以举出氧、臭氧、一氧化二氮、二氧化氮作为其例子。
[0378]
通过使用上述条件，可以形成透氧的氧化物绝缘膜作为氧化物绝缘膜22。另外，通过设置氧化物绝缘膜22，在形成氧化物绝缘膜24的工序中可以降低对氧化物半导体膜19a造成的损伤。
[0379]
在此，作为氧化物绝缘膜22，利用等离子体cvd法形成50nm厚的氧氮化硅膜，此时，将流量为50sccm的硅烷及流量为2000sccm的一氧化二氮用作源气体，处理室的压力为20pa，衬底温度为220℃，并且利用27.12mhz的高频电源将100w的高频电力供应到平行平板电极。在上述条件下，可以形成包含氮且缺陷量少的氧氮化硅膜。
[0380]
作为氧化物绝缘膜24，在下述条件下形成氧化硅膜或氧氮化硅膜：在高于或等于180℃且低于或等于280℃，优选高于或等于200℃且低于或等于240℃的温度下保持配置在等离子体cvd装置的抽成真空的处理室内的衬底，将源气体导入处理室，使得其压力为大于或等于100pa且小于或等于250pa，优选大于或等于100pa且小于或等于200pa，并且对设置在处理室内的电极供应大于或等于0.17w/cm2且小于或等于0.5w/cm2，优选大于或等于0.25w/cm2且小于或等于0.35w/cm2的高频电力。
[0381]
优选使用包含硅的沉积气体及氧化性气体作为氧化物绝缘膜24的源气体。包含硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体，可以举出氧、臭氧、一氧化二氮、二氧化氮作为其例子。
[0382]
作为氧化物绝缘膜24的成膜条件，将具有上述功率密度的高频电力供应给上述压力的处理室，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，并且源气体的氧化进展；由此，氧化物绝缘膜24中的含氧量超过化学计量组成。另一方面，在上述温度范围内的衬底温度下形成的膜中，硅与氧的键合力较低，因此，膜中的氧的一部分因后续工序的加热处理脱离。由此，可以形成以高于化学计量组成的比率包含氧且因加热而释放该氧的一部分的氧化物绝缘膜。另外，氧化物绝缘膜22设置在氧化物半导体膜19a上。所以，在氧化物绝缘膜24的形成工序中，氧化物绝缘膜22被用作氧化物半导体膜19a的保护膜。其结果是，在对氧化物半导体膜19a造成的损伤得到减少的同时，可以使用功率密度高的高频电力形成氧化物绝缘膜24。
[0383]
在此，作为氧化物绝缘膜24，利用等离子体cvd法形成400nm厚的氧氮化硅膜，此时，将流量为200sccm的硅烷及流量为4000sccm的一氧化二氮用作源气体，处理室的压力为200pa，衬底温度为220℃，并且使用27.12mhz的高频电源将1500w的高频电力供应到平行平板电极。等离子体cvd装置是电极面积为6000cm2的平行平板型等离子体cvd装置，将所供应的电功率换算为每单位面积的电功率(电功率密度)为0.25w/cm2。
[0384]
另外，当形成用作源电极和漏电极的导电膜21a及21b时，由于导电膜的蚀刻，氧化物半导体膜19a受到损伤，而在氧化物半导体膜19a的背沟道一侧(氧化物半导体膜19a的与对置于用作栅电极的导电膜13的一侧相反的一侧)产生氧缺损。但是，通过使用以高于化学计量组成的比例包含氧的氧化物绝缘膜作为氧化物绝缘膜24，可以利用加热处理修复产生在该背沟道一侧的氧缺损。由此，可以减少包含在氧化物半导体膜19a中的缺陷，因此，可以提高晶体管102的可靠性。
[0385]
然后，通过使用第四光掩模的光刻工序在氧化物绝缘膜24上形成掩模。接着，如图20a所示，使用该掩模对氧化物绝缘膜22的一部分及氧化物绝缘膜24的一部分进行蚀刻，形成具有开口40的氧化物绝缘膜23及氧化物绝缘膜25。此后，去除掩模。
[0386]
在上述工序中，优选利用干蚀刻法对氧化物绝缘膜22及24进行蚀刻。其结果是，在蚀刻处理中氧化物半导体膜19c被暴露于等离子体；所以，可以增加氧化物半导体膜19c中的氧缺损量。
[0387]
接着，进行加热处理。典型地是，在高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，更优选高于或等于320℃且低于或等于370℃的温度下进行该加热处理。
[0388]
可以将电炉、rta装置等用于该加热处理。通过使用rta装置，若加热时间短，则可在高于或等于衬底的应变点的温度下进行加热处理。由此，可以缩短加热处理时间。
[0389]
该加热处理可以在氮、氧、超干燥空气(含水量为20ppm或更小，优选为1ppm或更小，更优选为10ppb或更小的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不包含氢、水等。
[0390]
通过该加热处理，可以将包含在氧化物绝缘膜25中的氧的一部分移动到氧化物半导体膜19a中，由此可以进一步减少包含在氧化物半导体膜19a中的氧缺损量。
[0391]
在水、氢等进入氧化物绝缘膜23及氧化物绝缘膜25并且氮化物绝缘膜26具有对水、氢等的阻挡性的情况下，当后面形成氮化物绝缘膜26并进行加热处理时，包含在氧化物绝缘膜23及氧化物绝缘膜25中的水、氢等移动到氧化物半导体膜19a，而在氧化物半导体膜
19a中产生缺陷。然而，通过上述加热，可以将包含在氧化物绝缘膜23及氧化物绝缘膜25中的水、氢等脱离；由此，可以减少晶体管102的电特性的不均匀，并可以抑制阈值电压的变动。
[0392]
注意，当在进行加热的同时在氧化物绝缘膜22上形成氧化物绝缘膜24时，氧可以移动到氧化物半导体膜19a，而减少氧化物半导体膜19a中的氧缺损量；由此，不必须一定要进行上述加热处理。
[0393]
可以在氧化物绝缘膜22及24的形成之后进行上述加热处理。但是，优选在形成氧化物绝缘膜23及25之后进行上述加热处理，因为以如下方式可以形成具有更高导电性的膜，即，氧移动不到氧化物半导体膜19c，并且由于氧化物半导体膜19c被露出，氧从氧化物半导体膜19c脱离而产生氧缺损。
[0394]
在此，在氮及氧的混合气氛下以350℃进行1小时的加热处理。
[0395]
然后，如图20b所示，形成氮化物绝缘膜26。
[0396]
可以适当地利用与氮化物绝缘膜15及氧化物绝缘膜16同样的方法来形成氮化物绝缘膜26。通过利用溅射法、cvd法等形成氮化物绝缘膜26，氧化物半导体膜19c被暴露于等离子体；由此，能够增加氧化物半导体膜19c的氧缺损量。
[0397]
氧化物半导体膜19c具有良好的导电性并成为具有导电性的氧化物半导体膜19b。当利用等离子体cvd法形成氮化硅膜作为氮化物绝缘膜26时，包含在氮化硅膜中的氢扩散到氧化物半导体膜19c；由此，可以增高氧化物半导体膜的导电性。作为具有导电性的氧化物半导体膜19b的制造方法，可以使用实施方式1的具有导电性的氧化物半导体膜155b的制造方法。
[0398]
在利用等离子体cvd法形成氮化硅膜作为氮化物绝缘膜26的情况下，优选在高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃的温度下保持配置在等离子体cvd装置的抽成真空的处理室中的衬底，由此可以形成致密的氮化硅膜。
[0399]
在形成氮化硅膜的情况下，优选使用包含硅的沉积气体、氮及氨作为源气体。作为源气体，使用与氮量相比少量的氨，由此氨在等离子体中被解离而产生活性种。该活性种切断包含硅的沉积气体中含有的硅与氢之间的键合以及氮分子之间的三键。其结果是，可以形成缺陷少且致密的氮化硅膜，其中，硅与氮之间的键合得到进展，而硅与氢之间的键合少。另一方面，当源气体中的氨量多于氮量时，包含硅的沉积气体的分解以及氮的分解不进展，由此导致其硅与氢之间的键合残留而缺陷增大的不致密的氮化硅膜的形成。由此，在源气体中，优选将氮与氨的流量比设定为大于或等于5且小于或等于50，优选大于或等于10且小于或等于50。
[0400]
在此，在等离子体cvd装置的处理室中，利用等离子体cvd法形成50nm厚的氮化硅膜作为氮化物绝缘膜26，此时，将流量为50sccm的硅烷、流量为5000sccm的氮以及流量为100sccm的氨用作源气体，处理室的压力为100pa，衬底温度为350℃，用27.12mhz的高频电源对平行平板电极供应1000w的高频电力。另外，等离子体cvd装置是电极面积为6000cm2的平行平板型等离子体cvd装置，将所供应的电功率换算为每单位面积的电功率(电功率密度)为1.7
×
10
‑1w/cm2。
[0401]
接着，可以进行加热处理。该加热处理典型地在高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，更优选高于或等于320℃且低于或等于
370℃的温度下进行。其结果是，可以降低阈值电压的负向漂移。另外，可以降低阈值电压的变动量。
[0402]
接着，虽然未图示，但通过使用第五光掩模的光刻工序形成掩模。然后，使用该掩模对氮化物绝缘膜15、氧化物绝缘膜16、氧化物绝缘膜23、氧化物绝缘膜25及氮化物绝缘膜26的每一个的一部分进行蚀刻来形成氮化物绝缘膜27以及使与导电膜13同时形成的连接端子的一部分露出的开口。或者，对氧化物绝缘膜23、氧化物绝缘膜25及氮化物绝缘膜26的每一个的一部分进行蚀刻来形成氮化物绝缘膜27以及使与导电膜21a、21b同时形成的连接端子的一部分露出的开口。
[0403]
接着，如图20c所示，在氮化物绝缘膜27上形成后面成为公共电极29的导电膜28。
[0404]
导电膜28通过溅射法、cvd法、蒸镀法等而形成。
[0405]
另外，在使用实施方式1的具有导电性的氧化物半导体膜155b作为导电膜28的情况下，可以适当地使用具有导电性的氧化物半导体膜155b的制造方法。
[0406]
然后，通过使用第六光掩模的光刻工序在导电膜28上形成掩模。接着，如图21a所示，使用该掩模对导电膜28的一部分进行蚀刻，来形成公共电极29。虽然未图示，但公共电极29连接于与导电膜13同时形成的连接端子或者与导电膜21a、21b同时形成的连接端子。此后，去除掩模。
[0407]
接着，如图21b所示，在氮化物绝缘膜27上形成有机绝缘膜31。有机绝缘膜可以适当地利用涂敷法、印刷法等形成。
[0408]
在利用涂敷法形成有机绝缘膜的情况下，通过使用第七光掩模的光刻工序对用来覆盖氮化物绝缘膜27及公共电极29的光敏组成物进行曝光及显影，然后进行加热处理。另外，在氮化物绝缘膜27及公共电极29的顶面被非光敏组成物覆盖的情况下，通过使用第七掩模的光刻工序对抗蚀剂进行加工来形成掩模，然后使用该掩模对非光敏组成物进行蚀刻，由此可以形成有机绝缘膜31。
[0409]
通过上述工序制造晶体管102，并且可以制造电容器105。
[0410]
在本实施方式中，在具有导电性的氧化物半导体膜19b上形成包括cu
‑
x合金膜的导电膜21b，由此可以提高具有导电性的氧化物半导体膜19b与导电膜21b之间的密接性，并且可以降低其间的接触电阻。
[0411]
本实施方式所示的显示装置的元件衬底包括隔着无机绝缘膜与晶体管重叠的有机绝缘膜。由此，可以制造其中的晶体管的可靠性得到提高且显示质量稳定的显示装置。
[0412]
本实施方式的显示装置的元件衬底形成有其顶面形状为锯齿形状的公共电极，该公共电极包括在与用作信号线的导电膜交叉的方向上延伸的条纹形区域。因此，该显示装置可以具有优异的对比度。另外，在刷新频率低的液晶显示装置中可以减少闪烁。
[0413]
在本实施方式的显示装置的元件衬底中，在形成晶体管中的形成沟道区域的氧化物半导体膜的同时形成用作像素电极的具有导电性的氧化物半导体膜；由此，可以使用六个光掩模形成晶体管102及电容器105。具有导电性的氧化物半导体膜被用作电容器中的一个电极。公共电极还被用作电容器中的另一个电极。由此，为了形成电容器不需要形成其他导电膜，从而可以减少显示装置的制造工序数。该电容器具有透光性。其结果是，可以增大电容器所占的面积，并且可以提高像素的开口率。此外，可以降低显示装置的耗电量。
[0414]
接着，说明形成在第二衬底342上的元件层。在第二衬底342上形成有有色性的膜
(下面称为着色膜346)。该着色膜346被用作滤色片。另外，在第二衬底342上形成有与着色膜346相邻的遮光膜344。该遮光膜344被用作黑矩阵(black matrix)。例如，在液晶显示装置是黑白显示装置的情况下，不一定必须要设置着色膜346。
[0415]
着色膜346是使特定波长区域的光透过的着色膜。例如，可以使用使红色的波长区域的光透过的红色(r)膜、使绿色的波长区域的光透过的绿色(g)膜或者使蓝色的波长区域的光透过的蓝色(b)膜等。
[0416]
遮光膜344优选具有阻挡特定波长区域的光的功能，例如，可以为金属膜或者包含黑色颜料等的有机绝缘膜。
[0417]
此外，在着色膜346上形成有绝缘膜348。该绝缘膜348被用作平坦化层或者抑制着色膜346中的杂质扩散到液晶元件一侧。
[0418]
另外，也可以在绝缘膜348上形成有导电膜350。该导电膜350使用透光性导电膜而形成。导电膜350的电位优选为与公共电极29相等。换言之，优选将公共电位施加给导电膜350。
[0419]
当对导电膜21b施加驱动液晶分子的电压时，在导电膜21b与公共电极29之间产生电场。由于受到该电场的影响，导电膜21b与公共电极29之间的液晶分子取向，因此发生闪烁。
[0420]
但是，通过隔着液晶层320与公共电极29对置地设置导电膜350，以使公共电极29和导电膜350具有相等的电位，能够抑制导电膜21b与公共电极29之间的电场所引起的液晶分子的在与衬底垂直的方向上的取向变动，由此，该区域中的液晶分子的取向状态变得稳定。因此，可以减少闪烁。
[0421]
另外，在导电膜350上形成有取向膜352。
[0422]
此外，在取向膜33与取向膜352之间形成有液晶层320。使用密封剂(未图示)将液晶层320密封在第一衬底11与第二衬底342之间。密封剂优选与无机材料接触以防止来自外部的水分等侵入。
[0423]
间隔物也可以设置在取向膜33与取向膜352之间，以保持液晶层320的厚度(也称为单元间隙)。
[0424]
注意，本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0425]
<变形例1>
[0426]
图22示出图17的显示装置的变形例。
[0427]
在图22的显示装置中，在无机绝缘膜30上没有形成有机绝缘膜，并且取向膜33与无机绝缘膜30的整个部分接触。其结果是，可以减少用来制造第一衬底11上的元件部的光掩模的数量，从而可以实现设置有元件部的第一衬底11的制造工序的简化。
[0428]
<变形例2>
[0429]
图23示出图17的显示装置的变形例。
[0430]
在图23的显示装置中，在氮化物绝缘膜27上形成有不被隔离的连续的有机树脂膜31a。此外，在有机树脂膜31a上形成有公共电极29。有机树脂膜31a被用作平坦化膜；由此，可以减少包含于液晶层中的液晶分子的取向的不整齐。
[0431]
<变形例3>
[0432]
图24示出图17的显示装置的变形例。
[0433]
图24的用作像素电极且具有导电性的氧化物半导体膜19b具有狭缝。另外，具有导电性的氧化物半导体膜19b也可以具有梳齿形状。
[0434]
<变形例4>
[0435]
图25示出图17的显示装置的变形例。
[0436]
图25的公共电极29隔着氮化物绝缘膜27与导电膜21b重叠。由公共电极29、氮化物绝缘膜27以及导电膜21b构成电容器105b。通过设置电容器105b，可以增加像素中的电容值。
[0437]
<变形例5>
[0438]
图26a和26b示出图17的晶体管102的变形例。
[0439]
图26a所示的晶体管102d包括利用多灰度级掩模而形成的氧化物半导体膜19g、一对导电膜21c、21d。导电膜21c具有导电膜21c_1及导电膜21c_2的叠层结构。导电膜21d具有导电膜21d_1及导电膜21d_2的叠层结构。作为导电膜21c_1及21d_1，使用cu
‑
x合金膜。作为导电膜21c_2及21d_2，使用包含低电阻材料的导电膜。
[0440]
通过使用多灰度级掩模，可以形成具有多个厚度的抗蚀剂掩模。在使用抗蚀剂掩模形成氧化物半导体膜19g之后，将抗蚀剂掩模暴露于氧等离子体等，以去除其一部分；由此形成用来形成一对导电膜的抗蚀剂掩模。由此，可以减少氧化物半导体膜19g、一对导电膜21c及21d的制造工序中的光刻工序的步骤数。
[0441]
此外，使用多灰度级掩模而形成的氧化物半导体膜19g在从上方看时部分地露出于一对导电膜21c及21d的外侧。
[0442]
图26b所示的晶体管102e是沟道保护型晶体管。
[0443]
图26b所示的晶体管102e包括：设置在第一衬底11上的用作栅电极的导电膜13；形成在第一衬底11及用作栅电极的导电膜13上的栅极绝缘膜14；隔着栅极绝缘膜14与用作栅电极的导电膜13重叠的氧化物半导体膜19a；覆盖氧化物半导体膜19a的沟道区域及侧面的无机绝缘膜30a；以及在无机绝缘膜30a的开口中与氧化物半导体膜19a接触的用作源电极及漏电极的导电膜21e及21f。导电膜21e具有导电膜21e_1及导电膜21e_2的叠层结构。导电膜21f具有导电膜21f_1及导电膜21f_2的叠层结构。作为导电膜21e_1及21f_1，使用cu
‑
x合金膜。作为导电膜21e_2及21f_2，使用包含低电阻材料的导电膜。
[0444]
在沟道保护型晶体管中，因为氧化物半导体膜19a被无机绝缘膜30a覆盖，所以在用来形成导电膜21e及21f的蚀刻中氧化物半导体膜19a不受到伤害。由此，可以减少氧化物半导体膜19a的缺陷。
[0445]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0446]
实施方式5
[0447]
在本实施方式中，作为显示装置的例子，将说明以垂直取向(va：vertical alignment)模式驱动的液晶显示装置。首先，将包括在该液晶显示装置中的多个像素103的俯视图显示在图27中。
[0448]
在图27中，用作扫描线的导电膜13在与用作信号线的导电膜大致垂直的方向(附图中的左右方向)上延伸。用作信号线的导电膜21a在与用作扫描线的导电膜大致垂直的方
向(附图中的上下方向)上延伸。用作电容线的导电膜21g在与信号线平行的方向上延伸。另外，用作扫描线的导电膜13与扫描线驱动电路104(参照图15a)电连接，而用作信号线的导电膜21a及用作电容线的导电膜21g与信号线驱动电路106(参照图15a)电连接。
[0449]
晶体管102设置在用作扫描线的导电膜和用作信号线的导电膜彼此交叉的区域。晶体管102包括用作栅电极的导电膜13；栅极绝缘膜(图27中未图示)；在栅极绝缘膜上的形成沟道区域的氧化物半导体膜19a；以及用作一对电极的导电膜21a及21b。导电膜13还被用作扫描线，而且该导电膜13的与氧化物半导体膜19a重叠的区域被用作晶体管102的栅电极。此外，导电膜21a还被用作信号线，而且该导电膜21a的与氧化物半导体膜19a重叠的区域被用作晶体管102的源电极或漏电极。此外，在图27的俯视图中，用作扫描线的导电膜的端部位于氧化物半导体膜19a的端部的外侧。由此，用作扫描线的导电膜被用作阻挡来自背光等光源的光的遮光膜。据此，包括在晶体管中的氧化物半导体膜19a不被光照射，由此晶体管的电特性的变动可以得到抑制。
[0450]
另外，与实施方式4同样，晶体管102包括与氧化物半导体膜19a重叠的有机绝缘膜31。有机绝缘膜31隔着无机绝缘膜(图27中未图示)与氧化物半导体膜19a(尤其是，氧化物半导体膜19a中的位于导电膜21a与21b之间的区域)重叠。
[0451]
导电膜21b在开口41中与用作像素电极的透光性导电膜29c电连接。
[0452]
电容器105与用作电容线的导电膜21g连接。电容器105包括形成在栅极绝缘膜上的具有导电性的氧化物半导体膜19d、形成在晶体管102上的介电膜以及用作像素电极的透光性导电膜29c。形成在栅极绝缘膜上的具有导电性的氧化物半导体膜19d具有透光性。就是说，电容器105具有透光性。
[0453]
由于电容器105的透光性，在像素103中可以形成较大(大面积)的电容器105。由此，可以提供其开口率典型提高到55％或更高，优选为60％或更高且具有大电荷容量的显示装置。例如，在液晶显示装置等高分辨率显示装置中，像素的面积小，电容器的面积也小。因此，在高分辨率显示装置中，储存在电容器中的电荷量小。但是，由于本实施方式的电容器105具有透光性，所以当该电容器设置在像素中时，可以在各像素中获得充分的容量值，并且可以提高开口率。典型的是，电容器105可以适当地用于像素密度为200ppi(pixels per inch)或更高，300ppi或更高，或者尤其是500ppi或更高的高分辨率显示装置。
[0454]
另外，根据本发明的一个方式，即使在高分辨率显示装置中，也可以提高开口率，因此可以有效地利用来自背光等光源的光，由此可以降低显示装置的耗电量。
[0455]
接着，图28是沿着图27的点划线a
‑
b及c
‑
d的截面图。图27所示的晶体管102是沟道蚀刻型晶体管。注意，沟道长度方向上的晶体管102、晶体管102与用作像素电极的透光性导电膜29c之间的连接部以及电容器105显示在沿着点划线a
‑
b的截面图中，沟道宽度方向上的晶体管102显示在沿着点划线c
‑
d的截面图中。
[0456]
因为本实施方式所示的液晶显示装置是以va模式驱动的液晶显示装置，所以液晶元件322包括包含在第一衬底11的元件层中的用作像素电极的透光性导电膜29c、包含在第二衬底342的元件层中的导电膜350以及液晶层320。
[0457]
另外，图28的晶体管102具有与实施方式4的晶体管102同样的结构。连接于用作源电极及漏电极的导电膜21a及21b中的一个(这里，连接于导电膜21b)的用作像素电极的透光性导电膜29c形成在氮化物绝缘膜27上。在氮化物绝缘膜27的开口41中，导电膜21b与用
作像素电极的透光性导电膜29c连接。
[0458]
用作像素电极的透光性导电膜29c可以适当地使用与实施方式4的公共电极29同样的材料及制造方法而形成。
[0459]
图28的电容器105包括形成在氧化物绝缘膜17上的具有导电性的氧化物半导体膜19d、氮化物绝缘膜27以及用作像素电极的透光性导电膜29c。
[0460]
在本实施方式的晶体管102上，形成有被分离的氧化物绝缘膜23及25。被分离的氧化物绝缘膜23及25与氧化物半导体膜19a重叠。
[0461]
另外，在氮化物绝缘膜27上形成有与氧化物半导体膜19a重叠的有机绝缘膜31。与氧化物半导体膜19a重叠的有机绝缘膜31设置在晶体管102上，由此氧化物半导体膜19a的表面可以与有机绝缘膜31的表面相隔。因此，氧化物半导体膜19a的表面不受到被吸附到有机绝缘膜31的表面上的带正电粒子的电场的影响，从而可以提高晶体管102的可靠性。
[0462]
在电容器105中，具有导电性的氧化物半导体膜19d与实施方式4不同地不与导电膜21b连接。反之，具有导电性的氧化物半导体膜19d与导电膜21d接触。导电膜21d被用作电容线。具有导电性的氧化物半导体膜19d可以以与实施方式4的具有导电性的氧化物半导体膜19b同样的方式形成。就是说，具有导电性的氧化物半导体膜19d是包含与氧化物半导体膜19a相同的金属元素的金属氧化物膜。
[0463]
接着，参照图29a至29c以及图30a至30c说明图28的晶体管102及电容器105的制造方法。
[0464]
在第一衬底11上形成导电膜，然后使用通过实施方式4的第一光刻工序而得到的掩模进行蚀刻，来在第一衬底11上形成用作栅电极的导电膜13(参照图29a)。
[0465]
接着，在第一衬底11及用作栅电极的导电膜13上形成氮化物绝缘膜15及氧化物绝缘膜16。接着，在氧化物绝缘膜16上形成氧化物半导体膜，然后使用通过实施方式4的第二光刻工序而得到的掩模进行蚀刻，来形成氧化物半导体膜19a及19c(参照图29b)。
[0466]
接着，在氧化物绝缘膜16、氧化物半导体膜19a及19c上形成导电膜，然后使用通过实施方式4的第三光刻工序而得到的掩模进行蚀刻，来形成导电膜21a、21b及21d(参照图29c)。此时，导电膜21b被形成为不与氧化物半导体膜19c接触。导电膜21d被形成为与氧化物半导体膜19c接触。在导电膜21d中，如导电膜21a、21b那样，叠层有导电膜21d_1及导电膜21d_2。
[0467]
接着，在氧化物绝缘膜16、氧化物半导体膜19a及19c以及导电膜21a、21b及21d上形成氧化物绝缘膜，然后使用通过实施方式4的第四光刻工序而得到的掩模进行蚀刻，来形成具有开口40的氧化物绝缘膜23及25(参照图30a)。
[0468]
接着，在氧化物绝缘膜17、氧化物半导体膜19a及19c、导电膜21a、21b及21d以及氧化物绝缘膜23及25上形成氮化物绝缘膜，然后使用通过实施方式4的第五光刻工序而得到的掩模进行蚀刻，来形成具有使导电膜21b的一部分露出的开口41的氮化物绝缘膜27(参照图30b)。
[0469]
通过上述工序，氧化物半导体膜19c成为具有导电性的氧化物半导体膜19d。当后面利用等离子体cvd法形成氮化硅膜作为氮化物绝缘膜27时，包含在氮化硅膜中的氢扩散到氧化物半导体膜19c；由此，可以增高具有导电性的氧化物半导体膜19d的导电性。
[0470]
接着，在导电膜21b及氮化物绝缘膜27上形成导电膜，然后使用通过实施方式4的
第六光刻工序而得到的掩模进行蚀刻，来形成与导电膜21b连接的导电膜29c(参照图30c)。
[0471]
这样，作为包括氧化物半导体膜的半导体装置，可以获得其电特性得到提高的半导体装置。
[0472]
在本实施方式所示的半导体装置的元件衬底上，在形成晶体管的氧化物半导体膜的同时形成电容器中的一个电极。此外，用作像素电极的透光性导电膜被用作电容器中的另一个电极。由此，为了形成电容器不需要形成其他导电膜，从而可以减少显示装置的制造工序数。另外，因为一对电极具有透光性，所以电容器具有透光性。其结果是，可以增大电容器所占的面积，并且可以提高像素的开口率。
[0473]
<变形例1>
[0474]
在本实施方式中，参照图31说明与实施方式4所示的半导体装置相比以更少的掩模数量能够制造的显示装置。
[0475]
在图31所示的显示装置中，通过不对形成在晶体管102上的氧化物绝缘膜22及氧化物绝缘膜24进行蚀刻，可以减少掩模数量。此外，在氧化物绝缘膜24上形成有氮化物绝缘膜27，并且，在氧化物绝缘膜22及24以及氮化物绝缘膜27中形成有使导电膜21b的一部分露出的开口41a。在氮化物绝缘膜27上形成有在开口41a中与导电膜21b连接的用作像素电极的透光性导电膜29d。
[0476]
在氧化物绝缘膜17上形成有导电膜21d。因为导电膜21d在形成导电膜21a及21b的同时形成，所以不需要用来形成导电膜21d的追加光掩模。导电膜21d被用作电容线。就是说，电容器105a包括导电膜21d、氧化物绝缘膜22及24、氮化物绝缘膜27以及用作像素电极的透光性导电膜29d。
[0477]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0478]
实施方式6
[0479]
在本实施方式中，参照附图说明与实施方式4的显示装置不同的显示装置及其制造方法。本实施方式的与实施方式4不同之处在于晶体管具有在不同栅电极之间设置有氧化物半导体膜的结构，即双栅极结构。注意，这里不重复说明与实施方式4相同的结构。
[0480]
对显示装置所包括的形成在第一衬底11上的元件层的具体结构进行说明。设置在本实施方式所示的显示装置中的晶体管的与实施方式4不同之处在于设置有用作栅电极且与用作栅电极的导电膜13、氧化物半导体膜19a、导电膜21a和21b以及氧化物绝缘膜25的每一个的一部分或全部重叠的导电膜29b。用作栅电极的导电膜29b在开口41a中与用作栅电极的导电膜13连接。
[0481]
图32所示的晶体管102a是沟道蚀刻型晶体管。注意，沟道长度方向上的晶体管102a以及电容器105a显示在部分a
‑
b的截面图中，沟道宽度方向上的晶体管102a以及用作栅电极的导电膜13与用作栅电极的导电膜29b之间的连接部显示在部分c
‑
d的截面图中。
[0482]
图32的晶体管102a具有双栅结构，且在第一衬底11上包括用作栅电极的导电膜13。此外，晶体管102a包括形成在第一衬底11及用作栅电极的导电膜13上的氮化物绝缘膜15、形成在氮化物绝缘膜15上的氧化物绝缘膜17、隔着氮化物绝缘膜15及氧化物绝缘膜17与用作栅电极的导电膜13重叠的氧化物半导体膜19a、以及与氧化物半导体膜19a接触的用作源电极和漏电极的导电膜21a及21b。另外，在氧化物绝缘膜17、氧化物半导体膜19a、用作
源电极和漏电极的导电膜21a及21b上形成有氧化物绝缘膜23，并且，在氧化物绝缘膜23上形成有氧化物绝缘膜25。在氮化物绝缘膜15、氧化物绝缘膜23、氧化物绝缘膜25及导电膜21b上形成有氮化物绝缘膜27。具有导电性的氧化物半导体膜19b形成在氧化物绝缘膜17上。具有导电性的氧化物半导体膜19b连接于用作源电极和漏电极的导电膜21a及21b中的一个，在此，连接于导电膜21b。公共电极29及用作栅电极的导电膜29b形成在氮化物绝缘膜27上。
[0483]
如部分c
‑
d的截面图所示，在设置在氮化物绝缘膜15及氮化物绝缘膜27中的开口41a中，用作栅电极的导电膜29b与用作栅电极的导电膜13连接。也就是说，用作栅电极的导电膜13与用作栅电极的导电膜29b具有相等的电位。
[0484]
由此，通过对晶体管102a的各栅电极施加同一电位的电压，可以降低初始特性的不均匀，并可以抑制在
‑
gbt应力测试之后的晶体管102a的劣化以及在不同的漏电压下通态电流(on
‑
state current)的上升电压变动。另外，在氧化物半导体膜19a中载流子流动的区域在膜厚度方向上进一步增大，使得载流子的迁移量增多。其结果是，晶体管102a的通态电流增高，并且场效应迁移率提高。典型的是，该场效应迁移率大于或等于20cm2/v
·
s。
[0485]
在本实施方式的晶体管102a上，形成有氧化物绝缘膜23及25。该氧化物绝缘膜23及25与氧化物半导体膜19a重叠。在沟道宽度方向上的截面图中，氧化物绝缘膜23及25的端部位于氧化物半导体膜19a的外侧。并且，在图32的沟道宽度方向上，用作栅电极的导电膜29b位于氧化物绝缘膜23及25的端部。
[0486]
氧化物半导体膜的通过蚀刻等而被加工的端部因加工受到损伤而产生缺陷，并且由杂质附着等而被污染。由此，氧化物半导体膜的端部由于电场等压力的施加容易被活化，而容易成为n型(具有低电阻)。因此，与用作栅电极的导电膜13重叠的氧化物半导体膜19a的端部容易成为n型。当该成为n型的端部被设置在用作源电极及漏电极的导电膜21a与21b之间时，该成为n型的区域被用作载流子路径，而导致寄生沟道。但是，如部分c
‑
d的截面图所示，当在沟道宽度方向上用作栅电极的导电膜29b隔着氧化物绝缘膜23及25与氧化物半导体膜19a的侧面相对时，借助于用作栅电极的导电膜29b的电场，在氧化物半导体膜19a的侧面或包括该侧面及其附近的区域中发生的寄生沟道得到抑制。其结果是，得到在阈值电压时漏电流急剧上升等电特性优良的晶体管。
[0487]
在本实施方式所示的显示装置的元件衬底上，在形成晶体管的氧化物半导体膜的同时形成用作像素电极的具有导电性的氧化物半导体膜。具有导电性的氧化物半导体膜还被用作电容器的一个电极。公共电极还被用作电容器的另一个电极。由此，为了形成电容器不需要形成其他导电膜，从而可以减少半导体装置的制造工序数。该电容器具有透光性。其结果是，可以增大电容器所占的面积，并且可以提高像素的开口率。
[0488]
下面说明晶体管102a的详细内容。注意，这里对与实施方式4相同的符号的构成要素不进行说明。
[0489]
用作栅电极的导电膜29b可以使用与实施方式4的公共电极29同样的材料而形成。
[0490]
接着，参照图18a至18d、图19a至19c、图20a和20b以及图33a至33c说明图32的晶体管102a及电容器105a的制造方法。
[0491]
与实施方式4同样地，通过图18a至20b所示的工序，在第一衬底11上形成用作栅电极的导电膜13、氮化物绝缘膜15、氧化物绝缘膜16、氧化物半导体膜19a、具有导电性的氧化
物半导体膜19b、用作源电极及漏电极的导电膜21a及21b、氧化物绝缘膜22、氧化物绝缘膜24以及氮化物绝缘膜26。在这些工序中，进行使用第一光掩模至第四光掩模的光刻工序。
[0492]
接着，通过使用第五光掩模的光刻工序在氮化物绝缘膜26上形成掩模，然后使用该掩模对氮化物绝缘膜26的一部分进行蚀刻；由此，如图33a所示，形成具有开口41a的氮化物绝缘膜27。
[0493]
接着，如图33b所示，在用作栅电极的导电膜13及氮化物绝缘膜27上形成成为公共电极29及用作栅电极的导电膜29b的导电膜28。
[0494]
然后，通过使用第六光掩模的光刻工序在导电膜28上形成掩模。接着，如图33c所示，使用该掩模对导电膜28的一部分进行蚀刻来形成公共电极29及用作栅电极的导电膜29b。然后，去除掩模。
[0495]
通过上述工序，制造晶体管102a，并且还可以制造电容器105a。
[0496]
在本实施方式所示的晶体管中，当用作栅电极的导电膜29b在沟道宽度方向上隔着氧化物绝缘膜23及25与氧化物半导体膜19a的侧面相对时，借助于用作栅电极的导电膜29b的电场，在氧化物半导体膜19a的侧面或包括该侧面及其附近的区域中发生的寄生沟道得到抑制。其结果是，得到在阈值电压时漏电流急剧上升等电特性优良的晶体管。
[0497]
本实施方式的显示装置的元件衬底设置有包括在与信号线交叉的方向的延伸的条纹形区域的公共电极。因此，该显示装置可以具有优异的对比度。
[0498]
在本实施方式所示的显示装置的元件衬底上，在形成晶体管的氧化物半导体膜的同时形成用作像素电极的具有导电性的氧化物半导体膜。具有导电性的氧化物半导体膜被用作电容器的一个电极。公共电极还被用作电容器的另一个电极。由此，为了形成电容器不需要形成其他导电膜，从而可以减少显示装置的制造工序数。该电容器具有透光性。其结果是，可以增大电容器所占的面积，并且可以提高像素的开口率。
[0499]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0500]
实施方式7
[0501]
在本实施方式中，参照附图说明包括与上述实施方式相比能够进一步减少氧化物半导体膜中的缺陷量的晶体管的显示装置。本实施方式所说明的晶体管的与实施方式4至6的晶体管不同之处在于设置有包括多个氧化物半导体膜的多层膜。在此，利用实施方式4的晶体管说明详细内容。
[0502]
图34a和34b示出包括在显示装置中的元件衬底的截面图。图34a和34b是沿着图16中的点划线a
‑
b及c
‑
d的截面图。
[0503]
图34a的晶体管102b包括隔着氮化物绝缘膜15及氧化物绝缘膜17与用作栅电极的导电膜13重叠的多层膜37a、以及与该多层膜37a接触的用作源电极和漏电极的导电膜21a及21b。在氮化物绝缘膜15、氧化物绝缘膜17、多层膜37a以及用作源电极和漏电极的导电膜21a及21b上形成有氧化物绝缘膜23、氧化物绝缘膜25以及氮化物绝缘膜27。
[0504]
图34a的电容器105b包括形成在氧化物绝缘膜17上的多层膜37b、与该多层膜37b接触的氮化物绝缘膜27以及与氮化物绝缘膜27接触的公共电极29。多层膜37b用作像素电极。
[0505]
在本实施方式所示的晶体管102b中，多层膜37a包括氧化物半导体膜19a及氧化物
半导体膜39a。也就是说，多层膜37a具有两层结构。另外，氧化物半导体膜19a的一部分被用作沟道区域。此外，氧化物绝缘膜23被形成为与多层膜37a接触，并且，氧化物绝缘膜25被形成为与氧化物绝缘膜23接触。也就是说，在氧化物半导体膜19a与氧化物绝缘膜23之间设置有氧化物半导体膜39a。
[0506]
氧化物半导体膜39a是包含构成氧化物半导体膜19a的元素中的一种或多种的氧化物膜。因此，在氧化物半导体膜19a与39a之间的界面处不容易发生界面散射。由此，由于在该界面处载流子的移动不被阻碍，所以晶体管可以具有高场效应迁移率。
[0507]
氧化物半导体膜39a典型为in
‑
ga氧化物膜、in
‑
zn氧化物膜、in
‑
m
‑
zn氧化物膜(m表示al、ga、y、zr、sn、la、ce或nd)。氧化物半导体膜39a的导带底能量与氧化物半导体膜19a相比较接近于真空能级，典型的是，氧化物半导体膜39a的导带底能量与氧化物半导体膜19a的导带底能量之间的差值为0.05ev或更大、0.07ev或更大、0.1ev或更大、或者0.15ev或更大，且2ev或更小、1ev或更小、0.5ev或更小、或者0.4ev或更小。也就是说，氧化物半导体膜39a的电子亲和力与氧化物半导体膜19a的电子亲和力之间的差值为0.05ev或更大、0.07ev或更大、0.1ev或更大、或者0.15ev或更大，且2ev或更小、1ev或更小、0.5ev或更小、或者0.4ev或更小。
[0508]
氧化物半导体膜39a优选包含in，因为载流子迁移率(电子迁移率)得到提高。
[0509]
当氧化物半导体膜39a包含其原子数比大于in的原子数比的al、ga、y、zr、sn、la、ce或nd时，有可能得到如下效果：(1)氧化物半导体膜39a的能隙增大；(2)氧化物半导体膜39a的电子亲和力减小；(3)来自外部的杂质扩散减少；(4)与氧化物半导体膜19a相比，其绝缘性提高；(5)由于al、ga、y、zr、sn、la、ce或nd是与氧的键合力强的金属元素，所以不容易产生氧缺损。
[0510]
在氧化物半导体膜39a为in
‑
m
‑
zn氧化物膜的情况下，当将in和m的总和假设为100atomic％时，in及m的比例优选为如下：in的原子百分比低于50atomic％且m的原子百分比高于50atomic％；更优选的是，in的原子百分比低于25atomic％且m的原子百分比高于75atomic％。
[0511]
另外，在氧化物半导体膜19a及39a为in
‑
m
‑
zn氧化物(m表示al、ga、y、zr、sn、la、ce或nd)的情况下，氧化物半导体膜39a中的m原子(m表示al、ga、y、zr、sn、la、ce或nd)的比例高于氧化物半导体膜19a中的m原子的比例。作为典型例子，氧化物半导体膜39a中的m的比例为氧化物半导体膜19a中的m的比例的1.5倍或更多，优选为2倍或更多，更优选为3倍或更多。
[0512]
另外，在氧化物半导体膜19a及氧化物半导体膜39a为in
‑
m
‑
zn氧化物膜(m表示al、ga、y、zr、sn、la、ce或nd)的情况下，当在氧化物半导体膜39a中满足in:m:zn＝x1:y1:z1[原子数比]，且在氧化物半导体膜19a中满足in:m:zn＝x2:y2:z2[原子数比]时，y1/x1大于y2/x2。优选的是，y1/x1为y2/x2的1.5倍或更大。更优选的是，y1/x1为y2/x2的2倍或更大。进一步优选的是，y1/x1为y2/x2的3倍或更大。
[0513]
在氧化物半导体膜19a是in
‑
m
‑
zn氧化物膜(m是al、ga、y、zr、sn、la、ce或nd)，且将其金属元素的原子数比为in:m:zn＝x1:y1:z1的靶材用于形成氧化物半导体膜19a的情况下，x1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6，z1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。注意，当z1/y1大于或
等于1且小于或等于6时，容易形成作为氧化物半导体膜19a后面说明的caac
‑
os膜。靶材的金属元素的原子数比的典型例子是in:m:zn＝1:1:1、in:m:zn＝1:1:1.2以及in:m:zn＝3:1:2。
[0514]
在氧化物半导体膜39a是in
‑
m
‑
zn氧化物膜(m是al、ga、y、zr、sn、la、ce或nd)，且将其金属元素的原子数比为in:m:zn＝x2:y2:z2的靶材用于形成氧化物半导体膜39a的情况下，x2/y2优选小于x1/y1，z2/y2优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。注意，当z2/y2大于或等于1且小于或等于6时，容易形成作为氧化物半导体膜39a后面说明的caac
‑
os膜。靶材的金属元素的原子数比的典型例子是in:m:zn＝1:3:2、in:m:zn＝1:3:4、in:m:zn＝1:3:6、in:m:zn＝1:3:8、in:m:zn＝1:4:4、in:m:zn＝1:4:5、in:m:zn＝1:4:6、in:m:zn＝1:4:7、in:m:zn＝1:4:8、in:m:zn＝1:5:5、in:m:zn＝1:5:6、in:m:zn＝1:5:7、in:m:zn＝1:5:8以及in:m:zn＝1:6:8。
[0515]
另外，氧化物半导体膜19a及氧化物半导体膜39a的各金属原子的原子数比的比例在上述原子数比的
±
40％的范围内变动作为误差。
[0516]
在后面形成氧化物绝缘膜25时，氧化物半导体膜39a还被用作缓和对氧化物半导体膜19a造成的损伤的膜。
[0517]
氧化物半导体膜39a的厚度大于或等于3nm且小于或等于100nm，优选大于或等于3nm且小于或等于50nm。
[0518]
另外，氧化物半导体膜39a可以适当地具有氧化物半导体膜19a的晶体结构。
[0519]
此外，氧化物半导体膜19a及39a的每一个可以为具有如下区域中的两种或更多种的混合膜：具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、caac
‑
os区域以及具有单晶结构的区域。该混合膜有时具有例如包括具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、caac
‑
os区域和具有单晶结构的区域中的两种或更多种的单层结构。另外，有时混合膜具有叠层结构，其中层叠有如下区域中的两种或更多种：具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、caac
‑
os区域以及具有单晶结构的区域。
[0520]
在此，氧化物半导体膜39a形成在氧化物半导体膜19a与氧化物绝缘膜23之间。因此，如果因杂质及缺陷在氧化物半导体膜39a与氧化物绝缘膜23之间产生载流子陷阱，在氧化物半导体膜19a中流过的电子则不容易被载流子陷阱俘获，因为在该载流子陷阱与氧化物半导体膜19a之间有间隔。所以，能够增大晶体管的通态电流量，而且能够提高场效应迁移率。当电子被载流子陷阱俘获时，该电子成为固定负电荷。其结果是，晶体管的阈值电压变动。然而，通过利用氧化物半导体膜19a与载流子陷阱之间的间隔，能够抑制电子被载流子陷阱俘获，并且能够减少阈值电压的变动量。
[0521]
由于氧化物半导体膜39a能够遮蔽来自外部的杂质，所以可以减少从外部移动到氧化物半导体膜19a中的杂质量。另外，在氧化物半导体膜39a中不容易形成氧缺损。其结果是，能够减少氧化物半导体膜19a中的杂质浓度及氧缺损量。
[0522]
此外，氧化物半导体膜19a及39a不仅以简单地层叠各膜的方式形成，而且被形成为具有连续接合(在此，尤其是在各膜之间导带底能量连续变化的结构)。换言之，设置在各膜之间的界面处不存在形成俘获中心或再结合中心等缺陷能级的杂质的叠层结构。如果杂质存在于层叠的氧化物半导体膜19a与39a之间，能带的连续性则受到破坏，并且载流子在
该界面处被俘获或再结合而消失。
[0523]
为了形成这样连续能带，需要使用包括装载闭锁室的多腔室成膜装置(溅射装置)以不暴露于大气的方式连续形成膜。优选使用低温泵等吸附式真空抽气泵将溅射装置中的各处理室抽成真空状态(到5
×
10
‑7pa至1
×
10
‑4pa左右)以尽可能地去除对氧化物半导体膜来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体，尤其是，包含碳或氢的气体从抽气系统倒流到腔室内。
[0524]
如图34b的晶体管102c那样，可以设置有多层膜38a代替多层膜37a。
[0525]
另外，如图34b的电容器105c那样，可以设置有多层膜38b代替多层膜37b。
[0526]
多层膜38a包括氧化物半导体膜49a、氧化物半导体膜19a以及氧化物半导体膜39a。也就是说，多层膜38a具有三层结构。此外，氧化物半导体膜19a用作沟道区域。
[0527]
氧化物半导体膜49a可以使用与氧化物半导体膜39a同样的材料及形成方法而形成。
[0528]
多层膜38b包括具有导电性的氧化物半导体膜49b、具有导电性的氧化物半导体膜19f以及具有导电性的氧化物半导体膜39b。换言之，多层膜38b具有三层结构。多层膜38b被用作像素电极。
[0529]
氧化物半导体膜49b可以适当地使用与氧化物半导体膜39b同样的材料及形成方法而形成。
[0530]
此外，氧化物绝缘膜17与氧化物半导体膜49a相接触。也就是说，在氧化物绝缘膜17与氧化物半导体膜19a之间设置有氧化物半导体膜49a。
[0531]
多层膜38a与氧化物绝缘膜23相接触。另外，氧化物半导体膜39a与氧化物绝缘膜23相接触。也就是说，在氧化物半导体膜19a与氧化物绝缘膜23之间设置有氧化物半导体膜39a。
[0532]
优选的是，氧化物半导体膜49a的厚度小于氧化物半导体膜19a的厚度。当氧化物半导体膜49a的厚度大于或等于1nm且小于或等于5nm，优选大于或等于1nm且小于或等于3nm时，可以减少晶体管的阈值电压的变动量。
[0533]
在本实施方式所示的晶体管中，氧化物半导体膜39a设置在氧化物半导体膜19a与氧化物绝缘膜23之间。因此，如果由于杂质及缺陷而在氧化物半导体膜39a与氧化物绝缘膜23之间产生载流子陷阱，在氧化物半导体膜19a中流过的电子则不容易被载流子陷阱俘获，因为在该载流子陷阱与氧化物半导体膜19a之间有间隔。所以，能够增大晶体管的通态电流量，而且能够提高场效应迁移率。当电子被载流子陷阱俘获时，该电子成为固定负电荷。其结果是，晶体管的阈值电压变动。然而，通过利用氧化物半导体膜19a与载流子陷阱之间的间隔，能够抑制电子被载流子陷阱俘获，并且能够减少阈值电压的变动量。
[0534]
由于氧化物半导体膜39a能够遮蔽来自外部的杂质，所以可以减少从外部移动到氧化物半导体膜19a的杂质量。此外，在氧化物半导体膜39a中不容易形成氧缺损。其结果是，能够减少氧化物半导体膜19a中的杂质浓度及氧缺损量。
[0535]
另外，在氧化物绝缘膜17与氧化物半导体膜19a之间设置有氧化物半导体膜49a，并且在氧化物半导体膜19a与氧化物绝缘膜23之间设置有氧化物半导体膜39a。因此，能够降低氧化物半导体膜49a与氧化物半导体膜19a之间的界面附近的硅或碳的浓度、氧化物半导体膜19a中的硅或碳的浓度、或者氧化物半导体膜39a与氧化物半导体膜19a之间的界面
附近的硅或碳的浓度。其结果是，在多层膜38a中，利用恒定光电流法导出的吸收系数低于1
×
10
‑3/cm，优选低于1
×
10
‑4/cm，由此定域态密度极低。
[0536]
具有这种结构的晶体管102c在包括氧化物半导体膜19a的多层膜38a中缺陷极少；因此，能够提高晶体管的电特性，典型的是，能够增大通态电流且能够提高场效应迁移率。另外，在应力测试的例子的bt应力测试及光bt应力测试中，阈值电压的变动量少，由此可靠性较高。
[0537]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0538]
实施方式8
[0539]
在本实施方式中，参照图35及36说明一种发光装置，该发光装置设置有实施方式4至7的形成在第一衬底11上的元件层的一部分。在此，使用实施方式4及5所示的元件层的一部分；但是，可以适当地将具有其他结构的元件层用于发光装置。
[0540]
除了实施方式4的图17中的形成在第一衬底11上的元件层之外，图35的发光装置还包括：设置在无机绝缘膜30上的绝缘膜371；设置在无机绝缘膜30及具有导电性的氧化物半导体膜19b上的el层373；以及设置在el层373及绝缘膜371上的导电膜375。由具有导电性的氧化物半导体膜19b、el层373以及导电膜375构成发光元件370a。
[0541]
除了实施方式5的图28中的形成在第一衬底11上的元件层之外，图36的发光装置还包括：设置在无机绝缘膜30及透光性导电膜29c上的绝缘膜371；设置在无机绝缘膜30及透光性导电膜29c上的el层373；以及设置在el层373及绝缘膜371上的导电膜375。由透光性导电膜29c、el层373以及导电膜375构成发光元件370b。
[0542]
在本实施方式的发光装置的元件衬底上，在形成晶体管的氧化物半导体膜的同时形成用作像素电极的具有导电性的氧化物半导体膜。因此，可以通过比现有的工序个数少的工序个数制造发光装置。
[0543]
或者，在本实施方式的发光装置的元件衬底上，在形成晶体管的氧化物半导体膜的同时形成用作电容器的电极的具有导电性的氧化物半导体膜。具有导电性的氧化物半导体膜被用作电容器中的一个电极。由此，为了形成电容器不需要形成其他导电膜，从而可以减少发光装置的制造工序数。另外，该电容器的另一个电极是使用被用作电极的透光性导电膜而形成的。由此，电容器具有透光性。其结果是，可以增大电容器所占的面积，并且可以提高像素的开口率。
[0544]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0545]
实施方式9
[0546]
在本实施方式中，对能够用于包含在上述实施方式所说明的显示装置的晶体管中的氧化物半导体膜的一个实施方式进行说明。
[0547]
<氧化物半导体的结构>
[0548]
下面说明氧化物半导体的结构。
[0549]
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。非单晶氧化物半导体的例子包括c轴取向结晶氧化物半导体(caac
‑
os：c
‑
axis aligned crystalline oxide semiconductor)、多晶氧化物半导体、微晶氧化物半导体以及非晶氧化物半导体。
[0550]
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。结晶氧化物半导体的例子包括单晶氧化物半导体、caac
‑
os、多晶氧化物半导体以及微晶氧化物半导体。
[0551]
<caac
‑
os>
[0552]
首先，说明caac
‑
os。在此，可以将caac
‑
os称为具有c轴取向纳米晶(canc：c
‑
axis aligned nanocrystals)的氧化物半导体。
[0553]
caac
‑
os是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
[0554]
在利用透射电子显微镜(tem：transmission electron microscope)得到的caac
‑
os的明视场图像与衍射图案的复合分析图像(也称为高分辨率tem图像)中，能够观察到多个颗粒。然而，在高分辨率tem图像中，观察不到颗粒之间的明确的边界，即晶界(grain boundary)。因此，在caac
‑
os中，不容易发生起因于晶界的电子迁移率的降低。
[0555]
下面说明利用tem观察到的caac
‑
os。图37a示出从大致平行于样品面的方向进行观察而得到的caac
‑
os的截面的高分辨率tem图像。该高分辨率tem图像是利用球面像差校正(spherical aberration corrector)功能而得到的。将利用球面像差校正功能而得到的高分辨率tem图像特别称为cs校正高分辨率tem图像。例如，可以使用日本电子株式会社(jeol ltd)制造的原子分辨率分析型电子显微镜jem
‑
arm200f得到cs校正高分辨率tem图像。
[0556]
图37b是图37a中的区域(1)的放大cs校正高分辨率tem图像。在图37b中，金属原子在颗粒中被排列为层状。各金属原子层具有反映了形成caac
‑
os的表面(以下，将该表面称为形成面)或caac
‑
os的顶面的凸凹的配置并被排列为平行于caac
‑
os的形成面或顶面。
[0557]
如图37b所示，caac
‑
os具有特有的原子排列。在图37c中以辅助线表示特有的原子排列。在图37b和37c中，颗粒尺寸为1nm至3nm左右，并且由颗粒的倾斜产生的空隙的尺寸为0.8nm左右。因此，可以将该颗粒称为纳米晶(nc：nanocrystal)。
[0558]
在此，根据cs校正高分辨率tem图像，将衬底5120上的caac
‑
os的颗粒5100的示意性配置表示为堆积砖块或块体的结构(参照图37d)。在图37c中观察到的颗粒倾斜的部分相当于图37d所示的区域5161。
[0559]
图38a示出从大致垂直于样品面的方向进行观察而得到的caac
‑
os的平面的cs校正高分辨率tem图像。图38b、38c和38d分别是图38a中的区域(1)、(2)和(3)的放大cs校正高分辨率tem图像。在图38b、38c和38d中，金属原子在颗粒中被排列为三角形状、四角形状或六角形状。但是，在不同的颗粒之间没有金属原子的排列的规律性。
[0560]
接着，说明利用x射线衍射(xrd：x
‑
ray diffraction)进行分析的caac
‑
os。例如，当利用out
‑
of
‑
plane法对包含ingazno4结晶的caac
‑
os的结构进行分析时，如图39a所示，在衍射角(2θ)为31
°
附近时出现峰值。该峰值来源于ingazno4结晶的(009)面，这表明caac
‑
os中的结晶具有c轴取向性，并且该c轴在大致垂直于caac
‑
os的形成面或顶面的方向上取向。
[0561]
注意，在利用异面(out
‑
of
‑
plane)法的caac
‑
os结构分析中，除了2θ为31
°
附近的峰值以外，有时在2θ为36
°
附近也出现另一峰值。2θ为36
°
附近的峰值表示caac
‑
os的一部分中包含不具有c轴取向性的结晶。优选的是，在利用out
‑
of
‑
plane法进行分析的caac
‑
os中，在2θ为31
°
附近时出现峰值而在2θ为36
°
附近时不出现峰值。
[0562]
另一方面，在利用从大致垂直于c轴的方向使x射线入射到样品的面内(in
‑
plane)法的caac
‑
os结构分析中，在2θ为56
°
附近时出现峰值。该峰值来源于ingazno4结晶的(110)面。在分析caac
‑
os的情况下，当将2θ固定为56
°
附近并使用以样品面的法线向量为轴(φ轴)旋转的样品来进行分析(φ扫描)时，如图39b所示那样，观察不到明确的峰值。反之，在分析ingazno4的单晶氧化物半导体的情况下，当将2θ固定为56
°
附近来进行φ扫描时，如图39c所示那样，观察到来源于相等于(110)面的结晶面的六个峰值。因此，利用xrd的结构分析表明caac
‑
os中的a轴和b轴的方向彼此不同。
[0563]
接着，说明利用电子衍射进行分析的caac
‑
os。例如，当对包含ingazno4结晶的caac
‑
os在平行于样品面的方向上入射束径为300nm的电子线时，有可能得到图40a所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中，包含起因于ingazno4结晶的(009)面的斑点。因此，该电子衍射还表明caac
‑
os所包含的颗粒具有c轴取向性，并且该c轴在大致垂直于caac
‑
os的形成面或顶面的方向上取向。另一方面，图40b示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子线而得到的衍射图案。如图40b所示，观察到环状的衍射图案。因此，该电子衍射还表明caac
‑
os所包含的颗粒的a轴和b轴不具有取向性。可以认为图40b中的第一环起因于ingazno4结晶的(010)面和(100)面等。另外，可以认为图40b中的第二环起因于(110)面等。
[0564]
另外，caac
‑
os是缺陷态密度低的氧化物半导体。氧化物半导体的缺陷例如是起因于杂质的缺陷以及氧缺损。因此，可以将caac
‑
os看作杂质浓度低的氧化物半导体或者氧缺损少的氧化物半导体。
[0565]
包含于氧化物半导体中的杂质有时成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺损成为载流子陷阱或者在其俘获氢时成为载流子发生源。
[0566]
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅或过渡金属元素。例如，与氧的键合力比氧化物半导体所包含的金属元素强的元素(具体而言，硅等)夺取氧化物半导体中的氧，因此导致氧化物半导体的原子排列的杂乱以及结晶性的下降。铁或镍等重金属、氩、二氧化碳等具有较大的原子半径(或分子半径)，因此打乱氧化物半导体的原子排列且降低结晶性。
[0567]
缺陷态密度低(氧缺损少)的氧化物半导体可以具有低载流子密度。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。caac
‑
os具有低杂质浓度和低缺陷态密度。也就是说，caac
‑
os容易成为高纯度本征或实质上高纯度本征的氧化物半导体。因此，包括caac
‑
os的晶体管很少具有负阈值电压特性(很少成为常开启型)。高纯度本征或实质上高纯度本征的氧化物半导体的载流子陷阱很少。被氧化物半导体中的载流子陷阱俘获的电荷到被释放需要很长时间。该被俘获的电荷有可能像固定电荷那样动作。因此，包括杂质浓度高且缺陷态密度高的氧化物半导体的晶体管有时具有不稳定的电特性。但是，包括caac
‑
os的晶体管的电特性变动小且其可靠性高。
[0568]
由于caac
‑
os的缺陷态密度低，所以因光照射等而生成的载流子很少被缺陷能级俘获。因此，在使用caac
‑
os的晶体管中，起因于可见光或紫外光的照射的电特性变动小。
[0569]
<微晶氧化物半导体>
[0570]
接着，说明微晶氧化物半导体。
[0571]
该微晶氧化物半导体在高分辨率tem图像中具有观察到结晶部的区域和观察不到
明确的结晶部的区域。在很多情况下，微晶氧化物半导体所包含的结晶部的尺寸大于或等于1nm且小于或等于100nm或者大于或等于1nm且小于或等于10nm。将包含尺寸大于或等于1nm且小于或等于10nm或者大于或等于1nm且小于或等于3nm的微晶的纳米晶(nc：nanocrystal)的氧化物半导体特别称为nc
‑
os(nanocrystalline oxide semiconductor：纳米晶氧化物半导体)。例如，在nc
‑
os的高分辨率tem图像中，有时观察不到明确的晶界。注意，纳米晶的来源有可能与caac
‑
os中的颗粒相同。因此，在下面的说明中有时将nc
‑
os的结晶部称为颗粒。
[0572]
在nc
‑
os中，微小的区域(例如，大于或等于1nm且小于或等于10nm的区域，特别是，大于或等于1nm且小于或等于3nm的区域)具有周期性的原子排列。在nc
‑
os中的不同颗粒之间没有结晶取向的规律性。因此，膜整体的取向不一致。所以，根据分析方法有时不能将nc
‑
os与非晶氧化物半导体区别。例如，当通过利用其直径比颗粒大的x射线的xrd装置的out
‑
of
‑
plane法对nc
‑
os进行结构分析时，不显出表示结晶面的峰值。另外，当使用其束径比颗粒大(例如，50nm或更大)的电子射线对nc
‑
os进行电子衍射(该电子衍射也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，当照射其束径近于或小于颗粒尺寸的电子射线时，斑点显示在nc
‑
os的纳米束电子衍射图案中。另外，在nc
‑
os的纳米束电子衍射图案中，有时显出圆圈(环状)的亮度高的区域。而且，在nc
‑
os的纳米束电子衍射图案中，有时多个斑点显示在环状区域内。
[0573]
由于如上所述在颗粒(纳米晶)之间没有结晶取向的规律性，所以也可以将nc
‑
os称为包含无规取向纳米晶(ranc：random aligned nanocrystals)的氧化物半导体或包含无取向纳米晶(nanc：non
‑
aligned nanocrystals)的氧化物半导体。
[0574]
nc
‑
os是其规律性比非晶氧化物半导体高的氧化物半导体。因此，nc
‑
os容易具有比非晶氧化物半导体低的缺陷态密度。注意，在nc
‑
os中的不同颗粒之间没有晶体取向的规律性。所以，nc
‑
os具有比caac
‑
os高的缺陷态密度。
[0575]
<非晶氧化物半导体>
[0576]
接着，说明非晶氧化物半导体。
[0577]
非晶氧化物半导体是具有没有规律性的原子排列且不具有结晶部的氧化物半导体，其一个例子是处于如石英那样的无定形状态的氧化物半导体。
[0578]
在非晶氧化物半导体的高分辨率tem图像中，无法发现结晶部。
[0579]
当使用xrd装置通过out
‑
of
‑
plane法对非晶氧化物半导体进行结构分析时，检测不到表示结晶面的峰值。当对非晶氧化物半导体进行电子衍射时，观察到光晕图案。此外，当对非晶氧化物半导体进行纳米束电子衍射时，观察不到斑点而只观察到光晕图案。
[0580]
关于非晶结构有各种见解。例如，将原子排列完全没有规律性的结构称为完全的非晶结构(completely amorphous structure)。另一方面，将到最接近原子间距或到第二接近原子间距具有规律性并且不是长程有序的结构称为非晶结构。因此，根据最严格的定义，即使在原子排列中存在有可忽略程度的规律性，该氧化物半导体也不能被称为非晶氧化物半导体。至少不能将长程有序的氧化物半导体称为非晶氧化物半导体。因此，由于结晶部的存在，例如不能将caac
‑
os和nc
‑
os称为非晶氧化物半导体或完全的非晶氧化物半导体。
[0581]
<amorphous
‑
like氧化物半导体>
[0582]
注意，氧化物半导体有时具有nc
‑
os与非晶氧化物半导体之间的中间结构。将具有这样的结构的氧化物半导体特别称为amorphous
‑
like氧化物半导体(a
‑
like os：amorphous
‑
like oxide semiconductor)。
[0583]
在a
‑
like os的高分辨率tem图像中，有时观察到空洞(void)。另外，在高分辨率tem图像中，有明确地观察到结晶部的区域和观察不到结晶部的区域。
[0584]
a
‑
like os由于包含空洞，所以为不稳定的结构。为了证明与caac
‑
os及nc
‑
os相比a
‑
like os具有不稳定的结构，下面示出由电子照射导致的结构变化。
[0585]
作为进行电子照射的样品，准备a
‑
like os(样品a)、nc
‑
os(样品b)和caac
‑
os(样品c)。这些样品都是in
‑
ga
‑
zn氧化物。
[0586]
首先，取得各样品的高分辨率截面tem图像。该高分辨率截面tem图像表明这些样品都具有结晶部。
[0587]
注意，将哪个部分视为结晶部是由如下方式决定的。已知ingazno4结晶的单位晶格具有包括三个in
‑
o层和六个ga
‑
zn
‑
o层的9个层在c轴方向上层叠的结构。这些彼此靠近的层之间的间隔与(009)面上的晶格间隔(也称为d值)相等。通过结晶结构分析求出其值为0.29nm。由此，可以将晶格条纹之间的晶格间隔大于或等于0.28nm且小于或等于0.30nm的部分视为ingazno4结晶部。每个晶格条纹对应于ingazno4结晶的a
‑
b面。
[0588]
图41示出各样品的结晶部(22地点至45地点)的平均尺寸的变动。注意，结晶部的尺寸对应于上述晶格条纹的长度。图41表明a
‑
like os中的结晶部的尺寸随着电子的累积照射量的增加而变大。具体而言，如图41中的(1)所示，在tem观察的开始时其尺寸为1.2nm左右的结晶部(也称为初始晶核)在累积照射量为4.2
×
108e
‑
/nm2时生长到2.6nm左右的尺寸。另一方面，nc
‑
os和caac
‑
os中的结晶部尺寸在开始电子照射时到电子的累积照射量为4.2
×
108e
‑
/nm2时的范围内几乎没有变化。具体而言，如图41中的(2)及(3)所示，无论累积电子照射量如何，nc
‑
os及caac
‑
os的平均结晶部尺寸都分别为1.4nm左右及2.1nm左右。
[0589]
如此，由于电子照射引起a
‑
like os中的结晶部的生长。另一方面，在nc
‑
os和caac
‑
os中，电子照射几乎没有引起结晶部的生长。由此，a
‑
like os与nc
‑
os及caac
‑
os相比具有不稳定的结构。
[0590]
由于a
‑
like os包含空洞，所以其密度比nc
‑
os及caac
‑
os低。具体地，a
‑
like os的密度为具有相同组成的单晶氧化物半导体的高于或等于78.6％且低于92.3％。nc
‑
os及caac
‑
os的密度为具有相同组成的单晶氧化物半导体的高于或等于92.3％且低于100％。注意，难以形成其密度比单晶氧化物半导体的密度的78％低的氧化物半导体。
[0591]
例如，在原子数比为in:ga:zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶ingazno4的密度为6.357g/cm3。因此，在原子数比为in:ga:zn＝1:1:1的氧化物半导体中，a
‑
like os的密度高于或等于5.0g/cm3且低于5.9g/cm3。例如，在原子数比为in:ga:zn＝1:1:1的氧化物半导体中，nc
‑
os和caac
‑
os的密度高于或等于5.9g/cm3且低于6.3g/cm3。
[0592]
注意，有可能在单晶结构中不存在一定组成的氧化物半导体。此时，以任意的比例组合组成不同的单晶氧化物半导体，来可以算出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均计算出所希望的组成的单晶氧化物半导体的密度。注意，优选使用尽可能少种类的的单晶氧化物半导体来计算密度。
[0593]
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a
‑
like os、微晶氧化物半导体和caac
‑
os中的两种或更多种的叠层。
[0594]
<成膜模型>
[0595]
下面说明caac
‑
os和nc
‑
os的成膜模型的例子。
[0596]
图42a是利用溅射法形成caac
‑
os时的成膜室内的示意图。
[0597]
靶材5130粘合于垫板上。隔着垫板与靶材5130相对地设置多个磁铁。该多个磁铁产生磁场。将利用磁铁的磁场提高成膜速度的溅射法称为磁控溅射法。
[0598]
衬底5120以与靶材5130相对的方式配置，其距离d(也称为靶材
‑
衬底间的距离(t
‑
s间距离))大于或等于0.01m且小于或等于1m，优选大于或等于0.02m且小于或等于0.5m。该成膜室几乎被成膜气体(例如，氧气体、氩气体或包含5vol％或更高的氧的混合气体)充满，并且成膜室内的压力被控制为高于或等于0.01pa且低于或等于100pa，优选高于或等于0.1pa且低于或等于10pa。在此，对靶材5130施加一定程度以上的电压来开始放电，且确认到等离子体。该磁场在靶材5130附近形成高密度等离子体区域。在高密度等离子体区域中，成膜气体被离子化，从而产生离子5101。离子5101的例子包括氧阳离子(o
)及氩阳离子(ar
)。
[0599]
这里，靶材5130具有包括多个晶粒的多晶结构，其中至少一个晶粒中存在有劈开面。作为例子，图43a示出靶材5130所包含的ingazno4结晶的结构。注意，图43a示出从平行于b轴的方向观察ingazno4结晶时的结构。图43a表明ga
‑
zn
‑
o层中的氧原子与靠近的ga
‑
zn
‑
o层中的氧原子被配置得很近。该氧原子具有负电荷，由此在靠近的两个ga
‑
zn
‑
o层之间产生斥力。其结果是，ingazno4结晶在靠近的两个ga
‑
zn
‑
o层之间具有劈开面。
[0600]
在高密度等离子体区域中产生的离子5101由电场向靶材5130一侧被加速而碰撞到靶材5130。此时，平板状(颗粒状)溅射粒子的颗粒5100a和颗粒5100b从劈开面剥离而溅出。注意，颗粒5100a和颗粒5100b的结构有可能因离子5101碰撞的冲击而畸变。
[0601]
颗粒5100a是具有三角形的平面，例如正三角形的平面的平板状(颗粒状)溅射粒子。颗粒5100b是具有六角形的平面，例如正六角形的平面的平板状(颗粒状)溅射粒子。将颗粒5100a和颗粒5100b等平板状(颗粒状)溅射粒子总称为颗粒5100。颗粒5100的平面形状不局限于三角形或六角形。例如，该平面形状可以具有组合两个或更多个三角形而成的形状。例如，可以组合两个三角形(例如正三角形)来形成四角形(例如菱形)。
[0602]
颗粒5100的厚度是根据成膜气体的种类等而决定的。颗粒5100的厚度优选为均匀；其理由在后面说明。另外，与厚度大的色子状相比，溅射粒子优选具有厚度小的颗粒状。例如，颗粒5100的厚度大于或等于0.4nm且小于或等于1nm，优选大于或等于0.6nm且小于或等于0.8nm。另外，例如，颗粒5100的宽度大于或等于1nm且小于或等于3nm，优选大于或等于1.2nm且小于或等于2.5nm。颗粒5100相当于在图41中的(1)所说明的初始晶核。例如，当离子5101碰撞到包含in
‑
ga
‑
zn氧化物的靶材5130时，如图43b所示，包含ga
‑
zn
‑
o层、in
‑
o层和ga
‑
zn
‑
o层的三个层的颗粒5100剥离。图43c示出从平行于c轴的方向进行观察的已剥离的颗粒5100的结构。颗粒5100具有包含两个ga
‑
zn
‑
o层和in
‑
o层的纳米尺寸的三明治结构。
[0603]
颗粒5100在经过等离子体时有可能接受电荷，其侧面带负电或带正电。例如，在颗粒5100中，位于其侧面的氧原子有可能带负电。当侧面以相同极性带电时，电荷相互排斥，
由此颗粒5100可以维持平板(颗粒)形状。在caac
‑
os是in
‑
ga
‑
zn氧化物的情况下，有与铟原子键合的氧原子带负电的可能性。或者，也有与铟原子、镓原子或锌原子键合的氧原子带负电的可能性。另外，颗粒5100有可能在经过等离子体时与铟原子、镓原子、锌原子或氧原子等键合而生长。上述图41中的(2)和(1)之间的尺寸差异相当于等离子体中的生长程度。这里，在衬底5120的温度为室温左右的情况下，衬底5120上的颗粒5100不容易生长；因此，形成nc
‑
os(参照图42b)。由于能够在室温下进行nc
‑
os的成膜，所以在衬底5120具有大面积时能够形成nc
‑
os。注意，为了在等离子体中使颗粒5100生长，提高溅射法的成膜功率是有效的。通过利用高成膜功率可以使颗粒5100的结构稳定。
[0604]
如图42a和42b所示，颗粒5100像风筝那样在等离子体中飞着，并轻飘飘地飞到衬底5120。由于颗粒5100带电，所以当颗粒5100靠近其他颗粒5100已沉积的区域时产生斥力。在此，在衬底5120之上，产生平行于衬底5120顶面的磁场(也称为水平磁场)。在衬底5120与靶材5130之间有电位差，所以电流从衬底5120向靶材5130流过。因此，颗粒5100在衬底5120的顶面上由于磁场和电流的作用受到力量(洛伦兹力)。这可以由弗莱明左手定则得到解释。
[0605]
颗粒5100的质量比原子的质量大。因此，为了在衬底5120顶面上进行移动，重要的是从外部对颗粒5100施加某些力量。该力量之一有可能是由磁场和电流的作用产生的力量。为了对颗粒5100施加充分的力量以便颗粒5100在衬底5120顶面上移动，优选在该顶面上设置平行于衬底5120顶面的磁场为10g或更高，优选为20g或更高，更优选为30g或更高，进一步优选为50g或更高的区域。或者，优选在该顶面上设置平行于衬底5120顶面的磁场为垂直于衬底5120顶面的磁场的1.5倍或更高，优选为2倍或更高，更优选为3倍或更高，进一步优选为5倍或更高的区域。
[0606]
此时，磁铁与衬底5120相对地移动或旋转，由此衬底5120顶面的水平磁场的方向不断地变化。因此，颗粒5100受到各种方向的力量而可以在衬底5120顶面上的各种方向移动。
[0607]
另外，如图42a所示，当衬底5120被加热时，颗粒5100与衬底5120之间的由摩擦等引起的电阻小。其结果是，颗粒5100在衬底5120顶面下滑。颗粒5100的下滑在其平板面朝向衬底5120的状态下发生。然后，当颗粒5100到达已沉积的其他颗粒5100的侧面时，这些颗粒5100的侧面彼此键合。此时，颗粒5100的侧面的氧原子脱离。caac
‑
os中的氧缺损有时被所脱离的氧原子填补；因此，caac
‑
os具有低缺陷态密度。注意，衬底5120的顶面温度例如高于或等于100℃且低于500℃、高于或等于150℃且低于450℃、或者高于或等于170℃且低于400℃。因此，即使衬底5120具有大面积也能够形成caac
‑
os。
[0608]
另外，颗粒5100在衬底5120上被加热，由此原子重新排列，从而可以减小离子5101的碰撞所引起的结构畸变。其畸变得到减小的颗粒5100是实质上的单晶。由于颗粒5100成为实质上的单晶，即使颗粒5100在彼此键合之后被加热也几乎不会发生颗粒5100本身的伸缩。因此，可以防止因颗粒5100之间的空隙扩大导致的晶界等缺陷的形成，从而可以防止裂缝(crevasses)的发生。
[0609]
caac
‑
os不是具有如平板的单晶氧化物半导体的结构，而是具有砖块或块体堆积的颗粒5100(纳米晶)的集合体的排列的结构。另外，颗粒5100之间没有晶界。因此，即使因成膜时的加热、成膜后的加热或弯曲等在caac
‑
os中发生收缩等变形，也能够缓和局部应力
或者能够解除畸变。因此，上述结构适合于柔性半导体装置。注意，nc
‑
os具有其颗粒5100(纳米晶)无序地堆积的排列。
[0610]
当离子5101碰撞到靶材5130时，有时不仅是颗粒5100，氧化锌等也剥离。氧化锌比颗粒5100轻，因此在颗粒5100之前到达衬底5120的顶面。其结果是，该氧化锌形成厚度为大于或等于0.1nm且小于或等于10nm、大于或等于0.2nm且小于或等于5nm、或者大于或等于0.5nm且小于或等于2nm的氧化锌层5102。图44a至44d是截面示意图。
[0611]
如图44a所示，在氧化锌层5102上沉积颗粒5105a和颗粒5105b。在此，颗粒5105a和颗粒5105b的侧面彼此接触。另外，颗粒5105c沉积到颗粒5105b上，然后在颗粒5105b上滑动。此外，与氧化锌一起从靶材剥离的多个粒子5103因来自衬底5120的热量而晶化，并在颗粒5105a的其他侧面上形成区域5105a1。注意，多个粒子5103有可能包含氧、锌、铟或镓等。
[0612]
然后，如图44b所示，区域5105a1生长成颗粒5105a的一部分而形成颗粒5105a2。另外，颗粒5105c的侧面与颗粒5105b的其他侧面接触。
[0613]
接着，如图44c所示，颗粒5105d沉积到颗粒5105a2及颗粒5105b上，然后在颗粒5105a2及颗粒5105b上滑动。另外，颗粒5105e在氧化锌层5102上向颗粒5105c的其他侧面滑动。
[0614]
然后，如图44d所示，颗粒5105d被配置为该颗粒5105d的侧面与颗粒5105a2的侧面接触。另外，颗粒5105e的侧面与颗粒5105c的其他侧面接触。与氧化锌一起从靶材5130剥离的多个粒子5103因来自衬底5120的热量而晶化，并在颗粒5105d的其他侧面上形成区域5105d1。
[0615]
如上所述，所沉积的颗粒彼此接触地配置，然后在颗粒的侧面发生生长，由此在衬底5120上形成caac
‑
os。因此，caac
‑
os的颗粒的每一个比nc
‑
os的颗粒大。图41中的(3)和(2)之间的尺寸差异相当于沉积之后的生长程度。
[0616]
当颗粒彼此之间的空隙极小时，有时产生大颗粒。该大颗粒具有单晶结构。例如，当从上面看时，颗粒的尺寸有时大于或等于10nm且小于或等于200nm、大于或等于15nm且小于或等于100nm或者大于或等于20nm且小于或等于50nm。此时，在用于微细的晶体管的氧化物半导体中，有时沟道形成区域容纳在大颗粒中。也就是说，可以将具有单晶结构的区域用作沟道形成区域。另外，当颗粒尺寸增大时，可以将具有单晶结构的区域用作晶体管的沟道形成区域、源区域和漏区域。
[0617]
如此，当将晶体管的沟道形成区域等形成在具有单晶结构的区域中时，有时可以提高晶体管的频率特性。
[0618]
如上述模型那样，可认为颗粒5100沉积在衬底5120上。因此，即使形成面不具有结晶结构，也能够形成caac
‑
os；所以，此时的生长机理是与外延生长不同的。此外，caac
‑
os的形成不需要激光晶化，并且在大面积的玻璃衬底等上也能够形成均匀的膜。例如，即使衬底5120的顶面(形成面)具有非晶结构(例如，该顶面由非晶氧化硅形成)，也能够形成caac
‑
os。
[0619]
另外，可知即使作为形成面的衬底5120顶面具有凹凸，在caac
‑
os中的颗粒5100也根据衬底5120顶面的形状排列。例如，在衬底5120的顶面为原子级平坦的情况下，颗粒5100以使其平行于a
‑
b面的平板面朝下的方式排列。在颗粒5100的厚度均匀的情况下，形成厚度均匀、平坦且结晶性高的层。通过层叠n个(n是自然数)上述层，可以得到caac
‑
os。
[0620]
在衬底5120的顶面具有凹凸的情况下，形成caac
‑
os，其中层叠有沿着该凹凸颗粒5100被排列的n个层(n是自然数)。由于衬底5120具有凹凸，在caac
‑
os中有时容易在颗粒5100之间产生空隙。注意，在此情况下，由于分子间力，即使在凹凸表面上，颗粒5100也以尽可能地减小它们之间的空隙的方式排列。因此，即使形成面具有凹凸也可以得到结晶性高的caac
‑
os。
[0621]
因为根据上述模型形成caac
‑
os，所以溅射粒子优选具有厚度小的颗粒状。注意，当溅射粒子具有厚度大的色子状时，朝向衬底5120的面变化；所以，有时不能使其厚度及结晶取向均匀。
[0622]
根据上述成膜模型，即使在具有非晶结构的形成面上也可以形成结晶性高的caac
‑
os。
[0623]
<劈开面>
[0624]
下面说明在caac
‑
os的成膜模型中所说明的劈开面。
[0625]
首先，参照图45a和45b说明靶材的劈开面。图45a和45b示出ingazno4的结晶结构。图45a示出将c轴朝向上面并从平行于b轴的方向观察ingazno4结晶时的结构。此外，图45b示出从平行于c轴的方向观察ingazno4结晶时的结构。
[0626]
通过第一原理计算算出ingazno4结晶的各结晶面的劈开所需要的能量。将赝势及使用平面波基底的密度泛函程序(castep)用于该计算。使用超软型赝势作为赝势。此外，使用gga/pbe作为泛函。截止能量为400ev。
[0627]
在进行包括单元尺寸的结构最适化之后导出初期状态下的结构能量。此外，在固定单元尺寸的状态下进行原子配置的结构最适化，之后导出在各表面上劈开之后的结构能量。
[0628]
基于图45a和45b中的ingazno4结晶的结构，形成在第一面、第二面、第三面和第四面中的任一个上进行劈开的结构，并进行固定单元尺寸的结构最适化计算。在此，第一面是ga
‑
zn
‑
o层和in
‑
o层之间的结晶面，且平行于(001)面(或a
‑
b面)(参照图45a)。第二面是ga
‑
zn
‑
o层和ga
‑
zn
‑
o层之间的结晶面，且平行于(001)面(或a
‑
b面)(参照图45a)。第三面是平行于(110)面的结晶面(参照图45b)。第四面是平行于(100)面(或b
‑
c面)的结晶面(参照图45b)。
[0629]
在上述条件下算出在劈开之后的每个面的结构的能量。接着，劈开之后的结构的能量和初期状态下的结构的能量之间的差除以劈开面的面积；来算出用作每个面的劈开容易性的指标的劈开能量。注意，结构的能量根据结构所包括的原子和电子算出。也就是说，在计算中考虑到电子的运动能以及原子之间、原子和电子之间以及电子之间的互相作用。
[0630]
作为计算结果，第一面的劈开能量为2.60j/m2，第二面的劈开能量为0.68j/m2，第三面的劈开能量为2.18j/m2，第四面的劈开能量为2.12j/m2(参照表1)。
[0631]
[表1]
[0632] 劈开能量[j/m2]第一面2.60第二面0.68第三面2.18第四面2.12
[0633]
根据上述计算，在图45a和45b的ingazno4结晶的结构中，第二面的劈开能量最低。换言之，ga
‑
zn
‑
o层和ga
‑
zn
‑
o层之间的面是最容易劈开的(劈开面)。因此，在本说明书中，劈开面是指最容易劈开的面的第二面。
[0634]
因为劈开面是ga
‑
zn
‑
o层和ga
‑
zn
‑
o层之间的第二面，所以图45a的ingazno4结晶可以在与两个第二面相等的面分开。因此，在离子等碰撞到靶材的情况下，可以认为在劈开能量最低的面劈开的威化饼状单元(将其称为颗粒)作为最小单位飞出来。在此情况下，ingazno4的颗粒包括三层：ga
‑
zn
‑
o层、in
‑
o层和ga
‑
zn
‑
o层。
[0635]
第三面(平行于(110)面的结晶面)和第四面(平行于(100)面(或b
‑
c面)的结晶面)的劈开能量低于第一面(平行于(001)面(或a
‑
b面)的ga
‑
zn
‑
o层和in
‑
o层之间的结晶面)的劈开能量，这意味着颗粒的平面的大部分具有三角形状或六角形状。
[0636]
接着，通过经典分子动力学计算，作为靶材假定具有同系结构(homologous structure)的ingazno4结晶，来评价使用氩(ar)或氧(o)溅射该靶材时的劈开面。图46a示出用于计算的ingazno4结晶(2688原子)的截面结构，而图46b示出其俯视结构。另外，图46a中的固定层防止原子配置的移动。图46a的温度控制层是一直保持恒定温度(300k)的层。
[0637]
在经典分子动力学计算中，使用由富士通公司(fujitsu limited)制造的materials explorer5.0。另外，将初期温度设定为300k，将单元尺寸设定为一定尺寸，将时间步长设定为0.01fs，将步骤数设定为1000万次。在计算中，在上述条件下将被施加300ev的能量的原子从垂直于ingazno4结晶的a
‑
b面的方向入射到单元中。
[0638]
图47a示出氩入射到具有图46a和46b的ingazno4结晶的单元中之后经99.9微微秒(picoseconds)后的原子排列。图47b示出氧入射到单元中之后经99.9微微秒后的原子排列。另外，在图47a和47b中，省略图46a的固定层的一部分。
[0639]
根据图47a，在从氩入射到单元中到经99.9微微秒的期间中，在对应于图45a的第二面的劈开面产生裂缝。因此，在氩碰撞到ingazno4结晶并且最顶面为第二面(第0)的情况下，在第二面(第2)中产生大裂缝。
[0640]
另一方面，根据图47b，在从氧入射到单元中到经99.9微微秒的期间中，在对应于图45a的第二面的劈开面产生裂缝。注意，在氧碰撞到单元的情况下，在ingazno4结晶的第二面(第1)中产生大裂缝。
[0641]
由此可知，原子(离子)从包括具有同系结构的ingazno4结晶的靶材的顶面碰撞到该靶材，ingazno4结晶沿着第二面劈开，并且平板状粒子(颗粒)剥离。此外，还可以知道在氧碰撞到单元时形成的颗粒小于在氩碰撞到单元时形成的颗粒。
[0642]
上述计算表明已剥离的颗粒包括损伤区域。有时可以通过使因损伤产生的缺陷和氧起反应修复包括在颗粒中的损伤区域。
[0643]
在此，对根据碰撞的原子而发生的颗粒尺寸的不同进行调查。
[0644]
图48a示出在氩入射到具有图46a和46b的ingazno4结晶的单元中之后从0微微秒至0.3微微秒的各原子的轨迹。因此，图48a对应于从图46a及46b至图47a的期间。
[0645]
根据图48a，当氩碰撞到第一层(ga
‑
zn
‑
o层)的镓(ga)时，镓碰撞到第三层(ga
‑
zn
‑
o层)的锌(zn)，然后锌达到第六层(ga
‑
zn
‑
o层)附近。另外，与镓碰撞的氩被弹出到外面。因此，在氩碰撞到包括ingazno4结晶的靶材的情况下，可认为在图46a的第二面(第2)中产生裂缝。
[0646]
图48b示出在氧入射到具有图46a和46b的ingazno4结晶的单元中之后从0微微秒至0.3微微秒的各原子的轨迹。因此，图48b对应于从图46a及46b至图47a的期间。
[0647]
另一方面，根据图48b，当氧碰撞到第一层(ga
‑
zn
‑
o层)的镓(ga)时，镓碰撞到第三层(ga
‑
zn
‑
o层)的锌(zn)，然后锌达不到第五层(in
‑
o层)。另外，与镓碰撞的氧被弹出到外面。因此，在氧碰撞到包括ingazno4结晶的靶材的情况下，可认为在图46a的第二面(第1)中产生裂缝。
[0648]
本计算还表明与原子(离子)碰撞的ingazno4结晶从劈开面剥离。
[0649]
此外，从守恒定律的观点讨论裂缝深度的不同。可以用公式(1)及公式(2)表示能量守恒定律及动量守恒定律。在此，e表示碰撞之前的氩或氧的能量(300ev)，m
a
表示氩或氧的质量，v
a
表示碰撞之前的氩或氧的速度，v
′
a
表示碰撞之后的氩或氧的速度，m
ga
表示镓的质量，v
ga
表示碰撞之前的镓的速度，v
′
ga
表示碰撞之后的镓的速度。
[0650][0651]
m
a
v
a
m
ga
v
ga
＝/m
a
v
′
a
m
ga
v
′
ga
ꢀꢀꢀꢀꢀ
(2)
[0652]
在将氩或氧的碰撞假定为弹性碰撞时，可以用公式(3)表示v
a
、v
′
a
、v
ga
和v
′
ga
之间的关系。
[0653]
v
′
a
‑
v
′
ga
＝
‑
(v
a
‑
v
ga
)
ꢀꢀꢀꢀ
(3)
[0654]
根据公式(1)、(2)及(3)，在将v
ga
假定为0时，可以用公式(4)表示氩或氧碰撞之后的镓的速度v
′
ga
。
[0655][0656]
在公式(4)中，将氩或氧的质量代入m
a
并对各原子碰撞之后的速度进行比较。在氩及氧的碰撞之前的能量相同时，氩碰撞到镓时的镓的速度为氧碰撞到镓时的镓的速度的1.24倍。因此，氩碰撞到镓时的镓的能量比氧碰撞到镓时的镓的能量高出其速度的平方。
[0657]
可以知道氩碰撞到镓时的碰撞后的镓的速度(能量)高于氧碰撞到镓时的碰撞后的镓的速度(能量)。因此，可以认为与在氧碰撞到镓时相比，在氩碰撞到镓时在较深的位置产生裂缝。
[0658]
上述计算表明，当使用包括具有同系结构的ingazno4结晶的靶材进行溅射时，从劈开面剥离而形成颗粒。另一方面，即使对没有劈开面的靶材的其他结构的区域进行溅射也不形成颗粒，而形成比颗粒微细的原子级尺寸的溅射粒子。因为该溅射粒子比颗粒小，所以该溅射粒子被认为通过连接于溅射装置的真空泵被排出。因此，在使用包括具有同系结构的ingazno4结晶的靶材进行溅射时，难以适用各种尺寸和形状的粒子飞到衬底并沉积的模型。被溅射的颗粒沉积而形成caac
‑
os的图43a的模型是更有道理的模型。
[0659]
通过上述步骤形成的caac
‑
os的密度与单晶os的密度大致相同。例如，具有ingazno4的同系结构的单晶os的密度为6.36g/cm3，而具有大致相同的原子数比的caac
‑
os的密度为6.3g/cm3左右。
[0660]
图49a和49b示出通过溅射法形成的caac
‑
os的in
‑
ga
‑
zn氧化物(参照图49a)及其靶材(参照图49b)的截面的原子排列。为了观察原子排列，利用高角度环形暗场扫描透射电
子显微法(haadf
‑
stem：high
‑
angle annular dark field scanning transmission electron microscopy)。在利用haadf
‑
stem进行观察时，各原子的图像的浓淡与原子序数的平方成比例。因此，原子序数接近的zn(原子序数：30)和ga(原子序数：31)几乎不能区别。将日立扫描透射电子显微镜hd
‑
2700用于haadf
‑
stem。
[0661]
当对图49a和49b进行比较时，可以知道caac
‑
os和靶材都具有同系结构，并且，caac
‑
os中的原子配置对应于靶材中的原子配置。因此，如图43a的成膜模型所示，靶材的晶体结构被转移而形成caac
‑
os。
[0662]
<氧化物半导体膜及氧化物导电体膜>
[0663]
接着，参照图50说明使用氧化物半导体形成的膜(以下称为氧化物半导体膜(os))的电阻率的温度依赖性以及使用具有导电性的氧化物半导体膜19b、155b等氧化物导电体形成的膜(以下称为氧化物导电体膜(oc))的电阻率的温度依赖性。在图50中，横轴表示测定温度，纵轴表示电阻率。氧化物半导体膜(os)的测定结果由圆圈表示，而氧化物导电体膜(oc)的测定结果由方形表示。
[0664]
注意，以如下方法准备包括氧化物半导体膜(os)的样品：通过使用原子数比为in:ga:zn＝1:1:1.2的溅射靶材的溅射法在玻璃衬底上形成35nm厚的in
‑
ga
‑
zn氧化物膜，通过使用原子数比为in:ga:zn＝1:4:5的溅射靶材的溅射法在该35nm厚的in
‑
ga
‑
zn氧化物膜上形成20nm厚的in
‑
ga
‑
zn氧化物膜，在450℃的氮气氛下进行加热处理，然后在450℃的氮及氧的混合气体气氛下进行加热处理，并且利用等离子体cvd法形成氧氮化硅膜。
[0665]
以如下方法准备包括氧化物导电体膜(oc)的样品：通过使用原子数比为in:ga:zn＝1:1:1的溅射靶材的溅射法在玻璃衬底上形成100nm厚的in
‑
ga
‑
zn氧化物膜，在450℃的氮气氛下进行加热处理，然后在450℃的氮及氧的混合气体气氛下进行加热处理，并且利用等离子体cvd法形成氮化硅膜。
[0666]
根据图50可知，氧化物导电体膜(oc)的电阻率的温度依赖性低于氧化物半导体膜(os)的电阻率的温度依赖性。典型的是，在80k至290k的温度下氧化物导电体膜(oc)的电阻率的变化范围是从大于
‑
20％到小于 20％。或者，在150k至250k的温度下电阻率的变化范围是从大于
‑
10％到小于 10％。换言之，氧化物导电体是简并(degenerate)半导体，并可以推测其传导带边缘能级与费米能级一致或大致一致。因此，该氧化物导电体膜(oc)可以用于电阻器、电容器的电极、像素电极、公共电极、布线等。
[0667]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0668]
实施方式10
[0669]
在本实施方式中，将说明使用本发明的一个方式的显示装置的电子设备的结构例子。另外，在本实施方式中，将参照图51说明使用本发明的一个方式的显示装置的显示模块。
[0670]
在图51的显示模块8000中，在上盖8001与下盖8002之间设置有连接于fpc8003的触摸面板8004、连接于fpc8005的显示面板8006、背光单元8007、框架8009、印刷线路板8010以及电池8011。注意，有时没有设置背光单元8007、电池8011、触摸面板8004等。
[0671]
本发明的一个方式的显示装置例如可以用于显示面板8006。
[0672]
根据触摸面板8004及显示面板8006的尺寸可以适当地改变上盖8001及下盖8002
的形状和尺寸。
[0673]
触摸面板8004可以为电阻式触摸面板或电容式触摸面板，且可以被形成为与显示面板8006重叠。显示面板8006的对置衬底(密封衬底)可以具有触摸面板功能。光传感器可以设置在显示面板8006的各像素内，以形成光学触摸面板。触摸传感器用电极可以设置在显示面板8006的各像素内，而获得电容式触摸面板。
[0674]
背光单元8007包括光源8008。光源8008也可以设置在背光单元8007的端部，并且可以使用光扩散板。
[0675]
框架8009保护显示面板8006且被用作遮断因印刷线路板8010的工作而产生的电磁波的电磁屏蔽。框架8009还可以被用作散热板。
[0676]
印刷线路板8010设置有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部的商业电源或者利用另行设置的电池8011的电源。在利用商业电源的情况下，可以省略电池8011。
[0677]
显示模块8000还可以设置有偏振片、相位差板、棱镜片等构件。
[0678]
图52a至52e是包括本发明的一个方式的显示装置的电子设备的外观图。
[0679]
电子设备的例子是电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机或数码摄像机等相机、数码相框、移动电话机(也称为移动电话或移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机(pachinko machine)等大型游戏机等。
[0680]
图52a示出便携式信息终端，该便携式信息终端包括主体1001、框体1002、显示部1003a和1003b等。显示部1003b是触控面板。通过触摸显示在显示部1003b上的键盘按钮1004，可以操作屏幕，并且可以输入文字。当然，显示部1003a也可以是触控面板。使用上述实施方式所示的晶体管作为开关元件来制造液晶面板或有机发光面板，并将其用于显示部1003a或1003b，由此可以提供可靠性高的便携式信息终端。
[0681]
图52a所示的便携式信息终端可以具有如下功能：显示各种信息(例如，静止图像、动态图像、文字图像)；将日历、日期及时刻等显示在显示部上；操作或编辑显示在显示部上的信息；利用各种软件(程序)控制处理；等等。另外，外部连接端子(耳机端子、usb端子等)、记录介质插入部等也可以设置在框体的背面或侧面。
[0682]
图52a所示的便携式信息终端可以以无线方式发送和接收信息。通过无线通讯，可以从电子书籍服务器购买和下载所希望的书籍数据等。
[0683]
图52b示出便携式音乐播放机，该便携式音乐播放机在主体1021中包括显示部1023、用来将该便携式音乐播放机戴在耳朵上的固定部1022、扬声器、操作按钮1024以及外部储存槽1025等。使用上述实施方式所示的晶体管作为开关元件来制造液晶面板或有机发光面板，并将其用于显示部1023，由此可以提供可靠性高的便携式音乐播放机。
[0684]
另外，当图52b所示的便携式音乐播放机具有天线、麦克风功能或无线通讯功能且与移动电话一起被使用时，使用者可以在开车等的同时进行无线免提通话。
[0685]
图52c示出移动电话，该移动电话包括两个框体，框体1030及框体1031。框体1031包括显示面板1032、扬声器1033、麦克风1034、指向装置1036、相机1037、外部连接端子1038等。框体1030设置有使移动电话充电的太阳能电池1040、外部储存槽1041等。另外，天线内置于框体1031内。将上述实施方式所示的晶体管用于显示面板1032，由此可以提供可靠性
高的移动电话。
[0686]
另外，显示面板1032包括触控面板。在图52c中用虚线示出作为映像被显示出来的多个操作键1035。另外，还包括用来将从太阳能电池1040输出的电压上升到各电路所需的电压的升压电路。
[0687]
在显示面板1032中，根据应用模式适当地改变显示方向。另外，该移动电话在同一面上具有相机1037和显示面板1032，所以可以被用作可视电话。扬声器1033及麦克风1034不局限于用来进行音频通话，还可以用来进行可视通话、录音、再生等。再者，如图52c所示那样处于展开状态的框体1030和1031通过滑动而可以变为彼此重叠的状态。所以，可以减小移动电话的尺寸，据此可实现适合于携带的移动电话。
[0688]
外部连接端子1038可以与ac适配器及各种电缆如usb电缆等连接，由此可以进行充电及与个人计算机等的数据通讯。另外，通过将记录介质插入外部储存槽1041，可以保存和移动大量数据。
[0689]
另外，除了上述功能之外，还可以提供红外线通信功能、电视接收功能等。
[0690]
图52d示出电视装置的例子。在电视装置1050中，显示部1053组装在框体1051中。图像可以显示在显示部1053上。此外，cpu内置于支撑框体1051的支架1055中。将上述实施方式所示的晶体管用于显示部1053及cpu，由此可以提供可靠性高的电视装置1050。
[0691]
通过利用框体1051的操作开关或另行提供的遥控器可以操作电视装置1050。此外，该遥控器可以设置有显示从该遥控器输出的数据的显示部。
[0692]
另外，电视装置1050设置有接收机及调制解调器等。通过利用接收机，可以接收一般的电视广播。再者，当电视装置通过调制解调器连接于有线或无线方式的通信网络时，可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间)信息通讯。
[0693]
另外，电视装置1050设置有外部连接端子1054、记录媒体再现录像部1052以及外部储存槽。外部连接端子1054可以与各种电缆如usb电缆等连接，可以进行与个人计算机等的数据通讯。盘状记录媒体插入记录媒体再现录像部1052中，可以进行对储存在记录媒体中的数据的读出以及对记录媒体的写入。另外，作为数据存储在插入于外部储存槽的外部存储器1056中的图像或影像等可以显示在显示部1053上。
[0694]
另外，在上述实施方式所示的晶体管的关态泄漏电流极小的情况下，当该晶体管被用于外部存储器1056或cpu时，电视装置1050可以具有高可靠性及充分降低的耗电量。
[0695]
图52e所示的便携式信息终端包括框体1101以及被设置为在框体1101的表面上能够显示图像的显示面板1110。
[0696]
框体1101具有顶面、背面、第一侧面、与第一侧面接触的第二侧面、与第一侧面对置的第三侧面、以及与第二侧面对置的第四侧面。
[0697]
显示面板1110包括与框体1101的顶面重叠的第一显示区域1111、与框体1101的侧面之一重叠的第二显示区域1112、与框体1101的侧面之另一重叠的第三显示区域1113、以及与第二显示区域1112对置的第四显示区域1114。
[0698]
在框体1101的四个侧面中，至少与显示面板1110重叠的区域优选具有曲面。例如，优选的是，在顶面与侧面之间以及侧面与背面之间没有角部，并且这些面形成连续的表面。另外，该侧面优选为曲面，使得从框体1101的顶面到背面切线的倾斜连续。
[0699]
除了显示面板1110以外，在框体1101的表面上也可以设置有硬件按钮以及外部连
接端子等。优选的是，在与显示面板1110重叠的位置，具体地，在与各显示区域重叠的区域中设置有触感器。
[0700]
通过利用图52e的便携式信息终端，除了在平行于框体的顶面的面上以外，还能够在框体的侧面上进行显示。尤其是，优选沿着框体的两个或更多个的侧面设置显示区域，因为显示种类进一步增加。
[0701]
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而使用。
[0702]
实施例1
[0703]
在本实施例中，对氧化物半导体膜、导电膜及绝缘膜的叠层结构的截面形状进行观察。此外，对导电膜中的金属元素的组成进行分析。下面说明本实施例中所制造的样品的详细内容。
[0704]
<样品a1>
[0705]
首先，准备衬底。作为衬底使用玻璃衬底。在衬底上形成绝缘膜601。
[0706]
作为绝缘膜601，在pecvd装置中连续地形成50nm厚的氮化硅膜、300nm厚的氮化硅膜、50nm厚的氮化硅膜以及50nm厚的氧氮化硅膜。
[0707]
接着，在绝缘膜601上形成多层膜603。在多层膜603中，层叠有35nm厚的第一igzo膜、10nm厚的第二igzo膜以及20nm厚的igo膜。
[0708]
下面说明多层膜603的形成方法。在如下条件下形成35nm厚的第一igzo膜：衬底温度为300℃；使用金属氧化物靶材(in：ga：zn＝1：1：1[原子数比])作为溅射靶材；作为溅射气体将33vol％的氧(以氩稀释)供应给溅射装置的处理室内；将处理室内的压力控制为0.4pa；供应200w的功率。然后，在如下条件下形成10nm厚的第二igzo膜：衬底温度为200℃；使用金属氧化物靶材(in：ga：zn＝1：3：6[原子数比])作为溅射靶材；作为溅射气体将33vol％的氧(以氩稀释)供应给溅射装置的处理室内；将处理室内的压力控制为0.4pa；供应200w的功率。然后，在如下条件下形成20nm厚的igo膜：衬底温度为170℃；使用金属氧化物靶材(in：ga＝7：93[原子数比])作为溅射靶材；作为溅射气体将75vol％的氧(以氩稀释)供应给溅射装置的处理室内；将处理室内的压力控制为0.4pa；供应200w的功率。接着，通过光刻工序将掩模形成在第一igzo膜、第二igzo膜以及igo膜上，进行蚀刻处理，来形成多层膜603。
[0709]
然后，去除掩模。
[0710]
接着，在450℃的氮气氛下进行1小时的加热处理，然后，在450℃的氧和氮的混合气体气氛下进行1小时的加热处理。
[0711]
然后，在多层膜603上形成导电膜605。在导电膜605中，层叠有30nm厚的第一cu
‑
mn合金膜、200nm厚的cu膜以及100nm厚的第二cu
‑
mn合金膜。
[0712]
下面说明导电膜605的形成方法。在如下条件下通过溅射法形成第一cu
‑
mn合金膜：衬底温度为室温；将流量为100sccm的ar气体供应给处理室；将处理室的压力控制为0.4pa；使用直流(dc)电源将2000w的功率供应给靶材。此外，靶材的组成为cu：mn＝90：10[原子％]。然后，通过如下溅射法形成cu膜：衬底温度为100℃；将流量为75sccm的ar气体供应给处理室；将处理室的压力控制为1.0pa；使用直流(dc)电源将15000w的功率供应给靶材。然后，在与第一cu
‑
mn合金膜相同的条件下形成第二cu
‑
mn合金膜。接着，在第二cu
‑
mn合
金膜上形成抗蚀剂掩模，在该抗蚀剂掩模上涂敷蚀刻剂，进行湿蚀刻处理，来形成导电膜605。作为蚀刻剂，使用包含有机酸水溶液及过氧化氢水的蚀刻剂。
[0713]
然后，去除掩模。
[0714]
接着，在导电膜605上形成绝缘膜607。作为绝缘膜607，在真空的pecvd装置中，连续地形成50nm厚的氧氮化硅膜、400nm厚的氧氮化硅膜。
[0715]
接着，在350℃的氧和氮的混合气体气氛下进行1小时的加热处理。
[0716]
通过上述步骤，形成样品a1。
[0717]
接着，利用扫描透射电子显微镜(stem：scanning transmission electron microscopy)观察样品a1的截面。图53a示出样品a1的截面观察图像。注意，图53a的图像是相衬图像(te图像)。
[0718]
根据图53a的截面观察图像的结果，观察到在多层膜603上本实施例中所形成的样品a1的导电膜605具有良好的截面形状。
[0719]
接着，在图53a的区域(1)、(2)以及(3)中，进行能量分散型x射线分析(edx：energy dispersive x
‑
ray spectroscopy)。图53b示出利用edx分析获得的cu及mn的组成。图53b表明在cu膜的内部(图53a的(1))中没有检出mn，另一方面，在cu膜的侧壁(图53a的(2))中检出2atoms％至4atoms％的mn。
[0720]
符号说明
[0721]
11：衬底、12：导电膜、13：导电膜、14：栅极绝缘膜、15：氮化物绝缘膜、16：氧化物绝缘膜、17：氧化物绝缘膜、18：氧化物半导体膜、19a：氧化物半导体膜、19b：氧化物半导体膜、19c：氧化物半导体膜、19d：氧化物半导体膜、19f：氧化物半导体膜、19g：氧化物半导体膜、20：导电膜、20_1：导电膜、20_2：导电膜、21a：导电膜、21a_1：导电膜、21a_2：导电膜、21b：导电膜、21b_1：导电膜、21b_2：导电膜、21c：导电膜、21c_1：导电膜、21c_2：导电膜、21d：导电膜、21d_1：导电膜、21d_2：导电膜、21e：导电膜、21e_1：导电膜、21e_2：导电膜、21f：导电膜、21f_1：导电膜、21f_2：导电膜、21g：导电膜、22：氧化物绝缘膜、23：氧化物绝缘膜、24：氧化物绝缘膜、25：氧化物绝缘膜、26：氮化物绝缘膜、27：氮化物绝缘膜、28：导电膜、29：公共电极、29b：导电膜、29c：导电膜、29d：导电膜、30：无机绝缘膜、30a：无机绝缘膜、31：有机绝缘膜、31a：有机树脂膜、33：取向膜、37a：多层膜、37b：多层膜、38a：多层膜、38b：多层膜、39a：氧化物半导体膜、39b：氧化物半导体膜、40：开口、41：开口、41a：开口、49a：氧化物半导体膜、49b：氧化物半导体膜、101：像素部、102：晶体管、102a：晶体管、102b：晶体管、102c：晶体管、102d：晶体管、102e：晶体管、103：像素、103a：像素、103b：像素、103c：像素、104：扫描线驱动电路、105：电容器、105a：电容器、105b：电容器、105c：电容器、106：信号线驱动电路、107：扫描线、109：信号线、115：电容线、121：液晶元件、131：发光元件、133：晶体管、135：晶体管、137：布线、139：布线、141：布线、151：衬底、153：绝缘膜、153a：绝缘膜、154：稀有气体、155：氧化物半导体膜、155a：氧化物半导体膜、155b：氧化物半导体膜、155c：氧化物半导体膜、156：覆盖膜、156a：覆盖膜、156b：覆盖膜、156c：覆盖膜、157：绝缘膜、157a：绝缘膜、159：导电膜、159a：导电膜、159b：导电膜、159c：导电膜、160a：电阻器、160b：电阻器、160c：电阻器、160d：电阻器、160e：电容器、160f：电容器、160g：电阻器、160h：电阻器、160i：电阻器、161：导电膜、161a：导电膜、161b：导电膜、161c：导电膜、162：导电膜、162a：导电膜、162b：导电膜、162c：导电膜、163：导电膜、163a：导电膜、163b：导电膜、163c：导电膜、164：导电膜、
164a：导电膜、164b：导电膜、164c：导电膜、170a：保护电路、170b：保护电路、171：布线、172：布线、173：电阻器、173a：电阻器、173b：电阻器、173c：电阻器、174：晶体管、174a：晶体管、174b：晶体管、174c：晶体管、174d：晶体管、175：布线、176：布线、177：布线、180a：电容器、180b：电容器、180c：电容器、180d：电容器、180e：电容器、180f：电容器、180g：电容器、181：导电膜、306：绝缘膜、320：液晶层、322：液晶元件、342：衬底、344：遮光膜、346：着色膜、348：绝缘膜、350：导电膜、352：取向膜、370a：发光元件、370b：发光元件、371：绝缘膜、373：el层、375：导电膜、601：绝缘膜、603：多层膜、605：导电膜、607：绝缘膜、609：金属酸化膜、612：导电膜、1001：主体、1002：框体、1003a：显示部、1003b：显示部、1004：键盘按钮、1021：主体、1022：固定部、1023：显示部、1024：操作按钮、1025：外部储存槽、1030：框体、1031：框体、1032：显示面板、1033：扬声器、1034：麦克风、1035：操作键、1036：指向装置、1037：相机、1038：外部连接端子、1040：太阳能电池、1041：外部储存槽、1050：电视装置、1051：框体、1052：记录媒体再现录像部、1053：显示部、1054：外部连接端子、1055：支架、1056：外部存储器、1101：框体、1110：显示面板、1111：显示区域、1112：显示区域、1113：显示区域、1114：显示区域、5100：颗粒、5100a：颗粒、5100b：颗粒、5101：离子、5102：氧化锌层、5103：粒子、5105a：颗粒、5105a1：区域、5105a2：颗粒、5105b：颗粒、5105c：颗粒、5105d：颗粒、5105d1：区域、5105e：颗粒、5120：衬底、5130：靶材、5161：区域、8000：显示模块、8001：上盖、8002：下盖、8003：fpc、8004：触摸面板、8005：fpc、8006：显示面板、8007：背光单元、8008：光源、8009：框架、8010：印刷衬底、8011：电池
[0722]
本技术基于2013年11月29日由日本专利局受理的日本专利申请第2013
‑
248284号以及2014年2月28日由日本专利局受理的日本专利申请第2014
‑
038615号，其全部内容通过引用纳入本文。
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
