组件指状交叉型通孔及引线的制作方法

组件指状交叉型通孔及引线
1.优先权申请
2.本技术案要求2019年2月20日申请的序列号为16/280,570的美国申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。
技术领域
3.本公开的实施例大体上涉及存储器子系统，且更特定来说涉及减少集成电路上的电感的系统及方法。


背景技术：

4.存储器子系统可为存储系统(例如固态硬盘(ssd))，且可包含存储数据的一或多个存储器组件。存储器组件可为例如呈集成电路封装形式(包含引脚栅格阵列(pga))的非易失性存储器组件及易失性存储器组件。一般来说，装置或主机系统可利用存储器子系统以将数据存储于存储器组件处及从存储器组件检索数据。
附图说明
5.将从下文给出的详细描述及本公开的各个实施例的附图更充分理解本公开。
6.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
7.图2是根据本公开的一些实施例的减少集成电路封装上的电感的实例方法的流程图。
8.图3a及3b是描绘根据本公开的一些实施例的指状交叉型引脚布置的图。
9.图4是描绘根据本公开的一些实施例的衬底布局的图。
10.图5是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
11.本公开的方面涉及通过指状交叉型引脚布置减少集成电路封装上的电感的系统及方法。尽管本公开可涉及任何集成电路，但本文通过实例的方式参考存储器子系统对其进行描述。存储器子系统以下也被称为“存储器装置”。存储器子系统的实例是存储系统，例如ssd，并且可体现为集成电路封装，包含(但不限于)引脚栅格阵列(pga)、单列直插式封装(sip)、标准或非标准双列直插式封装(dip)、陶瓷双列直插式封装(cdip)、四列直插式封装(qip)、窄体双列直插式封装(sdip)、之字形直插式封装(zip)、陶瓷柱状栅格阵列(ccga)、柱状栅格阵列(cga)、无引线引线框架封装(llp)、连接盘栅格阵列(lga)、低温共烧陶瓷(ltcc)、多芯片模块(mcm)、微表面安装装置扩展技术(micro smdxt)、四面扁平封装(qfp)、小外形封装(sop)、球栅阵列(bga)及芯片级封装(csp)。在一些实施例中，存储器子系统是混合存储器/存储子系统。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供待存储在存储子系统处的数据，并且可请求待从存储子系统检索的数据。
12.呈集成电路形式的存储器子系统已成为从移动电话到关键任务服务器系统的计算机系统中的常见组件。随着对这些存储器子系统的依赖性的增加，对所述存储器子系统的组件性能改进的需求也随之增加。因此，对组件的需求导致集成电路的面积增加，而设计约束不断缩小所述相同组件的物理尺寸。因此，组件内的电感效应已成为一个因素，其对性能的影响必须由此类组件的设计者进行管理，通常会导致组件整体性能的妥协。
13.举例来说，例如与非门(nand)、动态随机存取存储器(dram)及ssd控制器的组件从低电力休眠状态过渡到高电力、高性能状态。电流在递送到组件时行进通过电力递送网络。在传统布局中，在快速过渡期间，行进通过递送网络的电流创建电感，所述电感瞬间减少在组件自身处的电压。减少的电压可导致装置复位或数据损坏。缓解在组件处的电压减少的现有技术需要较高电压(且因此需要较高电力)。
14.解决这些电感效应的最常用技术是在信号线之间添加屏蔽或缓冲器，以便减少噪声。尽管此类技术在一些情形下可有效地减少电感效应，但在其它领域(例如增加延迟、组件成本及大小)不做出显著妥协的情况下，此类解决方案在减少电感效应方面并不有效。
15.本公开的方面通过提供减少电感对组件(且更具体地说在存储器子系统中的组件中)的负面影响的系统及方法来解决以上及其它缺陷。此类组件外部地附接在装置的衬底(本文通过实例的方式以印刷电路板的形式描述)的顶部及底部上。特别地，使用通孔来从外部组件过渡到印刷电路板的内部导电层。电压调节器及电容器可连接到安装到印刷电路板的组件(例如nand、dram及ssd控制器)，以便改进电力递送及减少噪声。
16.电压调节器、电容器与组件之间的此连接具有固有的几何依赖电感，其中电感对高速切换形成与速度及电感量值两者成正比的阻抗。阻抗增加跨越连接降低的电压，且因此减少需要电力的组件处的电压。因此，减少电感会减少电压降并增加组件处的电压。
17.本文描述的实例实施例使用指状交叉解决电感对组件的负面影响的问题。指状交叉包含组件或元件的互锁或链接，类似于双手的手指被锁定在一起的互链接。举例来说，在通孔及引线的上下文中，电力通孔及接地通孔的指状交叉可表示为电力通孔及接地通孔的交替布置。因此，电力通孔邻近于一或多个接地通孔定位。本公开的方面将相同或类似方法应用于存储器子系统及组件，包含(但不限于)nand、dram及ssd控制器。
18.此类组件通常体现在具有标准引线配置(例如，联合电子装置工程顾问(jedec)标准引脚配置)的集成电路封装中，其中印刷电路板的通孔经配置以接受集成电路封装的引线，使得通孔的位置对应于集成电路封装上引线的位置。因此，信号可行进通过通孔且进入集成电路封装上其对应的引线，反之亦然。集成电路封装包含引线，例如支柱、垫或引脚，其中每一引线需要对应的通孔过渡。由于封装引线密度及通孔大小，衬底上的通孔放置限于组件的对应引线附近的位置。然而，对于其它一些引线存在一定的灵活性，从而允许以指状交叉型方式布置通孔。在二维俯视图中查看时，通孔以棋盘模式出现，其中棋盘的不同着色块分别对应于电力通孔(例如，红色方块)及接地通孔(黑色方块)。
19.基本相互电感原理是，在相反方向上流动的电流减少相互电感，而在相同方向上流动的电流增加相互电感。指状交叉型模式应用此原理以减少跨越集成电路封装的通孔的相互电感。因此，根据一些实例实施例，电力通孔以交替电力接地“棋盘”模式邻近于接地通孔放置。
20.根据一些实例实施例，存储器子系统的存储器组件可经配置使得从存储器组件的
封装突出的多个电触点(包含电力及接地组件引脚两者)经布置使得电力引线指状交叉于接地引线之中。类似地，衬底经配置以通过对沿衬底的表面分布的电力及接地通孔应用相同原理来接纳存储器组件。举例来说，电力及接地通孔可经布置使得电力通孔指状交叉于接地通孔之中。
21.在一些实施例中，通孔(且因此还有对应的引线)以交替指状交叉型模式布置，使得电力通孔紧邻接地通孔并在其前面，且同样地，电力引线紧邻接地引线并在其前面。在进一步实例实施例中，通孔成对地分组在一起，使得一对包括接地通孔及电力通孔，且其中所述对的通孔距离彼此第一阈值距离，并且任何两对距离彼此第二阈值距离。存储器组件的引线可类似地布置，使得引线对可分组为电力及接地对，其中所述对的引线距离彼此阈值距离。
22.因此，如上文论述的布局中通孔的指状交叉可导致电力递送网络中的有效电感减少22％，这转化为性能(带宽)增加22％。举例来说，在非指状交叉型布局中，有效电感可计算为：
[0023][0024]
而实施上文的指状交叉技术的修改布局可计算为：
[0025][0026]
如上文所见，在利用指状交叉型组件引脚的电力递送网络内，有效电感减少22％。
[0027][0028]
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112
‑
1到112
‑
n。存储器组件112
‑
1到112
‑
n可为易失性存储器组件、非易失性存储器组件或此类的组合。在一些实施例中，存储器子系统是存储系统。存储系统的实例是ssd。在一些实施例中，存储器子系统110是混合存储器/存储子系统。一般来说，计算环境100可包含使用存储器子系统110的主机系统120。举例来说，主机系统120可将数据写入到存储器子系统110并从存储器子系统110读取数据。
[0029]
主机系统120可为例如桌上型计算机、膝上型计算机、网络服务器、移动装置的计算装置，或者包含存储器及处理装置的此类计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或向存储器子系统110写入数据。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文中所使用的，“耦合到”通常是指组件之间的连接，其可为无论有线或无线的间接通信连接或直接通信连接(例如，没有中介组件)，其包含例如电、光学、磁等的连接。物理主机接口的实例包含(但不限于)串行高级技术附件(sata)接口、外围组件互连快速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。主机系统120可进一步利用nvm快速(nvme)接口以在存储器子系统110通过pcie接口与主机系统120耦合时存取存储器组件112
‑
1到112
‑
n。所述物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。
[0030]
存储器组件112
‑
1到112
‑
n可包含不同类型的非易失性存储器组件及/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(nand)型快闪存储器。存储器组件112
‑
1到112
‑
n中的每一者可包含一或多个存储器单元阵列，例如单电平单元(slc)或多电平单元(mlc)(例如，三电平单元(tlc)或四电平单元(qlc))。在一些实施例中，特定存储器组件可包含存储器单元的slc部分及mlc部分两者。存储器单元中的每一者可存储由主机系统120使用的一或多个数据位(例如，数据块)。尽管描述例如nand型快闪存储器的非易失性存储器组件，但是存储器组件112
‑
1到112
‑
n可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112
‑
1到112
‑
n可为(但不限于)随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)快闪存储器、电可擦可编程只读存储器(eeprom)以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可根据体电阻的变化与可堆叠的交叉栅格化数据存取阵列一起执行位存储。另外，与许多基于快闪的存储器相反，交叉点非易失性存储器可执行原位写入操作，其中可对非易失性存储器单元进行编程而无需事先擦除非易失性存储器单元。此外，如上所述，存储器组件112
‑
1到112
‑
n的存储器单元可被分组为数据块，数据块可指用于存储数据的存储器组件的单元。在一些实施例中，存储器组件112
‑
1到112
‑
n可体现在集成电路封装中，包含(但不限于)引脚栅格阵列(pga)、单列直插式封装(sip)、标准或非标准双列直插式封装(dip)、陶瓷双列直插式封装(cdip)、四列直插式封装(qip)、窄体双列直插式封装(sdip)、之字形直插式封装(zip)、陶瓷柱状栅格阵列(ccga)、柱状栅格阵列(cga)、无引线引线框架封装(llp)、连接盘栅格阵列(lga)、低温共烧陶瓷(ltcc)、多芯片模块(mcm)、微表面安装装置扩展技术(micro smdxt)、四面扁平封装(qfp)、小外形封装(sop)、球栅阵列(bga)及芯片级封装(csp)。因此，存储器组件112
‑
1到112
‑
n可插入或以其它方式附接到与存储器子系统110相关联的衬底，其中所述衬底包括多个通孔的布置。
[0031]
存储器子系统控制器115(此后称为“控制器”)可与存储器组件112
‑
1到112
‑
n通信以执行例如在存储器组件112
‑
1到112
‑
n处读取数据、写入数据或擦除数据的操作以及其它此类操作。控制器115可包含例如一或多个集成电路及/或离散组件、缓冲器存储器或其组合的硬件。控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适处理器。控制器115可包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程以及例程的指令的嵌入式存储器。在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、经提取数据等。本地存储器119还可包含用于存储微代码的只读存储器(rom)。尽管图1中的实例存储器子系统110已经说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
[0032]
一般来说，控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换为指令或适当命令以实现对存储器组件112
‑
1到112
‑
n的期望存取。控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正代码(ecc)操作、加密
操作、高速缓存操作及与存储器组件112
‑
1到112
‑
n相关联的逻辑块地址与物理块地址之间的地址转译。控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为命令指令以存取存储器组件112
‑
1到112
‑
n，以及将与存储器组件112
‑
1到112
‑
n相关联的响应转换为用于主机系统120的信息。
[0033]
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可从控制器115接收地址并对所述地址进行解码以存取存储器组件112
‑
1到112
‑
n的高速缓存或缓冲器(例如，dram)及地址电路系统(例如，行解码器及列解码器)。
[0034]
图2是根据本公开的一些实施例的减少集成电路封装上的电感的实例方法200的流程图。尽管以特定序列或顺序展示，但除非另有指定，否则可修改过程的顺序。因此，所说明实施例应仅被理解为实例，并且所说明过程可以不同顺序执行，并且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。
[0035]
在操作205处，存储器组件112
‑
1到112
‑
n的集成电路封装经配置以支持多个电触点，例如引脚或引线。举例来说，集成电路封装包含bga或pga，其中多个电触点包括一组电力引线及接地引线。
[0036]
此后，在操作210处，多个电触点布置在集成电路封装上，使得所述组电力引线指状交叉于所述组接地引线之中。作为说明性实例，考虑棋盘，其中黑色及白色方块以交替的模式布置，使得黑色方块始终在白色方块前面及后面，反之亦然。类似地，将电力引线指状交叉于接地引线之中可包含以棋盘模式布置电力引线及接地引线，使得电力引线始终在接地引线前面及后面，反之亦然。
[0037]
在一些实施例中，可将引线分组为电力及接地对，使得引线对距离彼此第一阈值距离，且其中每一对引线距离邻近对引线第二阈值距离。第一阈值距离可短于第二阈值距离。
[0038]
如在方法200的操作215中描绘，衬底的多个通孔经配置以通过以匹配指状交叉型模式布置通孔来接受存储器组件112
‑
1到112
‑
n。举例来说，多个通孔包括电力通孔及接地通孔。因此，多个通孔沿衬底布置，使得电力通孔指状交叉于接地通孔之中。
[0039]
图3a是描绘根据本公开的一些实施例的存储器组件(例如，存储器组件112)的引线302(以下称为“引线302”)的指状交叉型布置的图300a。如在图300a中所见，引线302包括一组电力引线(例如，电力引线304、电力引线310、电力引线312、电力引线314)及接地引线(例如，接地引线306、接地引线316、接地引线318及接地引线320)。引线302包含分布在集成电路封装(例如bga或pga)上的电触点。
[0040]
根据某些实例实施例，并且如在图300a中所见，引线302可布置成电力及接地引线的指状交叉型对(例如，对308)，使得电力引线302与接地引线306分开第一阈值距离322，并且对308与其它对引线(例如，对328及对330)分开第二及第三阈值324及326，其中第一、第二及第三阈值322、324及326都是相异值。
[0041]
举例来说，定义对308的电力引线304与接地引线306之间的间隙的第一阈值距离322可经配置以尽可能小，以便最小化对308之间的电感，而第二阈值距离及第三阈值距离
324及326被间隔以优化以便减少包含邻近引线对的任何两个引线对(例如，对328及对330)之间的串扰。
[0042]
图3b是根据本公开的一些实施例描绘通孔332的指状交叉型布置的图300b。如在图300b中所见，通孔332包括一组电力通孔(例如，电力通孔334、电力通孔336、电力通孔338、电力通孔340及电力通孔356)及接地通孔(例如，接地通孔342、接地通孔344、接地通孔346、接地通孔348、接地通孔350及接地通孔352)。通孔332可沿着衬底以交替、指状交叉型模式(例如棋盘模式)布置，并与多个引线(例如引线302)对应。
[0043]
根据某些实例实施例，可将通孔332布置在衬底上以最大化衬底上的电力通孔之间的织带354的大小。在此类实施例中，织带354提供保护，防止电力通孔(例如电力通孔340与电力通孔356)之间短路。
[0044]
图4是描绘根据本公开的一些实施例的衬底布局405的图400。如在图400中所见，衬底布局405包括通孔410的指状交叉型布置，其经配置以接受及减少集成电路封装(例如pga或bga)上的电感。图400的通孔410的指状交叉型布置包含通孔之间的引脚布线的说明，描绘为通孔410的指状交叉型布置之中的每一点(通孔)之间的连接器。
[0045]
如在图400中所见，通孔410的指状交叉型布置可类似于图3b中描绘的通孔332，其中通孔410的布置包括电力及接地通孔的交替及指状交叉型分布，并且经配置以接纳一组指状交叉型引线，例如图3a中描绘的引线302。
[0046]
如图400中所见，多个接地通孔415可布置在衬底布局405上，使得多个电力通孔420指状交叉于多个电力通孔420之中，使得电力通孔始终在接地通孔前面及后面。
[0047]
图5说明计算机系统500的实例机器，在计算机系统500内可执行用于致使所述机器执行本文所论述的方法中的任一或多者的一组指令。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用以执行控制器的操作。在替代实施例中，所述机器可连接(例如，联网)到局域网(lan)、内联网、外联网及/或因特网中的其它机器。所述机器可在客户端
‑
服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中作为对等机器操作，或在云计算基础设施或环境中作为服务器或客户端机器操作。
[0048]
机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器械、服务器、网络路由器、交换机或网桥或能够执行指定待由所述机器采取的动作的一组指令(循序或以其它方式)的任何机器。此外，尽管说明单个机器，但是术语“机器”也应被认为包含机器的任何集合，其个别地或共同地执行一组(或多组)指令以执行本文所论述的方法中的任一者或多者。
[0049]
实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(sram)等)及数据存储器装置518，它们经由总线530彼此通信。
[0050]
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或者是实施其它指令集的处理器，或者是实施指令集
的组合的处理器。处理装置502也可为一或多个专用处理装置，例如asic、fpga、数字信号处理器(dsp)、网络处理器或类似者。处理装置502经配置以执行用于执行本文所论述的操作及步骤的指令526。计算机系统500可进一步包含用于通过网络520进行通信的网络接口装置508。
[0051]
数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，在其上存储体现本文所描述的方法或功能中的任一者或多者的一或多组指令526或软件。在由计算机系统500执行指令526期间，指令526也可全部或至少部分地驻留在主存储器504内及/或处理装置502内，主存储器504及处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518及/或主存储器504可对应于图1的存储器子系统110。
[0052]
尽管在实例实施例中将机器可读存储媒体524展示为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令以供机器执行并且致使机器执行本公开的方法中的任一者或多者的任何媒体。因此，术语“机器可读存储媒体”应被认为包含(但不限于)固态存储器、光学媒体及磁性媒体。
[0053]
已经根据对计算机存储器内的数据位的操作的算法及符号表示来呈现前述详细描述的某些部分。这些算法描述及表示是数据处理领域的技术人员用来最有效地向所属领域的其他技术人员传达其工作实质的方式。算法在此处且通常被认为是导致所需结果的自洽操作序列。所述操作是需要对物理量进行理操纵的操作。通常但不是必须的，这些量采用能够被存储、组合、比较及以其它方式操纵的电或磁信号的形式。已经证明，主要出于通用的原因有时将这些信号称为位、值、元素、符号、字符、项、数字或类似者是方便的。
[0054]
然而，应牢记，所有这些及类似术语均应与适当物理量相关联并且仅仅是应用于这些量的方便标签。本公开可涉及将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的计算机系统或类似电子计算装置的动作及过程。
[0055]
本公开还涉及用于执行本文的操作的设备。此设备可经特定构造用于预期目的，或者其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如(但不限于)任何类型的磁盘，包含软盘、光盘、cd
‑
rom及磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适用于存储电子指令的任何类型的媒体，其每一者耦合到计算机系统总线。
[0056]
本文提出的算法及显示并非固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文的教示的程序一起使用，或者可证明构造更专用设备来执行所述方法是方便的。各种这些系统的结构将如下文描述中所阐述那样出现。另外，未参考任何特定编程语言来描述本公开。将了解，可使用各种编程语言来实施如本文所描述的本公开的教示。
[0057]
本公开可被提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以由机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如rom、ram、磁盘存储媒体、光学存储媒体、快闪存储器组件及类似者。
[0058]
在前述说明书中，已经参考本公开的特定实例实施例描述本公开的实施例。显而
易见的是，在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛范围的情况下，可对其进行各种修改。因此，说明书及图式应被认为是说明意义而不是限制意义的。
[0059]
实例
[0060]
实例1是一种系统，其包括：衬底材料；及多个存储器组件，其定位在所述衬底材料上，所述多个存储器组件中的每一者包括：封装，其支持多个电触点的布置；所述多个电触点包括一组电力引脚及一组接地引脚；且所述多个电触点的所述布置包括所述组电力引脚指状交叉于所述组接地引脚之中。
[0061]
在实例2中，根据实例1所述的主题，其中所述衬底材料包括与所述封装的所述多个电触点中的每一者对应的多个通孔，所述多个通孔包含一组电力通孔及一组接地通孔。
[0062]
在实例3中，根据实例1及2所述的主题，其中所述多个电触点的所述布置为第一布置，所述衬底材料包括所述多个通孔的第二布置，且所述多个通孔的所述第二布置包括所述组电力通孔指状交叉于所述组接地通孔之中。
[0063]
在实例4中，根据实例1、2及3所述的主题，其中所述多个电触点的所述布置为第一布置，所述衬底材料包括所述多个通孔的第二布置，且所述多个通孔的所述第二布置包含包括电力通孔及接地通孔的对位于距离彼此的第一距离处，其中每一对距离另一对第二距离。
[0064]
在实例5中，根据实例1所述的主题，其中所述多个电触点的所述布置进一步包括：包括来自所述组电力引脚之中的电力引脚及来自所述组接地引脚之中的接地引脚的交替模式。
[0065]
在实例6中，根据实例1所述的主题，其中所述封装包含引脚栅格阵列。
[0066]
在实例7中，根据实例1所述的主题，其中所述多个电触点的所述布置包括所述多个电触点之中的每一触点之间最小厚度的间隙。
[0067]
实例8是一种减少集成电路封装上的电感的方法，其包括：配置所述集成电路封装以支持包括一组电力引脚及一组接地引脚的多个电触点；及将所述多个电触点布置在所述集成电路封装上，使得所述组电力引脚指状交叉于所述组接地引脚之中。
[0068]
在实例9中，根据实例8所述的主题，其中所述方法进一步包括：准备衬底以接纳所述集成电路封装，所述准备所述衬底包含：将与所述集成电路封装的所述多个电触点中的每一者对应的多个通孔定向在所述衬底上，所述多个通孔包含一组电力通孔及一组接地通孔。
[0069]
在实例10中，根据实例8及9所述的主题，其中所述组电力通孔沿所述衬底指状交叉于所述组接地通孔之中。
[0070]
在实例11中，根据实例8、9及10所述的主题，其中所述定向所述多个通孔进一步包括：将一或多对电力及接地通孔布置在沿所述衬底的位置处，所述一或多对电力及接地通孔的所述位置位于距离彼此阈值距离处。
[0071]
在实例12中，根据实例8所述的主题，其中所述多个电触点的所述布置进一步包括：电力引脚及接地引脚的交替模式。
[0072]
在实例13中，根据实例8所述的主题，其中所述集成电路封装包含引脚栅格阵列。
[0073]
在实例14中，根据实例8所述的主题，其中所述多个电触点的所述布置包括所述多个电触点中的每一者之间的一或多个间隙，所述一或多个间隙包括最小距离。
[0074]
实例15是一种非暂时性计算机可读存储媒体，其包括：多个存储器组件，所述多个存储器组件中的每一者包括：封装，其支持多个电触点的布置；所述多个电触点包括一组电力引脚及一组接地引脚；且所述多个电触点的所述布置包括所述组电力引线指状交叉于所述组接地引线之中。
[0075]
在实例16中，根据实例15所述的主题，其进一步包括衬底材料，所述衬底材料包括与所述多个电触点对应的多个通孔，所述多个通孔包含一组电力通孔及一组接地通孔。
[0076]
在实例17中，根据实例15及16所述的主题，其中所述多个电触点的所述布置为第一布置，所述衬底材料包括所述多个通孔的第二布置，且所述多个通孔的所述第二布置包括所述组电力通孔指状交叉于所述组接地通孔之中。
[0077]
在实例18中，根据实例15所述的主题，其中所述多个电触点的所述布置进一步包括：包括来自所述组电力引脚之中的电力引脚及来自所述组接地引脚之中的接地引脚的交替模式。
[0078]
在实例19中，根据实例15所述的主题，其中所述封装包含引脚栅格阵列。
[0079]
在实例20中，根据实例15所述的主题，其中所述多个电触点的所述布置包括所述多个电触点之中的每一触点之间最小厚度的间隙。