显示面板和包括该显示面板的显示装置的制作方法

1.本发明的示例性实施方式总体上涉及显示面板和包括该显示面板的显示装置。更具体地，本发明的示例性实施方式涉及包括屏蔽图案的显示面板。


背景技术：

2.通常，显示面板包括电路板和设置在电路板上的发射层。当发射层通过从电路板接收驱动电流来发光时，显示面板显示图像。电路板包括基础基板和设置在基础基板上的晶体管层。然而，可通过提供到晶体管层的信号和/或电压来产生电场。在基础基板中包括的有机材料可通过电场被极化。被极化的有机材料对晶体管层具有电效应，并且最终改变驱动电流。因此，显示面板的显示质量可能劣化。


技术实现要素：

3.一些实施例提供了具有改善的显示质量的显示面板。
4.一些实施例提供了包括该显示面板的显示装置。
5.根据实施例的显示面板包括：第一有机膜层；第一阻挡层,设置在第一有机膜层上；屏蔽图案,设置在第一阻挡层上；第二阻挡层,覆盖屏蔽图案并且设置在第一阻挡层上；第一有源图案,设置在第二阻挡层上并且在平面图中与屏蔽图案重叠；栅极电极,设置在第一有源图案上；发射控制线,设置在第一有源图案上并且在平面图中与栅极电极的第一侧相邻；上补偿控制线,设置在发射控制线上并且在平面图中与栅极电极的第二侧相邻，其中第二侧与第一侧相对；以及第二有源图案,设置在发射控制线上。
6.根据实施例，屏蔽图案可以包括非晶硅。
7.根据实施例，在平面图中，屏蔽图案、第一有源图案和栅极电极可以彼此重叠。
8.根据实施例，在平面图中，屏蔽图案的平面形状可以与栅极电极的平面形状相同。
9.根据实施例，屏蔽图案的尺寸可以大于或等于栅极电极的尺寸。
10.根据实施例，屏蔽图案在第一方向上的最大宽度可以大于栅极电极在第一方向上的最大宽度，并且屏蔽图案在与第一方向交叉的第二方向上的最大宽度可以大于栅极电极在第二方向上的最大宽度。
11.根据实施例，屏蔽图案在第一方向上的最大宽度可以比栅极电极在第一方向上的最大宽度大约0.8微米(μm)至约1.2μm。
12.根据实施例，屏蔽图案在第二方向上的最大宽度可以比栅极电极在第二方向上的最大宽度大约0.8μm至约1.2μm。
13.根据实施例，屏蔽图案的厚度可以为约500埃至约1500埃。
14.根据实施例，显示面板可以进一步包括设置在第一有机膜层下面的第三阻挡层以及设置在第三阻挡层下面的第二有机膜层。
15.根据实施例，第一阻挡层的厚度可以小于第二阻挡层的厚度。
16.根据实施例，第三阻挡层的厚度可以等于第一阻挡层的厚度和第二阻挡层的厚度
之和。
17.根据实施例，第一有源图案可以包括多晶硅，并且第二有源图案可以包括氧化物半导体。
18.根据实施例，可以在第一有源图案中掺杂阳离子，并且可以在屏蔽图案中掺杂该阳离子。
19.根据实施例，可以在第一有源图案中掺杂阳离子，并且可以在屏蔽图案中掺杂阴离子。
20.根据实施例，可以将恒定电压提供到屏蔽图案。
21.根据实施例，显示面板可以进一步包括设置在栅极电极和第二有源图案之间的下补偿控制线，并且上补偿控制线可以设置在第二有源图案上并且在平面图中与下补偿控制线重叠。
22.根据实施例的显示装置包括在平面图中与显示区重叠的显示面板。该显示面板包括：第一有机膜层；第一阻挡层,设置在第一有机膜层上；屏蔽图案,设置在第一阻挡层上；第二阻挡层,覆盖屏蔽图案并且设置在第一阻挡层上；第一有源图案,设置在第二阻挡层上并且在平面图中与屏蔽图案重叠；栅极电极,设置在第一有源图案上；发射控制线,设置在第一有源图案上并且在平面图中与栅极电极的第一侧相邻；上补偿控制线,设置在发射控制线上并且在平面图中与栅极电极的第二侧相邻，其中第二侧与第一侧相对；以及第二有源图案,设置在发射控制线上。
23.根据实施例，显示面板可以进一步包括：第三阻挡层,设置在第一有机膜层下面；第二有机膜层，设置在第三阻挡层下面；以及下补偿控制线，设置在栅极电极和第二有源图案之间。上补偿控制线可以设置在第二有源图案上，并且在平面图中可以与下补偿控制线重叠。屏蔽图案可以设置在第二阻挡层和第三阻挡层之间，其中，在屏蔽图案中掺杂阳离子。第一有源图案可以设置在第三阻挡层上并且可以包括多晶硅，其中，在第一有源图案中掺杂该阳离子。第二有源图案可以包括氧化物半导体。
24.根据实施例，显示装置可以进一步包括：光学传感器模块，设置在显示面板下面并且在平面图中与指纹识别区重叠；以及空气层，限定在显示面板和光学传感器模块之间并且在平面图中与指纹识别区重叠。在平面图中，显示面板可以与显示区和指纹识别区重叠。在平面图中，屏蔽图案可以与指纹识别区重叠并且可以不与显示区重叠。
25.因此，根据实施例的显示面板可以包括基础基板、设置在基础基板上的晶体管层、以及设置在基础基板内部的屏蔽图案。例如，基础基板可以包括至少一个有机膜层和至少一个阻挡层。当将屏蔽图案设置在第一阻挡层和第二阻挡层之间时，屏蔽图案可以设置在基础基板的内部。可以在晶体管层中形成多条线和多个电极，并且线和电极可以构成晶体管。当将信号和/或电压提供到线和电极时，可在晶体管层下面产生电场。当产生电场时，包括在有机膜层中的有机材料可被极化。
26.然而，由于屏蔽图案设置在被极化的有机材料和晶体管层之间，因此可以保持晶体管的电特性。因此，可以改善显示面板的显示质量。
27.应理解，前面的一般描述和下面的详细描述两者是示例性和说明性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
28.包括附图以提供对本发明的进一步理解，并且并入本说明书中并构成本说明书的一部分的附图示出了本发明的实施例，并且与描述一起用于说明本发明构思。
29.图1是示出根据实施例的显示装置的平面图。
30.图2是示出图1的显示装置的框图。
31.图3是示出图2的显示装置中包括的像素电路和有机发光二极管的电路图。
32.图4是沿着图1的线i
‑
i’截取的截面图。
33.图5是示出在图1的显示装置中包括的显示面板的截面图。
34.图6至图20是示出图5的显示面板的像素的布局图。
35.图21是示出沿着图16的线ii
‑
ii’截取的示例的截面图。
36.图22是示出沿着图16的线ii
‑
ii’截取的另一示例的截面图。
具体实施方式
37.通过以下结合附图的详细描述，将更清楚地理解说明性和非限制性实施例。将理解，当元件被称为在另一元件“上”时，该元件可以直接在该另一元件上，或者它们之间可存在中间元件。相反，当元件被称为“直接在”另一元件上时，不存在中间元件。此外，在本文中可以使用诸如“下”或“底部”和“上”或“顶部”的相对术语来描述附图所示的一个元件与另一元件的关系。将理解，除了附图中描绘的定向外，相对术语旨在包含装置的不同定向。例如，如果附图之一中的装置被翻转，则被描述为在其它元件的“下”侧的元件将被定向在该其它元件的“上”侧。因此，根据附图的特定定向，示例性术语“下”可以包含“下”和“上”这两个定向。类似地，如果附图之一中的装置被翻转，则被描述为在其他元件的“下方”或“下面”的元件将被定向在该其他元件的“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方这两个定向。
38.将理解，尽管在本文中术语“第一”、“第二”、“第三”等可以用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本文的教导的情况下，可以将下面讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”称为第二元件、第二组件、第二区域、第二层或第二部分。
39.在本文中使用的术语仅用于描述特定实施例的目的，并且不旨在是限制的。如在本文中所使用的，单数形式“一”、“所述”和“该”旨在包括复数形式(包括“至少一个”)，除非内容清楚地另外指出。“至少一个”不应被解释为限制“一个”。“或”是指“和/或”。如在本文中所使用的，术语“和/或”包括相关列出的项中的一个或多个的任何和所有组合。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“含有”和/或“具有”规定了所述特征、区域、整数、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、区域、整数、步骤、操作、元件、组件、和/或它们的组合。
40.考虑到所讨论的测量和与特定数量的测量相关联的误差(即，测量系统的限制)，在本文中所使用的“约”或“近似”包括所述值和由本领域普通技术人员确定的该特定值的在可接受的偏差范围内的平均值。例如，“约”可以表示在所述值的一个或多个标准偏差之内，或者在所述值的
±
30％、
±
20％、
±
10％或
±
5％之内。
41.图1是示出根据实施例的显示装置的平面图。图2是示出图1的显示装置的框图。图3是示出在图2的显示装置中包括的像素电路和有机发光二极管的电路图。图4是沿着图1的线i
‑
i’截取的截面图。图5是示出在图1的显示装置中包括的显示面板的截面图。
42.参考图1和图2，根据实施例的显示装置10可以被划分为显示区da、非显示区nda和指纹识别区fa。例如，显示区da可以具有矩形形状，该矩形形状具有在第一方向d1(即，横向方向)上延伸的短侧和在与第一方向d1交叉的第二方向d2(即，纵向方向)上延伸的长侧。非显示区nda可以被定位为围绕显示区da，并且显示区da可以被定位为围绕指纹识别区fa。显示面板100可以设置在显示区da和指纹识别区fa中以显示图像。数据驱动器200、栅极驱动器300、发射控制驱动器400和时序控制器500可以设置在非显示区nda中。
43.像素结构px、连接到像素结构px的数据线dl、连接到像素结构px的栅极线gl和连接到像素结构px的发射控制线eml可以设置在显示面板100中。
44.数据线dl可以电连接到数据驱动器200，并且可以沿着第二方向d2延伸。数据线dl可以从数据驱动器200接收数据电压(例如，图3中的数据电压data)，并且可以将数据电压data提供到像素电路(例如，图3中的像素电路pc)。
45.栅极线gl可以连接到栅极驱动器300，并且可以沿着第一方向d1延伸。栅极线gl可以从栅极驱动器300接收栅极信号(例如，图3中的第一栅极信号gw、第二栅极信号gc、第三栅极信号gi、第四栅极信号gb)，并且可以将栅极信号提供到像素电路pc。
46.发射控制线eml可以连接到发射控制驱动器400，并且可以沿着第一方向d1延伸。发射控制线eml可以从发射控制驱动器400接收发射控制信号(例如，图3中的发射控制信号em)，并且可以将发射控制信号em提供到像素电路pc。例如，发射控制信号em的激活时段可以是显示装置10的发射时段，并且发射控制信号em的非激活时段是显示装置10的非发射时段。
47.栅极驱动器300可以从时序控制器500接收栅极控制信号gctrl，并且可以产生栅极信号。例如，栅极信号可以包括第一栅极信号gw、第二栅极信号gc、第三栅极信号gi和第四栅极信号gb。
48.数据驱动器200可以从时序控制器500接收输出图像数据odat和数据控制信号dctrl以产生数据电压data。发射控制驱动器400可以从时序控制器500接收发射驱动控制信号ectrl，并且可以产生发射控制信号em。时序控制器500可以从外部装置接收控制信号ctrl和输入图像数据idat，以控制数据驱动器200、栅极驱动器300和发射控制驱动器400。
49.在实施例中，例如，数据驱动器200和时序控制器500可以设置在柔性印刷电路板上，栅极驱动器300可以安装在与显示区da的左侧相邻的非显示区nda中，并且发射控制驱动器400可以安装在与显示区da的右侧相邻的非显示区nda中。然而，根据本发明的在其中设置数据驱动器200、栅极驱动器300、发射控制驱动器400和时序控制器500的结构不限于此。
50.参考图2和图3，像素结构px可以包括像素电路pc和有机发光二极管oled。
51.像素电路pc可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、存储电容器cst和升压电容器cbs。像素电路pc可以电连接到有机发光二极管oled以将驱动电流提供到有机发光二极管oled。
52.有机发光二极管oled可以包括第一端子(例如，阳极端子)和第二端子(例如，阴极
端子)。有机发光二极管oled的第一端子可以通过第六晶体管t6连接到第一晶体管t1以接收驱动电流，并且有机发光二极管oled的第二端子可以接收低电源电压elvss。有机发光二极管oled可以产生具有与驱动电流相对应的亮度的光。
53.存储电容器cst可以包括第一端子和第二端子。存储电容器cst的第一端子可以连接到第一晶体管t1，并且存储电容器cst的第二端子可以接收高电源电压elvdd。存储电容器cst可以在第一栅极信号gw的非激活时段期间保持第一晶体管t1的栅极端子的电压电平。
54.第一晶体管t1可以包括栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第一晶体管t1的栅极端子可以连接到存储电容器cst的第一端子。第一晶体管t1的第一端子可以连接到第二晶体管t2以接收数据电压data。第一晶体管t1的第二端子可以通过第六晶体管t6连接到有机发光二极管oled以提供驱动电流。第一晶体管t1可以基于栅极端子和第一端子之间的电压差来产生驱动电流。例如，第一晶体管t1可以被称为驱动晶体管。
55.第二晶体管t2可以包括栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第二晶体管t2的栅极端子可以通过栅极线gl接收第一栅极信号gw。
56.第二晶体管t2可以响应于第一栅极信号gw被导通或被截止。例如，当第二晶体管t2是p沟道金属氧化物半导体(“pmos”)晶体管时，第二晶体管t2可以在第一栅极信号gw具有正电压电平时被截止，并且可以在第一栅极信号gw具有负电压电平时被导通。第二晶体管t2的第一端子可以通过数据线dl接收数据电压data。第二晶体管t2的第二端子可以在第二晶体管t2被导通的同时将数据电压data提供到第一晶体管t1的第一端子。例如，第二晶体管t2可以被称为开关晶体管。
57.第三晶体管t3可以包括栅极端子、背栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第三晶体管t3的栅极端子和背栅极端子可以接收第二栅极信号gc。第三晶体管t3的第一端子可以连接到第一晶体管t1的第二端子。第三晶体管t3的第二端子可以连接到第一晶体管t1的栅极端子。
58.第三晶体管t3可以响应于第二栅极信号gc被导通或被截止。例如，当第三晶体管t3是n沟道金属氧化物半导体(“nmos”)晶体管时，第三晶体管t3可以在第二栅极信号gc具有正电压电平时被导通，并且可以在第二栅极信号gc具有负电压电平时被截止。
59.在其中第三晶体管t3响应于第二栅极信号gc被导通的时段期间，第三晶体管t3可以二极管连接第一晶体管t1。由于第一晶体管t1被二极管连接，因此可出现与第一晶体管t1的在第一晶体管t1的栅极端子和第一晶体管t1的第一端子之间的阈值电压相等的电压差。因此，在其中第三晶体管t3被导通的时段期间，通过将数据电压data和所述电压差相加获得的电压可以被提供到第一晶体管t1的栅极端子。因此，第三晶体管t3可以补偿第一晶体管t1的阈值电压。例如，第三晶体管t3可以被称为补偿晶体管。
60.第四晶体管t4可以包括栅极端子、背栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第四晶体管t4的栅极端子和背栅极端子可以接收第三栅极信号gi。第四晶体管t4的第一端子可以接收栅极初始化电压vint。第四晶体管t4的第二端子可以连接到第一晶体管t1的栅极端子。
61.第四晶体管t4可以响应于第三栅极信号gi被导通或被截止。例如，当第四晶体管
t4是nmos晶体管时，第四晶体管t4可以在第三栅极信号gi具有正电压电平时被导通，并且可以在第三栅极信号gi具有负电压电平时被截止。
62.在第四晶体管t4响应于第三栅极信号gi被导通的同时，栅极初始化电压vint可以被提供到第一晶体管t1的栅极端子。因此，第四晶体管t4可以将第一晶体管t1的栅极端子初始化为栅极初始化电压vint。例如，第四晶体管t4可以被称为栅极初始化晶体管。
63.第五晶体管t5可以包括栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第五晶体管t5的栅极端子可以接收发射控制信号em。第五晶体管t5的第一端子可以接收高电源电压elvdd。第五晶体管t5的第二端子可以连接到第一晶体管t1的第一端子。当第五晶体管t5响应于发射控制信号em被导通时，第五晶体管t5可以将高电源电压elvdd提供到第一晶体管t1。
64.第六晶体管t6可以包括栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第六晶体管t6的栅极端子可以接收发射控制信号em。第六晶体管t6的第一端子可以连接到第一晶体管t1的第二端子。第六晶体管t6的第二端子可以连接到有机发光二极管oled的第一端子。当第六晶体管t6响应于发射控制信号em被导通时，第六晶体管t6可以将由第一晶体管t1产生的驱动电流提供到有机发光二极管oled。
65.第七晶体管t7可以包括栅极端子、第一端子(例如，源极端子)和第二端子(例如，漏极端子)。第七晶体管t7的栅极端子可以接收第四栅极信号gb。第七晶体管t7的第一端子可以连接到有机发光二极管oled的第一端子。第七晶体管t7的第二端子可以接收阳极初始化电压aint。当第七晶体管t7响应于第四栅极信号gb被导通时，第七晶体管t7可以将阳极初始化电压aint提供到有机发光二极管oled。因此，第七晶体管t7可以将有机发光二极管oled的第一端子初始化为阳极初始化电压aint。例如，第七晶体管t7可以被称为初始化晶体管。
66.在实施例中，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以是pmos晶体管，并且第三晶体管t3和第四晶体管t4可以是nmos晶体管。因此，pmos晶体管的有源图案可以包括掺杂有阳离子的硅薄膜，并且nmos晶体管的有源图案可以包括氧化物半导体。另外，用于导通第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的第一栅极信号gw、发射控制信号em和第四栅极信号gb可以具有负电压电平。用于导通第三晶体管t3和第四晶体管t4的第二栅极信号gc和第三栅极信号gi可以具有正电压电平。
67.图3所示的像素电路pc的连接结构是示例性的，并且可以进行各种改变。
68.参考图1、图4和图5，显示装置10可以包括显示面板100、光学传感器模块lsm、和设置在显示面板100上方或下方的各种功能层。例如，功能层可以包括垫层csl、保护膜pfl、空气层arl、偏振层pol和窗口win。另外，可以在功能层csl、pfl、arl、pol、win之间设置粘合剂层，并且粘合剂层可以是光学透明的粘合剂(“oca”)。
69.在平面图中，显示面板100可以与显示区da和指纹识别区fa重叠。如图5所示，显示面板100可以包括电路板110、设置在电路板110上的发射层120、和设置在发射层120上的薄膜封装tfe。电路板110可以包括基础基板sub和晶体管层trl，并且发射层120可以包括第一电极ade、像素限定层pdl、有机发射层el和第二电极cte。发射层120可以通过从电路板110接收驱动电流来发光。
70.保护膜pfl可以设置在显示面板100下面。在平面图中，保护膜pfl可以与显示区da重叠并且可以不与指纹识别区fa重叠。换句话说，可以在保护膜pfl中限定在平面图中与指纹识别区fa重叠的开口。保护膜pfl可以包括塑料材料并且可以支撑显示面板100。
71.空气层arl可以设置在显示面板100下面。空气层arl可以充满空气。在平面图中，空气层arl可以与指纹识别区fa重叠并且可以不与显示区da重叠。换句话说，空气层arl可以被限定在开口中。光可以通过空气层arl被平滑地传送到光学传感器模块lsm。
72.垫层csl可以设置在保护膜pfl下面。在平面图中，垫层csl可以与显示区da重叠并且可以不与指纹识别区fa重叠。换句话说，可以在垫层csl中限定与指纹识别区fa重叠的开口。垫层csl可以包括弹性体并且可以保护显示面板100免受外部冲击。
73.光学传感器模块lsm可以设置在保护膜pfl下面。在平面图中，光学传感器模块lsm可以与指纹识别区fa重叠。换句话说，光学传感器模块lsm可以设置在垫层csl中限定的开口中。光学传感器模块lsm可以识别用户的指纹。例如，从显示面板100发射的光可以被在窗口win上的用户的手指反射，并且光学传感器模块lsm可以检测从手指反射的光。为了使光学传感器模块lsm检测光，光学传感器模块lsm可以被空气层arl暴露。
74.偏振层pol可以设置在显示面板100上。当偏振层pol偏振外部光时，从显示面板100发射的光可以被用户清楚地在视觉上识别。
75.窗口win可以设置在偏振层pol上。窗口win可以由玻璃或塑料等制成，并且可以保护显示面板100免受外部冲击。
76.当空气层arl被限定在显示面板100下面时，从指纹识别区fa反射的光可以入射在显示面板100上。例如，从外部入射并且从光学传感器模块lsm反射的光11和/或从显示面板100发射并且从光学传感器模块lsm反射的光12可以入射到显示面板100。
77.上述晶体管可以设置在晶体管层trl中，并且可以通过提供到晶体管的信号和电压在晶体管层trl中产生电场。基础基板sub可以包括诸如有机材料的介电材料，并且有机材料可以通过电场被极化。被极化的有机材料可以对晶体管具有电效应，并且电效应可以使显示装置10的显示质量劣化。另外，有机材料可以通过入射到显示面板100的光进一步被极化。
78.然而，由于根据本发明的显示装置10在基础基板sub内部包括屏蔽图案(例如，图8、图21和图22的屏蔽图案sdp)，因此屏蔽图案可以有效地防止晶体管层trl受到极化现象的电影响。因此，可以改善显示装置10的显示质量。将参考图21和图22对此进行详细描述。
79.图6至图20是示出图5的显示面板的像素的布局图。
80.参考图6，显示面板100可以包括像素结构px和与像素结构px相邻的对称像素结构px1。例如，对称像素结构px1的结构可以与其中像素结构px的结构相对于虚拟对称线sl对称的结构基本相同。在下文中，将描述像素结构px。
81.参考图3、图4、图5、图6和图7，像素结构px可以包括基础基板sub和设置在基础基板sub中的屏蔽图案sdp。
82.基础基板sub可以包括玻璃基板、石英基板或塑料基板等。在实施例中，基础基板sub可以包括塑料基板，并且因此，显示装置10可以具有柔性特性。在这种情况下，基础基板sub可以具有其中至少一个有机膜层和至少一个阻挡层交替堆叠的结构。例如，有机膜层可以包括诸如聚酰亚胺的有机材料或者使用诸如聚酰亚胺的有机材料形成，并且阻挡层可以
使用无机材料形成。
83.屏蔽图案sdp可以设置在基础基板sub的内部。例如，基础基板sub可以包括阻挡层，并且屏蔽图案sdp可以设置在阻挡层的内部。例如，在有机膜层(例如，图21中的pi2)上形成第一阻挡层(例如，图21中的brr2)之后，屏蔽图案sdp可以设置在第一阻挡层上，并且第二阻挡层(例如，图21中的brr3)可以设置为覆盖屏蔽图案sdp。屏蔽图案sdp可以通过被设置在第一阻挡层和第二阻挡层之间而被设置在基础基板sub的内部。
84.在实施例中，屏蔽图案sdp可以包括硅半导体。例如，屏蔽图案sdp可以包括非晶硅或多晶硅。另外，屏蔽图案sdp可以掺杂有阳离子或阴离子。例如，阳离子可以是iii族元素(例如，硼)。阴离子可以是v族元素(例如，磷)。
85.在实施例中，在平面图中，屏蔽图案sdp可以与稍后将描述的栅极电极(例如，图9的栅极电极1220)完全重叠。换句话说，屏蔽图案sdp的形状可以与栅极电极1220的形状基本相同，并且屏蔽图案sdp的尺寸可以大于或等于栅极电极1220的尺寸。
86.在实施例中，如图7所示，屏蔽图案sdp可以具有五边形形状，并且可以具有在第一方向d1上的第一宽度w1和在第二方向d2上的第二宽度w2。另外，栅极电极1220可以具有五边形的形状，并且可以具有在第一方向d1上的第三宽度w3和在第二方向d2上的第四宽度w4。第一宽度w1(例如，在第一方向d1上的最大宽度)可以比第三宽度w3(例如，在第一方向d1上的最大宽度)大约0.8微米(μm)至约1.2μm，并且第二宽度w2(例如，在第二方向d2上的最大宽度)可以比第四宽度w4(例如，在第二方向d2上的最大宽度)大约0.8μm至约1.2μm。
87.在实施例中，可以根据掺杂在屏蔽图案sdp中的阳离子的掺杂浓度或掺杂在屏蔽图案sdp中的阴离子的掺杂浓度来设置屏蔽图案sdp的厚度。例如，当与掺杂浓度相比屏蔽图案sdp的厚度薄时，不仅可以在屏蔽图案sdp中而且可以在基础基板sub中掺杂阳离子或阴离子。可替代地，当与掺杂浓度相比屏蔽图案sdp的厚度厚时，阳离子或阴离子可能不足以掺杂在屏蔽图案sdp中。因此，期望将屏蔽图案sdp的厚度设置为与掺杂在屏蔽图案sdp中的阳离子的掺杂浓度或阴离子的掺杂浓度相对应。在实施例中，当屏蔽图案sdp掺杂有浓度为约10
12
的硼时，屏蔽图案sdp的厚度可以为约500埃至约1500埃。如在本文中所使用的，术语“层的厚度方向”是指与限定该层的主表面平面(即，由附图中的第一方向d1和第二方向d2限定的平面)垂直的方向，像图5和图21中的第三方向d3。
88.缓冲层(例如，图21中的bfr)可以设置在基础基板sub上。缓冲层可以防止金属原子或杂质从基础基板sub扩散到第一有源图案(例如，图8的第一有源图案1100)中。另外，缓冲层可以通过在用于形成第一有源图案1100的结晶工艺期间控制供热速率来帮助均匀地形成第一有源图案1100。
89.参考图8和图21，第一有源图案1100可以设置在缓冲层bfr上。在实施例中，第一有源图案1100可以包括硅半导体。例如，第一有源图案1100可以包括非晶硅或多晶硅等。
90.在实施例中，阳离子或阴离子可以被选择性地掺杂到第一有源图案1100。例如，当第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7是pmos晶体管时，第一有源图案1100可以包括掺杂有阳离子的源极区域、掺杂有阳离子的漏极区域和不掺杂阳离子的沟道区域。
91.第一栅极绝缘层(例如，图21中的第一栅极绝缘层gi1)可以覆盖第一有源图案1100，并且可以设置在缓冲层bfr上。第一栅极绝缘层可以包括绝缘材料。例如，第一栅极绝
缘层gi1可以包括氧化硅、氮化硅、氧化钛或氧化钽等。
92.参考图9和图10，第一导电图案1200可以设置在第一栅极绝缘层gi1上。第一导电图案1200可以包括第一栅极线1210、栅极电极1220和第二栅极线1230。
93.第一栅极线1210可以设置在第一有源图案1100上并且可以在第一方向d1上延伸。例如，第一栅极线1210可以与第一有源图案1100的一部分一起构成第二晶体管t2。第一栅极信号gw可以被提供到第一栅极线1210。
94.在实施例中，例如，第一栅极线1210可以与第一有源图案1100的另一部分一起构成第七晶体管t7。第四栅极信号gb可以被提供到第一栅极线1210。例如，第一栅极信号gw和第四栅极信号gb可以具有带有时间差的基本相同的波形。
95.栅极电极1220可以与第一有源图案1100的一部分一起构成第一晶体管t1。
96.第二栅极线1230可以设置在第一有源图案1100上并且可以在第一方向d1上延伸。在实施例中，在同一平面中(或者在平面图中)，第二栅极线1230可以与栅极电极1220的第一侧相邻。例如，第二栅极线1230可以与第一有源图案1100的一部分一起构成第五晶体管t5和第六晶体管t6。发射控制信号em可以被提供到第二栅极线1230。例如，第二栅极线1230可以被称为发射控制线。
97.在实施例中，例如，第一导电图案1200可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一导电图案1200可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、铟锡氧化物(“ito”)或铟锌氧化物(“izo”)等。
98.第二栅极绝缘层(例如，图21中的第二栅极绝缘层gi2)可以覆盖第一导电图案1200，并且可以设置在第一栅极绝缘层上。第二栅极绝缘层可以包括绝缘材料。
99.第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以与参考图3描述的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7基本相同。例如，栅极电极1220可以与参考图3描述的第一晶体管t1的栅极端子相对应。然而，将不详细描述这种对应关系，并且这种对应关系对于本发明所属领域的技术人员而言可以是显而易见的。
100.参考图11和图12，第二导电图案1300可以设置在第二栅极绝缘层上。第二导电图案1300可以包括栅极初始化电压线1310、第三栅极线1320、第四栅极线1330和存储电容器电极1340。
101.栅极初始化电压线1310可以在第一方向d1上延伸。在实施例中，栅极初始化电压线1310可以将栅极初始化电压vint提供到第四晶体管t4。例如，栅极初始化电压线1310可以将栅极初始化电压vint提供到稍后将描述的第二有源图案(例如，图13的第二有源图案1400)。
102.第三栅极线1320可以在第一方向d1上延伸。在实施例中，在平面图中，第三栅极线1320可以与栅极电极1220的与栅极电极1220的第一侧相对的第二侧相邻。在实施例中，第三栅极线1320可以将第二栅极信号gc提供到第三晶体管t3。例如，第三栅极线1320可以用作第三晶体管t3的背栅极端子。例如，第三栅极线1320可以被称为下补偿控制线。
103.第四栅极线1330可以在第一方向d1上延伸。在实施例中，第四栅极线1330可以将
第三栅极信号gi提供到第四晶体管t4。例如，第四栅极线1330可以用作第四晶体管t4的背栅极端子。
104.存储电容器电极1340可以在第一方向d1上延伸。在实施例中，存储电容器电极1340可以与栅极电极1220一起形成存储电容器cst。例如，在平面图中，存储电容器电极1340可以与栅极电极1220重叠，并且可以将高电源电压elvdd提供到存储电容器电极1340。
105.在实施例中，可以在存储电容器电极1340中限定暴露栅极电极1220的上表面的开口h。例如，通过开口h，第一晶体管t1的栅极端子可以电连接到第三晶体管t3的第二端子。
106.在实施例中，存储电容器电极1340可以具有在第二方向d2上的第五宽度w5。第五宽度w5可以与屏蔽图案sdp的第二宽度w2基本相同。
107.例如，第二导电图案1300可以包括金属、合金、导电金属氧化物或透明导电材料等。
108.第一层间绝缘层(例如，图21中的第一层间绝缘层ild1)可以覆盖第二导电图案1300，并且可以设置在第二栅极绝缘层上。第一层间绝缘层可以包括绝缘材料。
109.参考图13和图14，第二有源图案1400可以设置在第一层间绝缘层上。例如，在平面图中，第二有源图案1400可以与第三栅极线1320和第四栅极线1330重叠。
110.在实施例中，第二有源图案1400可以与第一有源图案1100设置在不同的层上，并且在平面图中可以不与第一有源图案1100重叠。换句话说，第二有源图案1400可以与第一有源图案1100分开设置。例如，第一有源图案1100可以包括硅半导体，并且第二有源图案1400可以包括氧化物半导体。
111.在实施例中，像素结构px可以包括为硅基半导体晶体管的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7以及为基于氧化物的半导体晶体管的第三晶体管t3和第四晶体管t4。例如，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7是pmos晶体管，并且第三晶体管t3和第四晶体管t4可以是nmos晶体管。
112.第三栅极绝缘层可以覆盖第二有源图案1400，并且可以设置在第一层间绝缘层上。第三栅极绝缘层可以包括绝缘材料。
113.参考图15和图16，第三导电图案1500可以设置在第三栅极绝缘层上。第三导电图案1500可以包括第五栅极线1510和第六栅极线1520。
114.第五栅极线1510可以在第一方向d1上延伸。在实施例中，在平面图中，第五栅极线1510可以与第三栅极线1320重叠。在实施例中，第五栅极线1510可以将第二栅极信号gc提供到第三晶体管t3。例如，第五栅极线1510可以用作第三晶体管t3的栅极端子。例如，第五栅极线1510可以被称为上补偿控制线。
115.第六栅极线1520可以在第一方向d1上延伸。在实施例中，在平面图中，第六栅极线1520可以与第四栅极线1330重叠。在实施例中，第六栅极线1520可以将第三栅极信号gi提供到第四晶体管t4。例如，第六栅极线1520可以用作第四晶体管t4的栅极端子。
116.第二层间绝缘层可以覆盖第三导电图案1500，并且可以设置在第三栅极绝缘层上。第二层间绝缘层可以包括绝缘材料。
117.参考图17和图18，第四导电图案1600可以设置在第二层间绝缘层上。第四导电图案1600可以包括数据焊盘1610、阳极初始化电压线1620、栅极初始化电压连接图案1630、高
电源电压连接图案1640、第一补偿连接图案1650、第一阳极焊盘1660和第二补偿连接图案1670。
118.数据焊盘1610可以将数据电压data提供到第一有源图案1100。数据焊盘1610可以接触第一有源图案1100和稍后将描述的数据线1710。例如，在平面图中，数据焊盘1610可以与第一有源图案1100和数据线1710重叠。
119.阳极初始化电压线1620可以将阳极初始化电压aint提供到第七晶体管t7。例如，阳极初始化电压线1620可以将阳极初始化电压aint提供到第一有源图案1100。阳极初始化电压线1620可以接触第一有源图案1100。
120.栅极初始化电压连接图案1630可以将栅极初始化电压vint提供到第四晶体管t4。例如，栅极初始化电压连接图案1630可以将栅极初始化电压vint提供到第二有源图案1400。栅极初始化电压连接图案1630可以接触栅极初始化电压线1310和第二有源图案1400。
121.高电源电压连接图案1640可以将高电源电压elvdd提供到第一有源图案1100。在实施例中，高电源电压连接图案1640可以将稍后将描述的高电源电压线1720与第一有源图案1100电连接。例如，高电源电压连接图案1640可以接触高电源电压线1720和第一有源图案1100。
122.第一补偿连接图案1650可以将第一晶体管t1的栅极端子和第三晶体管t3的第二端子电连接。例如，第一补偿连接图案1650可以接触第二有源图案1400和栅极电极1220。
123.第一阳极焊盘1660可以将阳极初始化电压aint或驱动电流提供到有机发光二极管oled的第一端子。例如，第一阳极焊盘1660可以接触第一有源图案1100和第二阳极焊盘(例如，图19的第二阳极焊盘1730)。
124.第一通孔绝缘层可以覆盖第四导电图案1600，并且可以设置在第二层间绝缘层上。第一通孔绝缘层可以包括有机绝缘材料。例如，第一通孔绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、聚酰亚胺树脂或丙烯酸树脂等。
125.参考图19和图20，第五导电图案1700可以设置在第一通孔绝缘层上。第五导电图案1700可以包括数据线1710、高电源电压线1720和第二阳极焊盘1730。
126.数据线1710可以在第二方向d2上延伸。在实施例中，数据线1710可以将数据电压data提供到第二晶体管t2。数据线1710可以接触数据焊盘1610。
127.高电源电压线1720可以在第二方向d2上延伸。在实施例中，高电源电压线1720可以将高电源电压elvdd提供到高电源电压连接图案1640。例如，高电源电压线1720可以接触高电源电压连接图案1640。
128.在实施例中，在平面图中，高电源电压线1720可以与第二有源图案1400重叠。例如，第二有源图案1400可以包括氧化物半导体。当氧化物半导体暴露于光时，可能通过包括氧化物半导体的第三晶体管t3和第四晶体管t4发生泄漏电流。例如，光可以是外部光或者由有机发光二极管oled产生的光。然而，由于在平面图中高电源电压线1720与第二有源图案1400重叠，因此第二有源图案1400可以不暴露于光。
129.第二阳极焊盘1730可以将阳极初始化电压aint或驱动电流提供到有机发光二极管oled的第一端子。例如，第二阳极焊盘1730可以接触第一阳极焊盘1660和第一电极(例如，图5中的第一电极ade)。
130.第二通孔绝缘层可以覆盖第五导电图案1700，并且可以设置在第一通孔绝缘层上。第二通孔绝缘层可以包括有机绝缘材料。例如，第二通孔绝缘层可以包括光致抗蚀剂、聚丙烯酸酯树脂、聚酰亚胺树脂或丙烯酸树脂等。
131.参考图5描述的发射层120可以设置在第二通孔绝缘层上。
132.图21是示出沿着图16的线ii
‑
ii’截取的示例的截面图。
133.参考图16和图21，显示面板100可以包括基础基板sub、屏蔽图案sdp、缓冲层bfr、第一有源图案1100、第一栅极绝缘层gi1、栅极电极1220、第二栅极线1230、第二栅极绝缘层gi2、第三栅极线1320、存储电容器电极1340、第一层间绝缘层ild1和第五栅极线1510。
134.基础基板sub可以包括第一有机膜层pi1、第一阻挡层brr1、第二有机膜层pi2、第二阻挡层brr2和第三阻挡层brr3。
135.第一有机膜层pi1和第二有机膜层pi2可以包括有机材料。例如，第一有机膜层pi1和第二有机膜层pi2可以包括聚酰亚胺。第一阻挡层brr1、第二阻挡层brr2和第三阻挡层brr3可以包括无机材料。例如，第一阻挡层brr1、第二阻挡层brr2和第三阻挡层brr3可以包括氧化硅。
136.在实施例中，在第三方向d3上，第二阻挡层brr2的厚度可以小于第三阻挡层brr3的厚度。例如，第二阻挡层brr2的厚度可以是约500埃，并且第三阻挡层brr3的厚度可以是约4500埃。在实施例中，在第三方向d3上，第一阻挡层brr1的厚度可以等于第二阻挡层brr2的厚度和第三阻挡层brr3的厚度之和。
137.屏蔽图案sdp可以设置在第二阻挡层brr2上。第三阻挡层brr3可以覆盖屏蔽图案sdp，并且可以设置在第二阻挡层brr2上。由于第二阻挡层brr2的厚度小于第三阻挡层brr3的厚度，因此屏蔽图案sdp可以相对远离栅极电极1220。
138.因此，可以有效地防止第二有机膜层pi2和栅极电极1220之间的耦合现象。另外，由于第二阻挡层brr2具有恒定厚度，因此第二阻挡层brr2可以保护在屏蔽图案sdp的制造工艺中可能被损坏的第二有机膜层pi2。
139.屏蔽图案sdp可以包括非晶硅。在实施例中，屏蔽图案sdp可以掺杂有阳离子。在另一实施例中，可以将恒定电压提供到屏蔽图案sdp。在又一实施例中，可以将发射控制信号em或第二栅极信号gc提供到屏蔽图案sdp。
140.如上所述，可以将发射控制信号em提供到第二栅极线1230，并且可以将第二栅极信号gc提供到第三栅极线1320和第五栅极线1510。为了导通第五晶体管t5和第六晶体管t6，发射控制信号em可以具有负电压电平。同时，为了截止第三晶体管t3，第二栅极信号gc可以具有负电压电平。由于发射控制信号em和第二栅极信号gc具有负电压电平，因此可以在第二有机膜层pi2中形成电场。因此，第二有机膜层pi2的有机材料可以被极化。如果没有屏蔽图案sdp，则可以由被极化的有机材料在第一有源图案1100中形成背沟道。第一晶体管t1的电特性(例如，阈值电压、电子迁移率等)可以被背沟道改变。因此，包括第一晶体管t1(该第一晶体管t1的电特性已经被改变)的像素结构px可能发出与数据电压data不相对应的亮度，并且显示装置的显示质量可能劣化。
141.然而，根据实施例的显示装置10可以包括设置在基础基板sub内部的屏蔽图案sdp。屏蔽图案sdp可以屏蔽被极化的有机材料和第一有源图案1100。因此，可以不在第一有源图案1100中形成背沟道，并且第一晶体管t1的电特性可以不被改变。因此，可以改善显示
装置10的显示质量。
142.另外，如果没有屏蔽图案sdp，则有机材料的极化现象可通过入射到参考图4描述的显示面板100上的光(例如，图4的光11或光12)被进一步加速。因此，在实施例中，在平面图中，屏蔽图案sdp可以与指纹识别区fa重叠并且可以不与显示区da重叠。换句话说，在平面图中，屏蔽图案sdp仅设置在显示面板100的与指纹识别区fa重叠的部分上，并且可以不设置在显示面板100的与显示区da重叠的部分上。在另一实施例中，屏蔽图案sdp可以与指纹识别区fa和显示区da重叠地设置在显示面板100上。
143.图22是示出沿着图16的线ii
‑
ii’截取的另一示例的截面图。
144.参考图16和图22，显示面板100可以包括基础基板sub、屏蔽图案sdp’、缓冲层bfr、第一有源图案1100、第一栅极绝缘层gi1、栅极电极1220、第二栅极线1230、第二栅极绝缘层gi2、第三栅极线1320、存储电容器电极1340、第一层间绝缘层ild1和第五栅极线1510。然而，由于已经参考图21描述了除了屏蔽图案sdp’之外的其余组件，因此下面将描述屏蔽图案sdp’。
145.屏蔽图案sdp’可以包括非晶硅。在实施例中，屏蔽图案sdp’可以掺杂有阳离子。在另一实施例中，可以将恒定电压提供到屏蔽图案sdp’。在又一实施例中，可以将发射控制信号em或第二栅极信号gc提供到屏蔽图案sdp'。
146.根据实施例的显示装置10可以包括设置在基础基板sub内部的屏蔽图案sdp’。屏蔽图案sdp’可以屏蔽被极化的有机材料和第一有源图案1100。因此，可以不在第一有源图案1100中形成背沟道，并且第一晶体管t1的电特性可以不被改变。因此，可以改善显示装置10的显示质量。
147.尽管在本文中已经描述了某些示例性实施例和实施方式，但是根据这些描述，其它实施例和修改将是显而易见的。因此，本发明构思不限于这些实施例，而是限于所附权利要求以及对于本领域普通技术人员显而易见的各种明显的修改和等同布置的更宽范围。