一种自适应幅度调整振荡电路的制作方法

1.本发明涉及振荡电路技术领域，尤其涉及一种自适应幅度调整振荡电路。


背景技术：

2.石英晶体振荡器是利用石英晶体的压电效应制成的一种谐振器件，由于石英晶体具有非常高的品质因数，因此石英晶体振荡器能够产生频率准确而稳定的振荡波形，广泛用于对振荡频率要求较高的钟表、军工、通信等领域。
3.随着近年来通信领域中便携式设备的高速发展，对低功耗低成本的集成电路设计需求日益突出。振荡器的振幅受负载、温度等变化的影响，如何保证振荡器的振幅的稳定性至关重要。


技术实现要素：

4.本发明实施例提供一种自适应幅度调整振荡电路，以实现自适应调整振荡电路的振荡幅度，以使振荡电路的振荡幅度将处于动态平衡的一个稳定的工作状态，以便通过振荡电路产生的时钟可以满足高性能时钟的要求。
5.本发明实施例提供了一种自适应幅度调整振荡电路，包括：谐振电路、反馈放大电路、振荡状态识别与控制电路、受控电压源和电压控制电流源；其中，谐振电路与反馈放大电路电连接；谐振电路与振荡状态识别与控制电路的输入端电连接；振荡状态识别与控制电路的第一输出端 与受控电压源的控制端电连接；受控电压源的输出端与电压控制电流源的控制端电连接；电压控制电流源的输出端与反馈放大电路电连接；振荡状态识别与控制电路用于输出随谐振电路的振幅变化的脉宽调节信号至其第一输出端，以使谐振电路的振幅稳定在设定范围内；受控电压源用于输出随脉宽调节信号变化的电压。
6.进一步地，受控电压源包括第一直流电流源、第一晶体管、第一电容和分流支路；其中，第一直流电流源与第一晶体管的第一极电连接；第一晶体管的第二极，分流支路的第一端，以及第一电容的第一端，均与受控电压源的输出端电连接；分流支路的第二端，以及第一电容的第二端均接地；第一晶体管的控制极与受控电压源的控制端电连接。
7.进一步地，分流支路包括第二晶体管和第一电压源，其中，第二晶体管的第一极与分流支路的第一端电连接；第二晶体管的第二极与分流支路的第二端电连接；第二晶体管的控制极与第一电压源电连接。
8.进一步地，受控电压源还包括：第二直流电流源和第三晶体管，其中，第二直流电流源与第三晶体管的第一极电连接；第三晶体管的第二极与第一电容的第一端电连接；第三晶体管的控制极与振荡状态识别与控制电路的第二输出端电连接；振荡状态识别与控制电路用于在谐振电路达到第一预设振荡状态之前，控制第一晶体管关断，控制第三晶体管导通；在谐振电路达到第一预设振荡状态之后，控制第三晶体管关断，并输出随谐振电路的振幅变化的脉宽调节信号至第一晶体管的控制极。
9.进一步地，振荡状态识别与控制电路包括第一参考电压输入端和第一比较器；其中，第一比较器的第一输入端与振荡状态识别与控制电路的输入端电连接；第一比较器的第二输入端与第一参考电压输入端电连接；第一比较器的输出端与振荡状态识别与控制电路的第一输出端电连接。
10.进一步地，振荡状态识别与控制电路还包括第一开关、第二开关、第二参考电压输入端和选择信号产生电路；其中，第一参考电压输入端与第一开关的第一端电连接；第一开关的第二端与第一比较器的第二输入端电连接；第二参考电压输入端与第二开关的第一端电连接；第二开关的第二端与第一比较器的第二输入端电连接；第一比较器的输出端与选择信号产生电路的输入端电连接；第一开关的控制端与选择信号产生电路的第一输出端电连接；第二开关的控制端与选择信号产生电路的第二输出端电连接；选择信号产生电路的第一输出端与振荡状态识别与控制电路的第二输出端电连接；选择信号产生电路用于在谐振电路达到第一预设振荡状态之前，控制第一开关关断，控制第二开关导通；在谐振电路达到第一预设振荡状态之后，控制第一开关导通，控制第二开关关断。
11.进一步地，选择信号产生电路包括第一计数器和第一反相器，其中，第一计数器的输入端与选择信号产生电路的输入端电连接；第一计数器的输出端与第一反相器的输入端电连接；第一反相器的输入端与选择信号产生电路的第一输出端电连接；第一反相器的输出端与选择信号产生电路的第二输出端电连接。
12.进一步地，反馈放大电路包括：反馈电阻、第四电流源和放大电路，其中，反馈电阻的第一端，以及放大电路的第一端，均与谐振电路的第一端电连接；反馈电阻的第二端，以及放大电路的第二端，均与谐振电路的第二端电连接；第四电流源，以及电压控制电流源的输出端，均与放大电路的第三端电连接；放大电路为跨导可调放大电路，其中，在谐振电路达到第一预设振荡状态之前放大电路的跨导大于在谐振电路达到第一预设振荡状态之后放大电路的跨导；和/或，第四电流源为可调电流源，其中，在谐振电路达到第一预设振荡状态之前第四电流源输出的电流大于在谐振电路达到第一预设振荡状态之后第四电流源输出的电流。
13.进一步地，第四电流源包括第一直流电流源单元、第二直流电流源单元 和第五晶体管；其中，第一直流电流源单元与放大电路的第三端电连接；第二直流电流源单元与第五晶体管的第一极电连接；第五晶体管的第二极与放大电路的第三端电连接；第五晶体管的控制极与振荡状态识别与控制电路的第二输出端电连接；振荡状态识别与控制电路用于在谐振电路达到第一预设振荡状态之前，控制第五晶体管导通；在谐振电路达到第一预设振荡状态之后，控制第五晶体管关断；放大电路包括：第六晶体管 、第七晶体管、第八晶体管、第九晶体管、第三开关和第四开关；其中，第六晶体管的第一极与放大电路的第三端电连接；第六晶体管的第二极，以及第七晶体管的第一极，均与放大电路的第二端电连接；第七晶体管的第二极接地；第六晶体管的控制极，以及第七晶体管的控制极，均与放大电路的第一端电连接；第八晶体管的第一极与放大电路的第三端电连接；第八晶体管的第二极，以及第九晶体管的第一极，均与
第三开关的第一端电连接；第三开关的第二端与放大电路的第二端电连接；第九晶体管的第二极接地；第八晶体管的控制极，以及第九晶体管的控制极，均与第四开关的第一端电连接；第四开关的第二端与放大电路的第一端电连接；第三开关的控制端，以及第四开关的控制端，均与振荡状态识别与控制电路的第三输出端电连接；第八晶体管和第九晶体管的尺寸均大于第六晶体管和第七晶体管的尺寸；振荡状态识别与控制电路用于在谐振电路达到第一预设振荡状态之前，控制第三开关和第四开关导通；在谐振电路达到第一预设振荡状态之后，控制第三开关和第四开关关断。
14.进一步地，谐振电路包括晶体、第二电容和第三电容，其中，晶体的第一端经第二电容接地；晶体的第二端经第三电容接地；晶体的第一端与谐振电路的第一端电连接；晶体的第二端与谐振电路的第二端电连接；反馈放大电路与谐振电路的第一端和第二端电连接；振荡状态识别与控制电路的输入端与谐振电路的第一端或第二端电连接。
15.进一步地，电压控制电流源包括第三直流电流源和第四晶体管，其中，第三直流电流源与第四晶体管的第一极电连接；第四晶体管的第二极与电压控制电流源的输出端电连接；第四晶体管的控制极与电压控制电流源的控制端电连接；振荡电路还包括时钟信号产生电路，时钟信号产生电路与谐振电路电连接；时钟信号产生电路用于将谐振电路产生的振荡信号转换为时钟脉冲信号。
16.本发明实施例的技术方案中，振荡电路包括谐振电路、反馈放大电路、振荡状态识别与控制电路、受控电压源和电压控制电流源；其中，谐振电路与反馈放大电路电连接；谐振电路与振荡状态识别与控制电路的输入端电连接；振荡状态识别与控制电路的第一输出端与受控电压源的控制端电连接；受控电压源的输出端与电压控制电流源的控制端电连接；电压控制电流源的输出端与反馈放大电路电连接；振荡状态识别与控制电路用于输出随谐振电路的振幅变化的脉宽调节信号至其第一输出端，以使谐振电路的振幅稳定在设定范围内；受控电压源用于输出随脉宽调节信号变化的电压，以实现自适应调整振荡电路的振荡幅度，以使振荡电路的振荡幅度将处于动态平衡的一个稳定的工作状态，同时振荡器所产生的时钟可以满足高性能时钟的要求。
附图说明
17.图1是本发明实施例提供的一种自适应幅度调整振荡电路的结构示意图；图2是本发明实施例提供的一种受控电压源的结构示意图；图3是本发明实施例提供的一种振荡状态识别与控制电路的结构示意图；图4是本发明实施例提供的又一种振荡状态识别与控制电路的结构示意图；图5是本发明实施例提供的又一种自适应幅度调整振荡电路的结构示意图；图6是本发明实施例提供的一种时钟信号产生电路的结构示意图；图7是本发明实施例提供的又一种自适应幅度调整振荡电路的结构示意图；图8是本发明实施例提供的一种波形图；图9是本发明实施例提供的又一种波形图。
具体实施方式
18.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
19.本发明实施例提供一种自适应幅度调整振荡电路。该振荡电路可设置于时钟电路中。图1是本发明实施例提供的一种自适应幅度调整振荡电路的结构示意图。该振荡电路包括：谐振电路10、反馈放大电路20、振荡状态识别与控制电路30、受控电压源40和电压控制电流源50。
20.其中，谐振电路10与反馈放大电路20电连接；谐振电路10与振荡状态识别与控制电路30的输入端in1电连接；振荡状态识别与控制电路30的第一输出端out1与受控电压源40的控制端ctr1电连接；受控电压源40的输出端与电压控制电流源50的控制端ctr2电连接；电压控制电流源50的输出端与反馈放大电路20电连接；振荡状态识别与控制电路30用于输出随谐振电路10的振幅变化的脉宽调节信号至其第一输出端out1，以使谐振电路10的振幅稳定在设定范围内；受控电压源40用于输出随脉宽调节信号变化的电压。
21.其中，该振荡电路可为皮尔斯振荡电路等。谐振电路10可以包括晶体、电容等，谐振电路10可产生正弦波信号。反馈放大电路20可用于使谐振电路10正常起振，并稳定工作。振荡状态识别与控制电路30输出的脉宽调节信号的占空比可随谐振电路10的振幅变化而变化。振荡状态识别与控制电路30可用于在谐振电路10达到第一预设振荡状态之后，输出随谐振电路10的振幅变化的脉宽调节信号至其第一输出端out1，以使谐振电路10的振幅稳定在设定范围内。振荡状态识别与控制电路30可用于在谐振电路10达到第一预设振荡状态之前，不输出脉宽调节信号。振荡状态识别与控制电路30输出的脉宽调节信号的占空比与谐振电路10的振幅可呈正相关或负相关等关系。受控电压源40输出的电压可随脉宽调节信号的占空比的变化而变化。受控电压源40输出的电压与振荡状态识别与控制电路30输出的脉宽调节信号的占空比可呈正相关或负相关等关系。电压控制电流源50输出的电流与受控电压源40输出的电压可呈正相关或负相关等关系。电压控制电流源50输出的电流越大，谐振电路10的振幅越大。可根据需要设置设定范围，本发明实施例对此不作限定。脉宽调节信号的周期可等于谐振电路10的周期。
22.振荡电路上电后，谐振电路10开始起振，振荡状态识别与控制电路30可不输出脉宽调节信号，振荡一段时间后，振幅逐渐增大，直至达到第一预设振荡状态，之后，振荡状态识别与控制电路30可输出随谐振电路10的振幅变化的脉宽调节信号至其第一输出端out1，以使谐振电路10的振幅稳定在设定范围内，即在谐振电路10的振幅小于设定范围的下限值时，振荡状态识别与控制电路30将调整其输出的脉宽调节信号的占空比，以使受控电压源40输出对应的电压，以使电压控制电流源50输出的电流增大，从而使谐振电路10的振幅增大；在谐振电路10的振幅大于设定范围的上限值时，振荡状态识别与控制电路30将调整其输出的脉宽调节信号的占空比，以使受控电压源40输出对应的电压，以使电压控制电流源50输出的电流减小，从而使谐振电路10的振幅减小。
23.示例性的，谐振电路10的振幅越大，振荡状态识别与控制电路30的输出的脉冲信号的占空比越小，受控电压源40输出的电压越大，电压控制电流源50输出的电流越小，谐振电路10的振幅将随之变小；反之，谐振电路10的振幅越小，振荡状态识别与控制电路30输出
的脉冲信号的占空比越大，受控电压源40输出的电压越小，电压控制电流源50输出的电流越大，谐振电路10的振幅将随之变大。最终，谐振电路10的振荡幅度将处于动态平衡的一个稳定的工作状态。
24.当需要振荡电路进入低功耗模式时，受控电压源40可以自动调整振荡器幅度到最小设定值，从而达到低功耗的目的。该振荡电路在工作电流大幅度降低的情况下，能保证时钟信号的高质量，能用于要求高性能时钟，低功耗的应用场合。
25.本实施例的技术方案中，振荡电路包括谐振电路、反馈放大电路、振荡状态识别与控制电路、受控电压源和电压控制电流源；其中，谐振电路与反馈放大电路电连接；谐振电路与振荡状态识别与控制电路的输入端电连接；振荡状态识别与控制电路的第一输出端与受控电压源的控制端电连接；受控电压源的输出端与电压控制电流源的控制端电连接；电压控制电流源的输出端与反馈放大电路电连接；振荡状态识别与控制电路用于输出随谐振电路的振幅变化的脉宽调节信号至其第一输出端，以使谐振电路的振幅稳定在设定范围内；受控电压源用于输出随脉宽调节信号变化的电压，以实现自适应调整振荡电路的振荡幅度，以使振荡电路的振荡幅度将处于动态平衡的一个稳定的工作状态，同时振荡器所产生的时钟可以满足高性能时钟的要求。
26.可选的，在上述实施例的基础上，图2是本发明实施例提供的一种受控电压源的结构示意图，受控电压源40包括第一直流电流源41、第一晶体管p7、第一电容c2和分流支路42。
27.其中，第一直流电流源41与第一晶体管p7的第一极电连接；第一晶体管p7的第二极，分流支路42的第一端，以及第一电容c2的第一端，均与受控电压源40的输出端电连接；分流支路42的第二端，以及第一电容c2的第二端均接地；第一晶体管p7的控制极与受控电压源40的控制端ctr1电连接。
28.其中，第一直流电流源41可输出恒定的电流。振荡状态识别与控制电路30输出的脉宽调节信号可以控制第一晶体管p7的导通或关断。振荡状态识别与控制电路30输出的脉宽调节信号的占空比与第一晶体管p7在一个周期内的导通时间可呈正相关或负相关等关系。分流支路42的电流可以是恒定电流。第一晶体管p7可包括pmos管，第一晶体管p7的第一极可为源极，第一晶体管p7的第二极可为漏极，第一晶体管p7的控制极可为栅极。
29.可通过控制振荡状态识别与控制电路30输出的脉宽调节信号的占空比，以控制第一晶体管p7在一个周期内的导通时间，以控制流过第一晶体管p7的第一极与第二极之间的电流对第一电容c2进行充电的时长，从而控制第一电容c2的第一端的电压，即受控电压源40的输出端的电压。示例性的，第一晶体管p7的导通信号为低电平，振荡状态识别与控制电路30输出的脉宽调节信号的占空比越大，一个周期内的低电平的持续时间越短，第一晶体管p7在一个周期内的导通时间越短，第一电容c2的第一端的电压越小。
30.可选的，在上述实施例的基础上，继续参见图2，第一直流电流源41可包括第十晶体管p8。其中，第十晶体管p8的第一极与第三电压源62电连接；第十晶体管p8的第二极与第一晶体管p7的第一极电连接；第十晶体管p8的控制极与第二电压源61电连接。第三电压源62可输出恒定的电压。第二电压源61可输出恒定的电压。第十晶体管p8可包括pmos管，第十晶体管p8的第一极可为源极，第十晶体管p8的第二极可为漏极，第十晶体管p8的控制极可为栅极。通过调节第十晶体管p8的控制极的电压，可以调节流过第十晶体管p8的电流。可根
据需要设置第二电压源61的输出电压的大小，以使第一直流电流源41输出的电流大小满足要求。
31.可选的，在上述实施例的基础上，继续参考图2，分流支路42包括第二晶体管n2和第一电压源60，其中，第二晶体管n2的第一极与分流支路42的第一端电连接；第二晶体管n2的第二极与分流支路42的第二端电连接；第二晶体管n2的控制极与第一电压源60电连接。
32.其中，第一电压源60可输出恒定的电压。可通过调节第二晶体管n2的控制极的电压，以调节流过第二晶体管n2的电流。可根据需要设置第一电压源60的输出电压的大小，以使流过分流支路42的电流大小满足要求。第二晶体管n2可包括nmos管，第二晶体管n2的第一极可为漏极，第二晶体管n2的第二极可为源极，第二晶体管n2的控制极可为栅极。
33.可选的，在上述实施例的基础上，继续参考图2，受控电压源40还包括：第二直流电流源43和第三晶体管p9。
34.其中，第二直流电流源43与第三晶体管p9的第一极电连接；第三晶体管p9的第二极与第一电容c2的第一端电连接；第三晶体管p9的控制极与振荡状态识别与控制电路30的第二输出端out2电连接。振荡状态识别与控制电路30用于在谐振电路10达到第一预设振荡状态之前，控制第一晶体管p7关断，控制第三晶体管p9导通；在谐振电路10达到第一预设振荡状态之后，控制第三晶体管p9关断，并输出随谐振电路10的振幅变化的脉宽调节信号至第一晶体管p7的控制极。
35.其中，第二直流电流源43可输出恒定的电流。振荡状态识别与控制电路30可输出高电平或低电平至第三晶体管p9的控制极，以控制第三晶体管p9的导通或关断。振荡状态识别与控制电路30可输出第一晶体管p7的控制极关断信号，例如可以是高电平，以控制第一晶体管p7关断。
36.在谐振电路10达到第一预设振荡状态之前，振荡状态识别与控制电路30可控制第一晶体管p7关断，控制第三晶体管p9导通，以通过第二直流电流源43输出的电流向第一电容c2充电，以使第一电容c2的电压较高，为高电平，可使电压控制电流源50输出电流很小，接近零，以关闭电压控制电流源50，相当于关闭自适应调整振幅功能。在谐振电路10达到第一预设振荡状态之后，振荡状态识别与控制电路30可控制第三晶体管p9关断，并输出随谐振电路10的振幅变化的脉宽调节信号至第一晶体管p7的控制极，相当于开启自适应调整振幅功能。
37.其中，第三晶体管p9可包括pmos管，第三晶体管p9的第一极可为源极，第三晶体管p9的第二极可为漏极，第三晶体管p9的控制极可为栅极。
38.可选的，在上述实施例的基础上，继续参考图2，第二直流电流源43可包括第十一晶体管p10。其中，第十一晶体管p10的第一极与第三电压源62电连接；第十一晶体管p10的第二极与第三晶体管p9的第一极电连接；第十一晶体管p10的控制极与第二电压源61电连接。可通过调节第十一晶体管p10的控制极的电压，以调节流过第十一晶体管p10的电流。可根据需要设置第二电压源61的输出电压的大小，以使第二直流电流源43输出的电流大小满足要求。
39.可选的，在上述实施例的基础上，图3是本发明实施例提供的一种振荡状态识别与控制电路的结构示意图，振荡状态识别与控制电路30包括第一参考电压输入端vref1和第一比较器31；其中，第一比较器31的第一输入端与振荡状态识别与控制电路30的输入端电
连接；第一比较器31的第二输入端与第一参考电压输入端vref1电连接；第一比较器31的输出端与振荡状态识别与控制电路30的第一输出端out1电连接。
40.其中，第一参考电压输入端vref1可与第一参考电压源或电压设定接口电连接。可根据需要设置第一参考电压输入端vref1的电压大小，本发明实施例对此不作限定。第一参考电压输入端vref1的电压的绝对值越小，振荡电路的工作电流越小，谐振电路10的振幅越小。第一参考电压源可输出恒定的电压。可选的，第一比较器31的第一输入端可为正相输入端，第一比较器31的第二输入端可为反相输入端。可选的，第一比较器31的第一输入端可为反相输入端，第一比较器31的第二输入端可为正相输入端，当谐振电路10的振幅超过第一参考电压输入端vref1的电压时，谐振电路10的振幅越大，振荡状态识别与控制电路30输出的脉宽调节信号的占空比越小。
41.可选的，在上述实施例的基础上，图4是本发明实施例提供的又一种振荡状态识别与控制电路的结构示意图，振荡状态识别与控制电路30还包括第一开关s2、第二开关s3、第二参考电压输入端vref0和选择信号产生电路32。
42.其中，第一参考电压输入端vref1与第一开关s2的第一端电连接；第一开关s2的第二端与第一比较器31的第二输入端电连接；第二参考电压输入端vref0与第二开关s3的第一端电连接；第二开关s3的第二端与第一比较器31的第二输入端电连接；第一比较器31的输出端与选择信号产生电路32的输入端电连接；第一开关s2的控制端与选择信号产生电路32的第一输出端电连接；第二开关s3的控制端与选择信号产生电路32的第二输出端电连接；选择信号产生电路32的第一输出端与振荡状态识别与控制电路30的第二输出端out2电连接。
43.选择信号产生电路32用于在谐振电路10达到第一预设振荡状态之前，控制第一开关s2关断，控制第二开关s3导通；在谐振电路10达到第一预设振荡状态之后，控制第一开关s2导通，控制第二开关s3关断。
44.其中，第一开关s2可包括金属
‑
氧化物
‑
半导体（metal oxide semiconductor，mos）晶体管、双极型（bipolar junction transistor，bjt）晶体管或继电器等。选择信号产生电路32可输出高电平或低电平至第一开关s2的控制端，以控制第一开关s2的导通或关断。第二开关s3可包括金属
‑
氧化物
‑
半导体（metal oxide semiconductor，mos）晶体管、双极型（bipolar junction transistor，bjt）晶体管或继电器等。选择信号产生电路32可输出高电平或低电平至第二开关s3的控制端，以控制第二开关s3的导通或关断。第二参考电压输入端vref0可与第二参考电压源电连接。第一参考电压输入端vref1的电压与第二参考电压输入端vref0的电压可不同。第二参考电压输入端vref0的电压可高于或低于第一参考电压输入端vref1的电压。可根据需要设置第二参考电压输入端vref0的电压大小，本发明实施例对此不作限定。第二参考电压输入端vref0的电压的绝对值可大于第一参考电压输入端vref1的电压的绝对值。
45.振荡电路上电后，谐振电路10开始起振，谐振电路10的振幅逐渐增大，在谐振电路10达到第一预设振荡状态之前，控制第一开关s2关断，控制第二开关s3导通，以使第一参考电压输入端vref1的电压不起作用，以使第二参考电压输入端vref0的电压起作用，以使谐振电路10快速起振；在谐振电路10达到第一预设振荡状态之后，控制第一开关s2导通，控制第二开关s3关断，以使第一参考电压输入端vref1的电压起作用，以使第二参考电压输入端
vref0的电压不起作用，以切换至所需的工作模式，例如低功耗工作模式。
46.可选的，在上述实施例的基础上，继续参见图4，选择信号产生电路32包括第一计数器321和第一反相器322，其中，第一计数器321的输入端与选择信号产生电路32的输入端电连接；第一计数器321的输出端与第一反相器322的输入端电连接；第一反相器322的输入端与选择信号产生电路32的第一输出端电连接；第一反相器322的输出端与选择信号产生电路32的第二输出端电连接。
47.其中，振荡电路上电后，谐振电路10开始起振，谐振电路10的振幅逐渐增大，在谐振电路10达到第一预设振荡状态之前，谐振电路10的振幅小于第二参考电压输入端vref0的电压，第一比较器31输出为恒定电平，例如可以是高电平，故第一计数器321输出为恒定电平，例如可以是低电平，第一反相器322输出为恒定电平，例如可以是高电平。在谐振电路10将要达到第一预设振荡状态时，即当谐振电路10的振幅增大至第二参考电压输入端vref0的电压时，第一比较器31将输出脉冲信号，第一计数器321计数方波的脉冲边沿的个数，达到第一预设定值后，第一计数器321的输出端输出信号发生翻转，例如由高电平变为低电平，第一反相器322的输出端输出信号发生翻转，以控制第一开关s2由关断变为导通，控制第二开关s3由导通变为关断，以切换至第一参考电压输入端vref1的电压。第一预设定值越大，达到第一预设振荡状态所需时间越长。可根据需要设置第一预设定值的大小，本发明实施例对此不作限定。
48.可选的，在上述实施例的基础上，图5是本发明实施例提供的又一种自适应幅度调整振荡电路的结构示意图，反馈放大电路20包括：反馈电阻r0、第四电流源21和放大电路22。
49.其中，反馈电阻r0的第一端，以及放大电路22的第一端，均与谐振电路10的第一端xt1电连接；反馈电阻r0的第二端，以及放大电路22的第二端，均与谐振电路10的第二端xt2电连接；第四电流源21，以及电压控制电流源50的输出端，均与放大电路22的第三端电连接。
50.其中，反馈电阻r0可使放大电路22内的晶体管工作在线性区或亚阈值区，不会工作在完全导通或完全截止的状态。放大电路22正常工作时，等效为负阻，该负阻可以抵消谐振电路10中的晶体等效内阻的功耗损耗，从而整个振荡电路得以维持稳定的振荡。
51.可选的，放大电路22为跨导可调放大电路。其中，在谐振电路10达到第一预设振荡状态之前放大电路22的跨导大于在谐振电路10达到第一预设振荡状态之后放大电路的跨导。
52.其中，电路上电时，因振荡电路尚未起振或者振动幅度较小，没有达到设定振幅的稳定振荡状态，相当于谐振电路10未达到第一预设振荡状态，使放大电路22的跨导较大，等效的负电阻绝对值也较大，利于振荡电路的起振，让振荡电路快速振荡起来。当启动后，当谐振电路10达到第一预设振荡状态之后，为了节省功耗，将放大电路22的跨导减小，振荡电路将由启动阶段转换到低功耗模式。
53.可选的，第四电流源21为可调电流源。其中，在谐振电路10达到第一预设振荡状态之前第四电流源21输出的电流大于在谐振电路10达到第一预设振荡状态之后第四电流源21输出的电流。
54.其中，电路上电时，因振荡电路尚未起振或者振动幅度较小，没有达到设定振幅的
稳定振荡状态，相当于谐振电路10未达到第一预设振荡状态，使第四电流源21输出的电流较大，以使放大电路22的工作电流较大，利于振荡电路的起振，让振荡电路快速振荡起来。当启动后，当谐振电路10达到第一预设振荡状态之后，为了节省功耗，将第四电流源21输出的电流减小，以使放大电路22的工作电流减小，振荡电路将由启动阶段转换到低功耗模式。
55.可选的，在上述实施例的基础上，继续参见图5，第四电流源21包括第一直流电流源单元211、第二直流电流源单元212和第五晶体管p2。
56.其中，第一直流电流源单元211与放大电路22的第三端电连接；第二直流电流源单元212与第五晶体管p2的第一极电连接；第五晶体管p2的第二极与放大电路22的第三端电连接；第五晶体管p2的控制极与振荡状态识别与控制电路30电连接。
57.振荡状态识别与控制电路30用于在谐振电路10达到第一预设振荡状态之前，控制第五晶体管p2导通；在谐振电路10达到第一预设振荡状态之后，控制第五晶体管p2关断。
58.其中，第一直流电流源单元211可输出恒定的电流。第二直流电流源单元212可输出恒定的电流。第五晶体管p2的控制极可与振荡状态识别与控制电路30的第二输出端out2电连接。振荡状态识别与控制电路30可输出高电平或低电平至第五晶体管p2的控制极，以控制第五晶体管p2的导通或关断。第五晶体管p2可包括pmos管，第五晶体管p2的第一极可为源极，第五晶体管p2的第二极可为漏极，第五晶体管p2的控制极可为栅极。
59.其中，电路上电时，因振荡电路尚未起振或者振动幅度较小，没有达到设定振幅的振荡状态，相当于谐振电路10未达到第一预设振荡状态，振荡状态识别与控制电路30控制第五晶体管p2导通，第二直流电流源单元212起作用，以使放大电路22的工作电流较大，等效的负电阻绝对值也较大，利于振荡电路的起振，让振荡电路快速振荡起来。当启动后，当谐振电路10达到第一预设振荡状态之后，为了节省功耗，振荡状态识别与控制电路30控制第五晶体管p2关断，第二直流电流源单元212不起作用，以使放大电路22的工作电流减小，振荡电路将由启动阶段转换到低功耗模式。
60.可选的，在上述实施例的基础上，继续参见图5，第一直流电流源单元211可包括第十二晶体管p6。其中，第十二晶体管p6的第一极与第三电压源62电连接；第十二晶体管p6的第二极与放大电路22的第三端电连接；第十二晶体管p6的控制极与第二电压源61电连接。第十二晶体管p6可以包括pmos管，第十二晶体管p6的第一极可为源极，第十二晶体管p6的第二极可为漏极，第十二晶体管p6的控制极可为栅极。通过调节第十二晶体管p6的控制极的电压，可以调节流过第十二晶体管p6的电流。可根据需要设置第二电压源61的输出电压的大小，以使第一直流电流源单元211输出的电流大小满足要求。
61.可选的，在上述实施例的基础上，继续参见图5，第二直流电流源单元212可以包括第十三晶体管p4。其中，第十三晶体管p4的第一极与第三电压源62电连接；第十三晶体管p4的第二极与第五晶体管p2的第一极电连接；第十三晶体管p4的控制极与第二电压源61电连接。第十三晶体管p4可以包括pmos管，第十三晶体管p4的第一极可为源极，第十三晶体管p4的第二极可为漏极，第十三晶体管p4的控制极可为栅极。通过调节第十三晶体管p4的控制极的电压，可以调节流过第十三晶体管p4的电流。可根据需要设置第二电压源61的输出电压的大小，以使第二直流电流源单元212输出的电流大小满足要求。
62.可选的，在上述实施例的基础上，继续参见图5，放大电路22包括：第六晶体管p0、第七晶体管n0、第八晶体管p1、第九晶体管n1、第三开关s0和第四开关s1。
63.其中，第六晶体管p0的第一极与放大电路22的第三端电连接；第六晶体管p0的第二极，以及第七晶体管n0的第一极，均与放大电路22的第二端电连接；第七晶体管n0的第二极接地；第六晶体管p0的控制极，以及第七晶体管n0的控制极，均与放大电路22的第一端电连接；第八晶体管p1的第一极与放大电路22的第三端电连接；第八晶体管p1的第二极，以及第九晶体管n1的第一极，均与第三开关s0的第一端电连接；第三开关s0的第二端与放大电路22的第二端电连接；第九晶体管n1的第二极接地；第八晶体管p1的控制极，以及第九晶体管n1的控制极，均与第四开关s1的第一端电连接；第四开关s1的第二端与放大电路22的第一端电连接。第三开关s0的控制端，以及第四开关s1的控制端，均与振荡状态识别与控制电路30电连接。第八晶体管p1和第九晶体管n1的尺寸均大于第六晶体管p0和第七晶体管n0的尺寸。
64.振荡状态识别与控制电路30用于在谐振电路10达到第一预设振荡状态之前，控制第三开关s0和第四开关s1导通；在谐振电路10达到第一预设振荡状态之后，控制第三开关s0和第四开关s1关断。
65.其中，可选的，第三开关s0的控制端，以及第四开关s1的控制端，均与振荡状态识别与控制电路30的第三输出端out3电连接。振荡状态识别与控制电路30的第三输出端out3可与选择信号产生电路32的第二输出端电连接。第三开关s0可包括金属
‑
氧化物
‑
半导体（metal oxide semiconductor，mos）晶体管、双极型（bipolar junction transistor，bjt）晶体管或继电器等。第四开关s1可包括金属
‑
氧化物
‑
半导体（metal oxide semiconductor，mos）晶体管、双极型（bipolar junction transistor，bjt）晶体管或继电器等。振荡状态识别与控制电路30可输出高电平或低电平至第三开关s0的控制端，以控制第三开关s0的导通或关断。振荡状态识别与控制电路30可输出高电平或低电平至第四开关s1的控制端，以控制第四开关s1的导通或关断。晶体管的尺寸越大，跨导越大。第六晶体管p0可包括pmos管，第六晶体管p0的第一极可为源极，第六晶体管p0的第二极可为漏极，第六晶体管p0的控制极可为栅极。第七晶体管n0可包括nmos管，第七晶体管n0的第一极可为漏极，第七晶体管n0的第二极可为源极，第七晶体管n0的控制极可为栅极。第八晶体管p1可包括pmos管，第八晶体管p1的第一极可为源极，第八晶体管p1的第二极可为漏极，第八晶体管p1的控制极可为栅极。第九晶体管n1可包括nmos管，第九晶体管n1的第一极可为漏极，第九晶体管n1的第二极可为源极，第九晶体管n1的控制极可为栅极。
66.其中，电路上电时，因振荡电路尚未起振或者振动幅度较小，没有达到设定振幅的振荡状态，相当于谐振电路10未达到第一预设振荡状态，振荡状态识别与控制电路30控制第三开关s0和第四开关s1导通，第八晶体管p1和第九晶体管n1起作用，以使放大电路22的跨导较大，等效的负电阻绝对值也较大，利于振荡电路的起振，让振荡电路快速振荡起来。当启动后，当谐振电路10达到第一预设振荡状态之后，为了节省功耗，振荡状态识别与控制电路30控制第三开关s0和第四开关s1关断，第八晶体管p1和第九晶体管n1不起作用，以使放大电路22的跨导减小，振荡电路将由启动阶段转换到低功耗模式。
67.可选的，在上述实施例的基础上，继续参见图5，谐振电路10包括晶体y、第二电容c1和第三电容c0，其中，晶体y的第一端经第二电容c1接地；晶体y的第二端经第三电容c0接地；晶体y的第一端与谐振电路10的第一端xt1电连接；晶体y的第二端与谐振电路10的第二端xt2电连接。
68.反馈放大电路20与谐振电路10的第一端xt1和第二端xt2电连接；振荡状态识别与控制电路30的输入端in1与谐振电路10的第一端xt1或第二端xt2电连接。
69.其中，晶体y可为石英晶体。谐振电路10主要是通过晶体y的振荡，从而产生周期性的正弦波信号。晶体y、第二电容c1和第三电容c0构成π型网络形式的带通滤波器，在晶体y的共振频率上，提供180度相移与所需的电压增益。
70.可选的，在上述实施例的基础上，继续参见图5，电压控制电流源50包括第三直流电流源51和第四晶体管p3，其中，第三直流电流源51与第四晶体管p3的第一极电连接；第四晶体管p3的第二极与电压控制电流源50的输出端电连接；第四晶体管p3的控制极与电压控制电流源50的控制端ctr2电连接。
71.其中，第三直流电流源51可输出恒定的电流。可通过控制电压控制电流源50的控制端ctr2的电压，以控制第四晶体管p3的控制极的电压，从而控制流过第四晶体管p3的第一极与第二极之间的电流，以控制电压控制电流源50输出的电流。第四晶体管p3可包括pmos管，第四晶体管p3的第一极可为源极，第四晶体管p3的第二极可为漏极，第四晶体管p3的控制极可为栅极。
72.可选的，在上述实施例的基础上，继续参见图5，第三直流电流源51可包括第十四晶体管p5。其中，第十四晶体管p5的第一极与第三电压源62电连接；第十四晶体管p5的第二极与第四晶体管p3的第一极电连接；第十四晶体管p5的控制极与第二电压源61电连接。第十四晶体管p5可以包括pmos管，第十四晶体管p5的第一极可为源极，第十四晶体管p5的第二极可为漏极，第十四晶体管p5的控制极可为栅极。通过调节第十四晶体管p5的控制极的电压，可以调节流过第十四晶体管p5的电流。可根据需要设置第二电压源61的输出电压的大小，以使第三直流电流源51输出的电流大小满足要求。
73.可选的，在上述实施例的基础上，继续参见图5该振荡电路还包括时钟信号产生电路70。时钟信号产生电路70与谐振电路10电连接；时钟信号产生电路70用于将谐振电路10产生的振荡信号转换为时钟脉冲信号。
74.其中，时钟信号产生电路70的输入端可与谐振电路10的第一端xt1或第二端xt2电连接。
75.可选的，在上述实施例的基础上，图6是本发明实施例提供的一种时钟信号产生电路的结构示意图，时钟信号产生电路70可包括低通滤波器71、第二比较器72、第二计数器73和与非门电路74。
76.其中，低通滤波器71的输入端，以及第二比较器72的第一输入端，均与时钟信号产生电路70的输入端in2电连接；低通滤波器71的输出端与第二比较器72的第二输入端电连接；第二比较器72的输出端与非门电路74的第一输入端电连接；第二比较器72的输出端经第二计数器73与与非门电路74的第二输入端电连接；与非门电路74的输出端与时钟信号产生电路70的输出端电连接。
77.可选的，第二比较器72的第一输入端可为正相输入端，第二比较器72的第二输入端可为反相输入端。可选的，第二比较器72的第一输入端可为反相输入端，第二比较器72的第二输入端可为正相输入端。低通滤波器71可包括：第三电阻r2和第四电容c3，低通滤波器71的输入端经第三电阻r2与低通滤波器71的输出端电连接；低通滤波器71的输出端经第四电容c3接地。
78.其中，时钟信号产生电路70的输入端in2输入的正弦波，经过低通滤波器71后输出的直流信号作为第二比较器72的负端输入，而正弦波直接作为第二比较器72的正端输入，第二比较器72的输出端将输出方波，第二计数器73计数方波的脉冲边沿的个数，达到第二预设定值后，第二计数器73的输出端输出信号发生翻转，例如由低电平变为高电平，使能与非门电路74，时钟信号产生电路70的输出端将输出时钟信号。第二预设定值可决定时钟信号输出的时刻。第二预设定值越大，时钟信号输出的时刻越晚。可根据需要设置第二预设定值的大小，本发明实施例对此不作限定。
79.可选的，在上述实施例的基础上，图7为本发明实施例提供的又一种自适应幅度调整振荡电路的结构示意图，振荡电路100还包括隔离电阻r1。隔离电阻r1的第一端，以及反馈电阻r0的第二端，均与谐振电路10的第二端xt2电连接；隔离电阻r1第二端与放大电路22的第二端电连接。
80.其中，隔离电阻r1可将反馈放大电路20的输出与晶体y、第二电容c1和第三电容c0构成π型网络隔离开来。隔离电阻r1可抑制高频混附振荡，以获得干净的输出信号；降低晶体的驱动功率，以防止超过晶体的容许驱动功率。
81.需要说明的是，具有相同标记的电气节点之间为电性连接，如drvst2和drvstb2。
82.结合图2、图4和图7所示，振荡电路上电时，因振荡电路尚未起振或者振动幅度较小，没有达到设定振幅值的稳定振荡状态，振荡状态识别与控制电路30的第一输出端out1输出为高电平，第二输出端out2为低电平（即节点drvst2为低电平），第二输出端out3为高电平（即节点drvstb2为高电平）。因此，第一开关s2断开，第二开关s3导通，第二参考电压输入端vref0的电压接入第一比较器32的正相输入端。第三晶体管p9导通，控制电压控制电流源50的控制端ctr2的信号为高电平，第四晶体管p3截止。第三开关s0和第四开关s1导通，第九晶体管n1和第八晶体管p1组成的与非门和第七晶体管n0和第六晶体管p0组成的与非门并联连接在一起。此时，第五晶体管p2导通，将给予第七晶体管n0、第六晶体管p0、第九晶体管n1、第八晶体管p1，以及反馈电阻r0和隔离电阻r1组成的放大电路提供较大的偏置电流，加上第九晶体管n1和第八晶体管p1尺寸较大，所以启动时放大电路的跨导较大，等效的负电阻也较大，利于振荡电路的起振。
83.当振荡器振荡一段时间后，谐振电路10的振幅达到设定振幅值的稳定振荡状态，振荡状态识别与控制电路30的第一输出端out1输出翻转，例如由高电平变为低电平，第二输出端out2将输出为高电平，第二输出端out3为低电平。因此，第一开关s2导通，第二开关s3断开，第一参考电压输入端vref1接入第一比较器32的正相输入端，第一参考电压输入端vref1作为振荡电路的振幅的参考值，该值可以通过接口设定。第五晶体管p2截止，从而关闭较大的启动电流，振荡器进入低功耗模式。第三开关s0和第四开关s1断开，尺寸较小的第七晶体管n0、第六晶体管p0、反馈电阻r0和隔离电阻r1组成放大电路，作为振荡电路的驱动电路。
84.振荡电路处于低功耗模式时，第十二晶体管p6提供静态直流电流。谐振电路10的幅度可自适应调节。图8是本发明实施例提供的一种波形图。sig1可为振荡状态识别与控制电路30输出的脉宽调节信号，sig2可为谐振电路产生的正弦波信号，v1可为第一参考电压输入端vref1的电压。振荡状态识别与控制电路30输出的脉宽调节信号的占空比可等于t1/ts。其中，振荡状态识别与控制电路30的周期可为ts。t1可为一个周期ts内，高电平的持续
时间。图9是本发明实施例提供的又一种波形图。结合图2、图4和图5所示，在第一参考电压输入端vref1的电压为同一电压时，当谐振电路10的振幅值超过第一参考电压输入端vref1的电压时，谐振电路10的振幅越大，振荡状态识别与控制电路30输出的脉宽调节信号sig1的方波占空比越小，如图8所示。这样，振幅越大，在一个时钟周期内，脉宽调节信号sig1控制第一晶体管p7导通的时间（等于ts
‑
t1）越长，第一电容c2的第一端的电压越高，第四晶体管p3的栅极电压也越高，第四晶体管p3给放大电路22提供的电流越小，谐振电路10的振幅也会随之变小；反之，谐振电路10的振幅越小，振荡状态识别与控制电路30输出的脉宽调节信号sig1的方波占空比越大，如图9所示，这样，振幅越小，在一个时钟周期内，脉宽调节信号sig1控制第一晶体管p7导通的时间（等于ts
‑
t1）越短，第一电容c2的第一端的电压越低，第四晶体管p3的栅极电压也越低，第四晶体管p3给放大电路22提供的电流越大，谐振电路10的振幅也会随之变大。最终，谐振电路10的振幅与第一电容c2的第一端的电压处于动态的平衡中。可根据需要设置第一参考电压输入端vref1的电压值，从而可以间接控制振荡电路的工作电流。第一参考电压输入端vref1的电压越小，振荡电路的工作电流越小。
85.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。