一种阵列基板及其制备方法、显示面板与流程

1.本技术涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。


背景技术：

2.相较va(vertical alignment，垂直取向)型液晶显示器，ads(advanced super dimension switch，高级超维场转换)型或者hads型液晶显示器具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差等优点。
3.采用现有工艺形成的ads型或者hads型液晶显示器中，栅线存在tail(拖尾)现象，从而增大了栅线和ito(indium tin oxide，氧化铟锡)电极之间的电容(ads型中，ito电极指公共电极；hads型中，ito电极指像素电极)，造成产品的信赖性不良，进而降低了产品品质。


技术实现要素：

4.本技术的实施例提供一种阵列基板及其制备方法、显示面板，该阵列基板能够避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题，进而降低产品的信赖性不良，从而提升产品品质。
5.为达到上述目的，本技术的实施例采用如下技术方案：
6.一方面，提供了一种阵列基板，该阵列基板包括阵列排布的多个子像素；
7.所述子像素包括：衬底、以及依次叠层设置在所述衬底上的第一电极层和第二电极层；
8.所述第一电极层至少包括驱动电极和缓冲部；所述缓冲部位于所述驱动电极的一侧；
9.所述第二电极层至少包括栅线；所述栅线设置在所述缓冲部远离所述衬底的一侧，所述栅线覆盖所述缓冲部、且与所述驱动电极沿垂直于所述衬底的方向不交叠。
10.可选的，所述第二电极层还包括驱动电极线；所述驱动电极线设置在所述驱动电极远离所述衬底的一侧；
11.其中，所述驱动电极沿垂直于所述衬底的方向与所述驱动电极线交叠，且所述驱动电极中沿垂直于所述衬底的方向与所述驱动电极线交叠的部分为交叠电极，所述驱动电极线覆盖所述交叠电极。
12.可选的，所述栅线、所述驱动电极线和所述缓冲部分别沿第一方向延伸；
13.所述子像素还包括：数据线，所述数据线沿第二方向延伸；其中，所述第一方向和所述第二方向相交；所述数据线在所述衬底上的正投影位于所述驱动电极在所述衬底上的正投影的第一侧，所述栅线在所述衬底上的正投影位于所述驱动电极在所述衬底上的正投影的第二侧，所述第一侧与所述第二侧相邻；
14.所述第一电极层还包括驱动连接部；所述驱动连接部与所述驱动电极相连；所述驱动电极线还覆盖所述驱动连接部；
15.其中，所述数据线沿垂直于所述衬底的方向与所述栅线交叠、且与所述驱动电极线中覆盖所述驱动连接部的部分交叠。
16.可选的，各排所述子像素的所述栅线为一体结构，各排所述子像素的所述驱动电极线为一体结构。
17.可选的，所述栅线和所述驱动电极线同层设置。
18.可选的，所述驱动电极和所述缓冲部同层设置。
19.可选的，所述驱动电极和所述缓冲部的材料分别包括透明金属氧化物，所述栅线的材料包括金属。
20.另一方面，提供了一种显示面板，包括：上述阵列基板。
21.再一方面，提供了一种阵列基板的制备方法，包括：
22.形成阵列排布的多个子像素；
23.形成所述子像素包括：
24.在衬底上依次形成叠层设置的第一电极薄膜和第二电极薄膜；
25.至少在所述第二电极薄膜中用于形成栅线的部分的上方沉积第一光学胶；
26.采用所述第一光学胶作为第一掩膜版对所述第二电极薄膜进行图案化，至少形成所述栅线；
27.去除所述第一光学胶；
28.至少在所述第一电极薄膜中用于形成驱动电极的部分的上方沉积第二光学胶；
29.采用所述第二光学胶和所述栅线作为第二掩膜版对所述第一电极薄膜进行图案化，至少形成驱动电极和缓冲部；其中，所述栅线设置在所述缓冲部远离所述衬底的一侧，所述栅线覆盖所述缓冲部、且与所述驱动电极沿垂直于所述衬底的方向不交叠。
30.可选的，所述第二电极层还包括驱动电极线；
31.所述至少在所述第二电极薄膜中用于形成栅线的部分的上方沉积第一光学胶包括：
32.在所述第二电极薄膜中用于形成栅线和所述驱动电极线的部分上方分别沉积第一光学胶；
33.所述采用所述第一光学胶作为第一掩膜版对所述第二电极薄膜进行图案化，至少形成所述栅线包括：
34.采用所述第一光学胶作为第一掩膜版对所述第二电极薄膜进行图案化，形成所述栅线和所述驱动电极线；
35.所述至少在所述第一电极薄膜中用于形成驱动电极的部分的上方沉积第二光学胶包括：
36.在所述第一电极薄膜中用于形成驱动电极的部分和所述驱动电极线的上方沉积第二光学胶，其中，所述第二光学胶覆盖所述驱动电极线中远离所述栅线的一侧；
37.所述采用所述第二光学胶和所述栅线作为第二掩膜版对所述第一电极薄膜进行图案化，至少形成驱动电极和缓冲部包括：
38.采用所述第二光学胶、所述栅线和所述驱动电极线作为第二掩膜版对所述第一电极薄膜进行图案化，形成驱动电极和缓冲部；其中，所述栅线设置在所述缓冲部远离所述衬底的一侧，所述栅线覆盖所述缓冲部、且与所述驱动电极沿垂直于所述衬底的方向不交叠；
所述驱动电极沿垂直于所述衬底的方向与所述驱动电极线交叠，且所述驱动电极中沿垂直于所述衬底的方向与所述驱动电极线交叠的部分为交叠电极，所述驱动电极线覆盖所述交叠电极。
39.本技术的实施例提供了一种阵列基板及其制备方法、显示面板，该阵列基板中，栅线覆盖缓冲部，使得栅线两侧的边缘不再产生拖尾现象，一方面可以避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题；再一方面通过减小栅线与驱动电极间的电容，减小了栅线的线电容，从而能够减轻栅线的电路延迟现象，提高栅线的输入效果，最终提升子像素的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题；另一方面，缓冲部可以用作栅线的缓冲层，栅线只需要形成单层结构即可，无需额外形成缓冲层，大幅简化了工艺，有利于产能的提升。
40.上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式。
附图说明
41.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
42.图1中，a图
‑
h图为本技术实施例提供的一种“0 ”工艺的制备流程结构图；
43.图2为采用“0 ”工艺形成的基板结构图；
44.图3为对应图2结构的电镜图；
45.图4为本技术实施例提供的一种阵列基板的结构示意图；
46.图5为沿图4中b2b3方向的截面图；
47.图6为对应图4结构的电镜图；
48.图7为本技术实施例提供的一种子像素的等效电路图；
49.图8为采用“0 ”工艺形成的基板中产生的短接不良的版图示意图；
50.图9为本技术实施例提供的对应图4结构的版图示意图；
51.图10中，a图
‑
h图为本技术实施例提供的一种阵列基板的制备流程结构图；
52.图11中，a图
‑
h图为本技术实施例提供的一种“1 ”工艺的制备流程结构图。
具体实施方式
53.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
54.在本技术的实施例中，采用“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本技术实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
55.在本技术的实施例中，“多个”的含义是两个或两个以上，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。
56.在本技术的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
57.相较于ads型液晶显示器，为了进一步提高开口率，hads型液晶显示器应运而生。ads型与hads型的最大不同在于公共电极(common)和像素电极(pixel)的电极位置不同。
58.ads型与hads型液晶显示器的制作工艺包括“0 ”工艺，具体的，参考图1中a
‑
h图所示，该“0 ”工艺包括：
59.s10、参考图1中a图所示，在玻璃衬底10上沉积ito(indium tin oxide，氧化铟锡)薄膜11。
60.s11、参考图1中b图所示，在ito(indium tin oxide，氧化铟锡)薄膜11上沉积金属薄膜12。
61.s12、参考图1中c图所示，形成半色调掩膜版(hga)13。
62.s13、采用半色调掩膜版(hga)13对金属薄膜12进行刻蚀，得到图1中d图所示的第一栅极层，第一栅极层包括第一图案14和第二图案15。
63.s14、采用半色调掩膜版(hga)13对ito薄膜11进行刻蚀，得到图1中e图所示的第二栅极层，第二栅极层包括第一ito图案16和第二ito图案17。
64.s15、对半色调掩膜版(hga)13进行灰化，得到如图1中f图所示的掩膜版18。该步骤需要采用干刻工艺。
65.s16、采用掩膜版18对第一图案14和第二图案15进行刻蚀，得到如图1中g图所示的栅金属线19和电极线20。
66.s17、剥离掩膜版18，得到如图1中h图所示的结构。
67.图2为采用“0 ”工艺形成的基板的layout平面图，沿图2中bb1方向的截面图可以参考图1中h图所示。结合图1中h图和图2所示，栅金属线19的两侧边缘均存在ito tail(即第一ito图案16中的a1和a2)，电极线20的靠近栅线的一侧边缘存在ito tail(即第二ito图案17中的a3)。图3为采用“0 ”工艺形成的基板的电镜图(sem图)，参考图3所示，栅金属线19的两侧边缘均存在ito tail23，电极线20靠近栅金属线的一侧边缘存在ito tail22。这会导致栅金属线和ito电极之间的电容增大(ads型中，ito电极指公共电极；hads型中，ito电极指像素电极)，造成产品的信赖性不良。
68.需要说明的是，若图2所示的基板应用于ads型液晶显示器中，则第二ito图案17为公共电极(common电极)，电极21为像素电极(pixel电极)；若图2所示的基板应用于hads型液晶显示器中，则第二ito图案17为像素电极，电极21为公共电极。另外，随着栅金属线厚度的增加，ito tail的尺寸也随之增加，造成的信赖性不良会更加严重。示例的，若栅金属线采用铜金属制作，当铜层厚度分别为和时，栅金属线ito tail的尺寸分别对应为1.2μm、1.4μm、1.7μm。
69.基于上述，本技术实施例提供了一种阵列基板，参考图4和图5所示，包括阵列排布的多个子像素100；子像素100包括：衬底1、以及依次叠层设置在衬底1上的第一电极层和第二电极层。
70.参考图5所示，第一电极层至少包括驱动电极1和缓冲部2；缓冲部2位于驱动电极3的一侧。
71.参考图4和图5所示，第二电极层至少包括栅线3；栅线3设置在缓冲部2远离衬底1的一侧，栅线3覆盖缓冲部2、且与驱动电极1沿垂直于衬底的方向不交叠。
72.上述栅线覆盖缓冲部是指：参考图5所示，栅线在衬底9上的正投影d2覆盖缓冲部2在衬底9上的正投影d1，即缓冲部2在衬底9上的正投影d1位于栅线在衬底9上的正投影d2以内。
73.若上述阵列基板应用于ads型液晶显示器中，则驱动电极为公共电极(common电极)；若上述阵列基板应用于hads型液晶显示器中，则驱动电极为像素电极。该驱动电极的形状不做限定，示例的，该驱动电极可以图4所示的板状电极。若将该阵列基板应用于液晶显示器中，在驱动电极为板状电极的情况下，该阵列基板还可以包括狭缝电极，板状电极和狭缝电极之间形成多维电场，以驱动液晶偏转，进而实现显示。
74.图6为与图4结构相对应的电镜图，参考图6所示，栅线3两侧边缘干净，与图3相比，不存在拖尾现象，从而可以避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题，提高设计和工艺的margin(边界范围)，进而降低产品的信赖性不良，从而提升产品品质。
75.下面具体说明本技术降低栅线与驱动电极间的电容的原理。
76.栅线与驱动电极间的电容c的计算公式为：c＝εs/(4πkd)，其中，ε为介电常数，s为栅线与驱动电极的相对面积，4πk为常量，d为栅线与驱动电极之间的距离。
77.栅线与驱动电极间的电容属于非交叠电容，在栅线与驱动电极的相对面积保持不变的情况下，若栅线与驱动电极之间的距离减小，则栅线与驱动电极间的电容会增大。相关技术中，栅线两侧的边缘会产生拖尾现象，导致栅线和驱动电极之间的实际距离比设计值小，从而使得栅线和驱动电极之间的电容增大。而本技术中，栅线覆盖缓冲部，使得栅线两侧的边缘不再产生拖尾现象，从而可以避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题。
78.另外，栅线与驱动电极间的电容会直接影响栅线的线电容cgate，cgate越大，则会产生电路延迟(rc delay)。而电路延迟值为电阻和电容的乘积值，即电容越大，电路延迟越严重。在大尺寸、高频率的产品中，栅线的线电容cgate更大，其电路延迟现象更严重，从而直接影响栅线的电压输入，进而影响子像素的充电和显示，容易导致低温启动不良和水波纹不良等产品信赖性不良问题。因此，在实际设计中，需要尽可能地降低线电容cgate的值。
79.图7为子像素的一种等效电路结构，参考图7所示，该子像素包括pixel电极(像素电极)、tft(薄膜晶体管)、栅线gate和公共电极线com等，各结构间的电容如图7所示。在tft处于打开(on)的状态下，以图7中最下方的gate线为例说明cgate的计算公式。
80.c
gate
＝c
gdx_on
c
gd_on
c
gs_on
c
gc
c
gdx
c
pg
ꢀꢀꢀ
(1)
81.其中，c
gdx_on
表示开态下位于左侧数据线的左侧部分的栅线(gate线)与左侧数据线(data线)之间的电容，c
gd_on
表示开态下位于左侧数据线的右侧部分的栅线(gate线)与左侧数据线(data线)之间的电容，c
gs_on
表示开态下栅线(gate线)与存储电容(cst)之间的电容，c
gc
表示栅线(gate线)与公共电极之间的电容，c
gdx
表示栅线(gate线)与右侧数据线之间的电容，c
pg
表示栅线(gate线)与像素电极之间的电容。
82.通过上述公式(1)可以得到，c
gc
或者c
pg
越大，则栅线的线电容cgate越大。图7是以ads型结构为例进行等效，此时，驱动电极为公共电极。本技术提供的结构中，可以减小c
gc
，进而能够减小栅线的线电容cgate，从而能够减轻栅线的电路延迟现象，提高栅线的输入效果，最终提升子像素的充电率和显示效果，大幅减轻低温启动不良和水波纹(waterfall)不良等产品信赖性不良问题。
83.一般栅线多采用金属制作，而金属与衬底的吸附力不佳，成膜效果不好。为了提高栅线的成膜质量，需要制作具有复合层(包括缓冲层和金属层)的栅线，缓冲层采用monb(钼铌)、mo(钼)、ti(钛)等制作，这样无疑会增加制作工艺，从而提高生产成本。而本技术中，缓冲部可以用作栅线的缓冲层，栅线只需要形成单层结构即可，无需额外形成缓冲层，大幅简化了工艺，有利于产能的提升。
84.本技术提供的阵列基板，栅线覆盖缓冲部，使得栅线两侧的边缘不再产生拖尾现象，一方面可以避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题；再一方面通过减小栅线与驱动电极间的电容，减小了栅线的线电容，从而能够减轻栅线的电路延迟现象，提高栅线的输入效果，最终提升子像素的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题；另一方面，缓冲部可以用作栅线的缓冲层，栅线只需要形成单层结构即可，无需额外形成缓冲层，大幅简化了工艺，有利于产能的提升。
85.可选的，参考图4和图5所示，第二电极层还包括驱动电极线4；驱动电极线4设置在驱动电极1远离衬底的一侧。
86.其中，驱动电极1沿垂直于衬底9的方向与驱动电极线4交叠，且驱动电极1中沿垂直于衬底9的方向与驱动电极线4交叠的部分为交叠电极8，驱动电极线4覆盖交叠电极8。
87.上述驱动电极线覆盖交叠电极是指：参考图5所示，驱动电极线4在衬底9上的正投影d4覆盖交叠电极8在衬底9上的正投影d3，即交叠电极8在衬底9上的正投影d3位于驱动电极线4在衬底9上的正投影d4以内。
88.需要说明的是，若上述阵列基板应用于ads型液晶显示器中，则驱动电极线为公共电极线；若上述阵列基板应用于hads型液晶显示器中，则驱动电极线为像素电极线。
89.相关技术中，如图2所示的结构中，栅金属线19和电极线20都存在ito tail现象，则在制备过程中，两者之间的ito tail容易如图8中所示在短接不良区域连接在一起，进而产生short(短接)不良。本技术中，栅线覆盖缓冲部，驱动电极线覆盖交叠电极，参考图9所示，栅线3和驱动电极线4的边缘均不存在拖尾现象，从而避免两者发生short不良，进一步提高了产品性能。
90.进一步可选的，结合图4和图5所示，栅线3、驱动电极线4和缓冲部2分别沿第一方向oa方向延伸。
91.参考图4所示，子像素100还包括：数据线5，数据线5沿第二方向oc延伸；其中，第一方向和第二方向相交；数据线5在衬底9上的正投影位于驱动电极1在衬底9上的正投影的第一侧(即图4中驱动电极1的左侧)，栅线3在衬底9上的正投影位于驱动电极1在衬底9上的正投影的第二侧(即图4中驱动电极1的上侧)，第一侧与第二侧相邻。
92.参考图4所示，第一电极层还包括驱动连接部6；驱动连接部6与驱动电极1相连；驱动电极线4还覆盖驱动连接部6。
93.其中，数据线5沿垂直于衬底9的方向与栅线3交叠、且与驱动电极线3中覆盖驱动
连接部6的部分交叠。
94.图4中，驱动连接部6被驱动电极线4覆盖，采用虚线框表示。驱动电极线还覆盖驱动连接部，即驱动连接部在衬底上的正投影位于驱动电极线在衬底上的正投影以内。
95.上述第一方向可以与阵列基板的短边方向平行，此时，第二方向可以与阵列基板的长边方向平行；或者，第一方向还可以与阵列基板的长边方向平行，此时，第二方向可以与阵列基板的短边方向平行，这里不做限定。
96.相关技术中，数据线分别与栅线和驱动电极线交叠，而栅线和驱动电极线的边缘存在拖尾现象，则数据线和栅线的交叠面积、以及数据线和驱动电极线的交叠面积都相应增大，从而增大了数据线和栅线的寄生电容、以及数据线和驱动电极线的寄生电容，进而增大了数据线上的线电容cdata
97.参考图7所示，在tft处于关闭(off)的状态下，以图7中左侧的data线为例说明cdata的计算公式。
98.c
data
＝c
gdx_off
c
gd_off
c
dcx
c
dc
c
pd
ꢀꢀꢀ
(2)
99.其中，c
gdx_off
表示关态下位于左侧数据线的左侧部分的栅线(gate线)与左侧数据线(data线)之间的电容，c
gd_off
表示关态下位于左侧数据线的右侧部分的栅线(gate线)与左侧数据线(data线)之间的电容，c
dcx
表示公共电极线(com线)与左侧数据线之间的电容，c
dc
表示左侧数据线与公共电极之间的电容，c
pd
表示左侧数据线与像素电极之间的电容。
100.通过上述公式(2)可以得到，数据线和栅线的寄生电容c
gd
、以及数据线和驱动电极线的寄生电容c
dcx
越大，则数据线的线电容cdata越大。图7是以ads型结构为例进行等效，此时，驱动电极线为公共电极线。
101.而数据线的线电容cdata越大，则数据线上的电路延迟越严重，从而直接影响数据线的电压输入。图7中，像素充电率其中，c
st
表示存储电容，c
pd
表示数据线与像素电极之间的电容，vd表示数据线的电压，vt表示在充电时间t后的存储电容的电压，v0表示存储电容的初始电压。数据线的电压会直接影响像素充电率，而数据线的线电容cdata直接影响数据线的电压。因此，在实际设计中，需要尽可能地降低数据线的线电容cdata的值。
102.本技术提供的结构中，可以减少数据线和栅线的寄生电容、以及数据线和驱动电极线的寄生电容，进而能够减小数据线的线电容，从而能够减轻数据线的电路延迟现象，提高数据线的输入效果，最终提升子像素的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题。
103.可选的，为了便于驱动，简化结构，各排子像素的栅线为一体结构，各排子像素的驱动电极线为一体结构。
104.可选的，为了减少构图工艺次数，降低制作成本，栅线和驱动电极线同层设置。
105.上述同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
106.可选的，为了减少构图工艺次数，降低制作成本，驱动电极和缓冲部同层设置。
107.进一步可选的，驱动电极和缓冲部的材料分别包括透明金属氧化物，栅线的材料包括金属。
108.示例的，透明金属氧化物可以是ito(氧化铟锡)，金属可以是钼(mo)、铜(cu)、或者铝(al)等。
109.上述缓冲部可以用作栅线的缓冲层，使得栅线只需设置一层金属层即可，从而简化了栅线的制作工艺，降低了制作成本。
110.需要说明的是，该阵列基板还可以包括其他膜层结构，例如：薄膜晶体管等，这里仅介绍与发明点相关的结构和膜层，其余结构可以参考相关技术获得。
111.本技术实施例还提供了一种显示面板，包括上述阵列基板。
112.该显示面板可以是ads型或者hads型液晶显示面板，以及包括这些显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。该显示面板具有信号延迟短、响应速度快、成本低、显示画面优良等特点。
113.本技术实施例又提供了一种阵列基板的制备方法，包括：
114.s01、形成阵列排布的多个子像素。
115.其中，形成子像素包括：
116.s20、在衬底上依次形成叠层设置的第一电极薄膜和第二电极薄膜。
117.该衬底的材料可以是玻璃等刚性材料，还可以是pi(聚酰亚胺)等柔性材料。第一电极薄膜可以是氧化铟锡(ito)薄膜；第二电极薄膜可以是钼(mo)、铜(cu)或者铝(al)等金属薄膜。
118.s21、至少在第二电极薄膜中用于形成栅线的部分的上方沉积第一光学胶。
119.当然，还可以同时在第二电极薄膜中用于形成驱动电极线的部分的上方沉积第一光学胶。
120.s22、采用第一光学胶作为第一掩膜版对第二电极薄膜进行图案化，至少形成栅线。
121.上述图案化包括：曝光、显影和刻蚀工艺等工艺；需要说明的是，该图案化工艺可以采用干法刻蚀，或者，也可以采用湿法刻蚀，为了提高刻蚀效率，可以采用湿法刻蚀。
122.s23、去除第一光学胶。
123.s24、至少在第一电极薄膜中用于形成驱动电极的部分的上方沉积第二光学胶。
124.s25、采用第二光学胶和栅线作为第二掩膜版对第一电极薄膜进行图案化，至少形成驱动电极和缓冲部；其中，栅线设置在缓冲部远离衬底的一侧，栅线覆盖缓冲部、且与驱动电极沿垂直于衬底的方向不交叠。
125.通过执行上述步骤s20
‑
s25形成的阵列基板，栅线覆盖缓冲部，使得栅线两侧的边缘不再产生拖尾现象，一方面可以避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题；再一方面通过减小栅线与驱动电极间的电容，减小了栅线的线电容，从而能够减轻栅线的电路延迟现象，提高栅线的输入效果，最终提升子像素的充电率和显示效果，大幅减轻低温启动不良和水波纹不良等产品信赖性不良问题；另一方面，缓冲部可以用作栅线的缓冲层，栅线只需要形成单层结构即可，无需额外形成缓冲层，大幅简化了工艺，有利于产能的提升。该制作方法简单易实现。上述步骤s20
‑
s25中，可以仅采用湿法刻蚀即可完成制备，相较于“0 ”工艺，能够有效释放干刻工艺的产能，提高生产产能，同时减少设备投资。
126.可选的，第二电极层还包括驱动电极线。
127.s21、至少在第二电极薄膜中用于形成栅线的部分的上方沉积第一光学胶包括：
128.s21’、参考图10中c图所示，在第二电极薄膜32中用于形成栅线和驱动电极线的部分上方分别沉积第一光学胶33。
129.s22、采用第一光学胶作为第一掩膜版对第二电极薄膜进行图案化，至少形成栅线包括：
130.s12’、参考图10中d图所示，采用第一光学胶33作为第一掩膜版对第二电极薄膜32进行图案化，形成栅线3和驱动电极线4。
131.s24、至少在第一电极薄膜中用于形成驱动电极的部分的上方沉积第二光学胶包括：
132.s24’、参考图10中f图所示，在第一电极薄膜31中用于形成驱动电极的部分和驱动电极线的上方沉积第二光学胶34，其中，第二光学胶34覆盖驱动电极线4中远离栅线3的一侧。
133.s25、采用第二光学胶和栅线作为第二掩膜版对第一电极薄膜进行图案化，至少形成驱动电极和缓冲部包括：
134.s25’、参考图10中g图所示，采用第二光学胶34、栅线3和驱动电极线4作为第二掩膜版对第一电极薄膜进行图案化，形成驱动电极1和缓冲部2；其中，栅线3设置在缓冲部2远离衬底9的一侧，栅线3覆盖缓冲部2、且与驱动电极1沿垂直于衬底9的方向不交叠；驱动电极1沿垂直于衬底9的方向与驱动电极线4交叠，且驱动电极1中沿垂直于衬底9的方向与驱动电极线4交叠的部分为交叠电极，驱动电极线4覆盖交叠电极8。
135.通过上述方法形成的阵列基板中，栅线覆盖缓冲部，驱动电极线覆盖交叠电极，栅线和驱动电极线的边缘均不存在拖尾现象，从而避免两者发生short不良，进一步提高了产品性能。
136.下面以图5所示的阵列基板结构为例，详细说明制备方法。该方法包括：
137.s100、参考图10中a图所示，在衬底9上依次形成第一电极薄膜31。
138.具体的，可以在玻璃衬底上形成氧化铟锡(ito)薄膜。
139.s101、参考图10中b图所示，在第一电极薄膜31上形成第二电极薄膜32。
140.具体的，可以在氧化铟锡(ito)薄膜上形成钼(mo)、铜(cu)或者铝(al)等金属薄膜。
141.s102、参考图10中c图所示，在第二电极薄膜32中用于形成栅线和驱动电极线的部分上方分别沉积第一光学胶33。
142.s103、参考图10中d图所示，采用第一光学胶33作为第一掩膜版对第二电极薄膜32进行图案化，形成栅线3和驱动电极线4。
143.具体的，可以采用第一光学胶作为第一掩膜版对第二电极薄膜进行曝光、显影、湿法刻蚀等工艺，形成栅线和驱动电极线。
144.s104、去除第一光学胶，得到如图10中e图所示的基板。
145.s105、参考图10中f图所示，在第一电极薄膜31中用于形成驱动电极的部分和驱动电极线的上方沉积第二光学胶34，其中，第二光学胶34覆盖驱动电极线4中远离栅线3的一侧。
146.s106、参考图10中g图所示，采用第二光学胶34、栅线3和驱动电极线4作为第二掩
膜版对第一电极薄膜进行图案化，形成驱动电极1和缓冲部2。
147.s107、去除第二光学胶，得到如图10中h图所示的基板。该基板中，参考图10中h图所示，栅线3设置在缓冲部2远离衬底9的一侧，栅线3覆盖缓冲部2、且与驱动电极1沿垂直于衬底9的方向不交叠；驱动电极1沿垂直于衬底9的方向与驱动电极线4交叠，且驱动电极1中沿垂直于衬底9的方向与驱动电极线4交叠的部分为交叠电极，驱动电极线4覆盖交叠电极8。
148.上述步骤s100
‑
s107中，可以仅采用湿法刻蚀即可完成制备，相较于“0 ”工艺，能够有效释放干刻工艺的产能，提高生产产能，同时减少设备投资。同时，形成的栅线和驱动电极线的边缘均不存在拖尾现象，可以避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题、以及栅线和驱动电极线之间的短接不良。
149.另外，为解决拖尾现象还提出了“1 ”工艺，“1 ”工艺包括：
150.s30、参考图11中a图所示，在玻璃衬底10上沉积ito薄膜11。
151.s31、参考图11中b图所示，在ito薄膜11上沉积第一光刻胶41。
152.s32、参考图11中c图所示，采用第一光刻胶41对ito薄膜11进行图案化，形成ito图案40。
153.s33、去除第一光刻胶41，得到如图11中d图所示的基板。
154.在去除第一光刻胶后，还需要进行退火、结晶等工艺，才能进行下步工艺。
155.s34、参考图11中e图所示，形成覆盖ito图案40的金属薄膜12，其中该金属薄膜12包括缓冲层(e图中黑色加粗线)和金属层两层结构。
156.s35、参考图11中f图所示，在金属薄膜12上形成第二光刻胶42。
157.s36、参考图11中g图所示，采用第二光刻胶42对金属薄膜进行图案化，形成栅图案43和电极图案44。
158.通过“1 ”工艺形成的基板，为了提高栅线与玻璃衬底的粘附力，栅图案需要额外形成缓冲层，即栅图案包括缓冲层和金属层。同时，在制备过程中，需要采用退火结晶工艺，因此较“0 ”工艺，生产周期增加一天。
159.通过执行步骤s100
‑
s107形成的基板中，缓冲部可以用作栅线的缓冲层，栅线只需要形成单层金属结构即可；相较于“1 ”工艺，无需额外形成缓冲层，大幅简化了工艺，有利于产能的提升。同时，相较于“1 ”工艺，不需要采用退火结晶工艺即可完成制备，大幅缩短了工艺生产周期，降低了生产成本。
160.本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本技术的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。
161.在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本技术的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
162.最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和
范围。