无EBL空穴加速通道的MicroLED外延结构及其制备方法与流程

本发明涉及半导体领域，尤其涉及一种无ebl空穴加速通道的micro led外延结构及其制备方法。

背景技术：

1、micro led（微型发光二极管，像素尺寸通常为1μm～100μm）因其高亮度、高对比度、快响应速度及长寿命等优点，被认为是下一代显示与光通信技术的核心器件。

2、在传统的micro led外延层设计中，常采用在多量子阱层与p型半导体层之间设置含铝氮化物电子阻挡层（ebl）来抑制电子从多量子阱层向p型半导体层的泄漏。然而，对于micro led器件，特别是面向可见光通信应用的高速micro led，传统ebl存在以下三个固有缺陷：

3、（1）电子阻挡层与p型半导体层之间存在较大的带隙差和强烈的极化效应，在界面处形成一个高度通常为200mev～400mev的空穴积累势垒；该势垒严重阻碍空穴从p型层向量子阱的注入，导致载流子在靠近p侧的量子阱中过度积累，而在远离p侧的量子阱中分布不足，载流子分布极不均匀，这种不均匀性直接降低了辐射复合效率，并加剧了电子泄漏。

4、（2）电子阻挡层中的al组分与氮化镓之间存在晶格失配，失配度可达1%～2%。这种晶格失配会在电子阻挡层及其邻近区域引入新的应力场和晶体缺陷（如位错、层错），降低外延层的整体晶体质量。特别是在micro led中，由于侧壁非辐射复合中心的影响，外延质量的退化会进一步降低器件的内量子效率。

5、（3）电子阻挡层通常厚度为20nm～50nm，且含铝氮化物的介电常数与氮化镓存在差异；即电子阻挡层的存在增加了外延层的总厚度，同时引入了额外的异质结界面电荷，显著增大了器件的结电容。对于高速调制的micro led，调制带宽受rc时间常数和载流子寿命的共同限制。电子阻挡层导致的结电容增加直接限制了rc时间常数，成为高速调制的关键瓶颈。

6、因此，亟需一种micro led外延结构，能够在抑制电子从多量子阱层向p型半导体层泄漏的情况下，减少电子阻挡层对空穴注入的严重阻碍和对结电容的不利贡献。

技术实现思路

1、本发明所要解决的问题在于，提供了一种无ebl空穴加速通道的micro led外延结构，降低结电容，降低了空穴渡越时间，从而实现发光效率的提升以及发光波长稳定性的改善。

2、本发明所要解决的问题在于，提供了一种micro led外延结构，可以实现空穴注入增强与电子阻挡的协同优化。

3、为了解决上述技术问题，本发明提供了一种无ebl空穴加速通道的micro led外延结构，其包括：衬底，依次层叠于衬底上的n型半导体层、多量子阱层、含铟氮化物缓变层及p型半导体层；所述含铟氮化物缓变层包括沿生长方向依次生长的in组分浓度递增的递增生长层及in组分浓度递减的递减生长层；所述p型半导体层的mg掺杂浓度沿生长方向呈阶梯递增；所述含铟氮化物缓变层与p型半导体层形成二维空穴气及分布式反射势垒，所述二维空穴气的面密度为，满足5×1012cm-2≤≤5×1013cm-2。

4、其中，含铟氮化物缓变层与p型半导体层形成二维空穴气及分布式反射势垒是指，所述含铟氮化物缓变层在所述含铟氮化物缓变层与p型半导体层的界面处诱导形成二维空穴气，且所述含铟氮化物缓变层对从所述多量子阱层向所述p型半导体层扩散的第一导电类型载流子形成分布式反射势垒。所述二维空穴气用以加速空穴注入通道，所述分布式反射势垒用以提升对高能电子的反射。

5、作为上述方案的改进，所述含铟氮化物缓变层为inxga1-xn层，其总厚度为2nm～10nm；所述含铟氮化物缓变层的in组分峰值位于其厚度的1/3～2/3处；和/或，所述含铟氮化物缓变层的in组分峰值浓度为，满足3%≤≤20%；和/或，所述含铟氮化物缓变层与多量子阱层的界面处的in组分浓度为，满足0%≤≤5%；和/或，所述含铟氮化物缓变层与p型半导体层的界面处的in组分浓度为，满足0%≤≤5%。

6、作为上述方案的改进，所述递增生长层的in组分浓度为，自线性、抛物线或者阶梯状递增至所述in组分峰值浓度；

7、所述递减生长层的in组分浓度为自所述in组分峰值浓度线性、抛物线或者阶梯状递减至；所述递增生长层的厚度为1nm～7nm；所述递减生长层的厚度为1nm～7nm。

8、作为上述方案的改进，所述p型半导体层沿生长方向依次包括掺杂mg的掺杂层及不掺杂的非掺层，其中，所述非掺层的厚度为0.5nm～2nm，所述p型半导体层的总厚度为100nm～150nm；所述掺杂层的mg掺杂浓度沿生长方向呈阶梯递增，其阶梯数为n，n满足2≤n≤6；所述掺杂层靠近所述含铟氮化物缓变层一侧的mg掺杂浓度为，所述掺杂层远离所述含铟氮化物缓变层一侧的mg掺杂浓度为，满足1×1018cm-3≤≤5×1018cm-3，3×1019cm-3≤≤1×1020cm-3。

9、作为上述方案的改进，所述多量子阱层包括交替生长的量子阱层及量子垒层，其周期数为2～8；所述量子阱层为ingan层，生长温度为650℃～800℃，生长厚度为1nm～3nm，生长压力为200torr～300torr，所述量子阱层的in组分含量为12%～18%；所述量子垒层为掺si的gan层，si元素的掺杂浓度为1×1018cm-3～5×1018cm-3，生长温度为800℃～900℃，生长厚度为3nm～10nm，生长压力为200torr～300torr。

10、作为上述方案的改进，所述micro led外延结构还包括生长在所述多量子阱层与含铟氮化物缓变层之间的保护层，其中，所述保护层为不故意掺杂的gan层，其厚度为0.3nm～1nm。

11、作为上述方案的改进，所述含铟氮化物缓变层的生长温度为750℃～850℃，生长厚度为2nm～4nm，生长压力为150torr～300torr，nh3的流量为30slm～50slm，载气为n2与h2的混合气，n2与h2的体积比为1：1～3：1；和/或，所述递增生长层的生长过程中，in源的气体流量从0sccm线性增大至，满足20sccm～40sccm，ga源的气体流量从线性减小至，满足80sccm～120sccm，满足50sccm～75sccm，并维持恒定的v/iii比；所述递减生长层的生长过程中，tmin的气体流量从线性减小至0sccm，tmga的气体流量从线性增大至。

12、作为上述方案的改进，所述micro led外延结构还包括在所述n型半导体层与多量子阱层之间依次生长的缓冲层、三维gan层、二维合并层及电流扩展层。

13、相应地，本发明还提供了一种无ebl空穴加速通道的micro led外延结构的制备方法，其包括以下步骤：

14、提供一衬底；

15、在所述衬底上形成n型半导体层；

16、在所述n型半导体层上形成多量子阱层；

17、在所述多量子阱层上形成含铟氮化物缓变层；

18、在所述含铟氮化物缓变层上形成p型半导体层；

19、其中，所述含铟氮化物缓变层包括沿生长方向依次生长的in组分浓度递增的递增生长层及in组分浓度递减的递减生长层；

20、所述p型半导体层的mg掺杂浓度沿生长方向呈阶梯递增；

21、所述含铟氮化物缓变层与p型半导体层形成二维空穴气及分布式反射势垒，所述二维空穴气的面密度为，满足5×1012cm-2≤≤5×1013cm-2，所述二维空穴气用以加速空穴注入通道，所述分布式反射势垒用以提升对高能电子的反射。

22、作为上述方案的改进，所述p型半导体层的生长在所述含铟氮化物缓变层生长结束后延迟启动，且延迟时间为t，t满足t≥2s。

23、实施本发明，具有以下有益效果：

24、本发明提供了一种无ebl空穴加速通道的micro led外延结构，包括衬底，依次层叠于衬底上的n型半导体层、多量子阱层、含铟氮化物缓变层及p型半导体层；其中，所述含铟氮化物缓变层包括沿生长方向依次生长的in组分浓度递增的递增生长层及in组分浓度递减的递减生长层；所述p型半导体层的mg掺杂浓度沿生长方向呈阶梯递增；所述含铟氮化物缓变层与p型半导体层形成二维空穴气及分布式反射势垒，所述二维空穴气的面密度为，满足5×1012cm-2≤≤5×1013cm-2，所述二维空穴气用以加速空穴注入通道，所述分布式反射势垒用以提升对高能电子的反射；

25、相较于现有技术，通过设置无ebl的层叠结构，在多量子阱层与p型半导体层之间引入含铟氮化物缓变层，其in组分沿生长方向先递增后递减形成凸形分布，同时p型半导体层采用mg掺杂浓度阶梯递增的设计，二者协同形成二维空穴气及分布式反射势垒，二维空穴气面密度控制在5×1012cm-2至5×1013cm-2范围内，既加速空穴注入通道、降低空穴渡越时间，又通过分布式反射势垒提升对高能电子的反射能力，完全移除传统ebl，解决传统ebl存在的200mev～400mev空穴积累势垒阻碍空穴注入、晶格失配引入缺陷降低外延质量、增加结电容限制高速调制带宽等问题，实现空穴注入增强与电子阻挡的协同优化，有效注入势垒降低至50mev～150mev量级，空穴注入效率提升30%以上，显著提升辐射复合效率和器件可靠性；

26、进一步地，将所述p型半导体层设置为含掺杂mg的掺杂层和不掺杂的非掺层，界面侧低mg掺杂减少对二维空穴气的杂质散射，远离侧高mg掺杂保证p型半导体层的整体电导率，阶梯递增的掺杂浓度形成空穴浓度梯度，进一步推动空穴向界面方向移动，提升空穴注入效率。